KR100707019B1 - 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 - Google Patents

Abstract

본 발명은 박막트랜지스터 액정표시장치의 어레이 기판 제조방법을 개시한다. 개시된 본 발명의 방법은, 유리기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계와, 상기 게이트 라인을 덮도록 기판 상에 게이트 절연막을 증착하는 단계와, 상기 게이트 절연막 상에 액티브층을 형성하는 단계와, 상기 기판 결과물 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계와, 상기 데이터 라인을 덮도록 기판의 전 영역 상에 보호막을 증착하는 단계와, 상기 보호막 상에 감광막을 도포한 후 하프톤 노광 및 현상해서 비아홀 형성 영역의 보호막 부분을 노출시키면서 화소 영역 상에 도포된 부분이 상대적으로 얇은 두께를 갖는 감광막 패턴을 형성하는 단계와, 상기 노출된 보호막 부분을 식각하여 소오스/드레인 전극을 노출시키는 비아홀을 형성하는 단계와, 상기 감광막 패턴을 에슁(ashing)하여 화소 영역 상의 감광막 패턴 부분을 제거하는 단계와, 상기 노출된 화소 영역 및 잔류된 감광막 패턴 상에 상기 잔류된 감광막 패턴의 측벽에 증착됨이 없이 ITO 금속막을 증착하는 단계와, 상기 잔류된 감광막 패턴과 그 표면 상에 증착된 ITO 금속막을 제거하여 화소 영역에 화소 전극을 형성하는 단계를 포함한다. 본 발명에 따르면, 화소 전극을 마스크 공정의 진행없이 형성할 수 있으므로, 종래 보다 1회의 마스크 및 식각 공정을 줄일 수 있으며, 그래서, 공정 단순화를 얻을 수 있다.

Description

박막트랜지스터 액정표시장치의 어레이 기판 제조방법{Method for fabricating array substrate of TFT-LCD}

도 1a 내지 도 1g는 본 발명의 실시예에 따른 박막트랜지스터 액정표시장치의 어레이 기판 제조방법을 설명하기 위한 각 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 유리기판 2 : 게이트 전극

3 : 게이트 절연막 4 : 액티브층

5 : 소오스드레인 전극 6 : 보호막

7 : 감광막 패턴 7a : 잔류된 감광막 패턴

8 : 비아홀 9 : ITO 금속막

9a : 화소 전극 10 : 박막트랜지스터

20 : 포토 마스크

본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 마스크 공정 수의 감소를 통해 공정 단순화를 얻을 수 있는 어레이 기판 제조방법에 관한 것이다.

액정표시장치는 경박단소하고 저전압구동 및 저전력소모라는 장점을 바탕으로 CRT(Cathode Ray Tube)를 대신하여 개발되어져 왔으며, 특히, 박막트랜지스터 액정표시장치(이하, TFT-LCD)는 CRT에 필적할만한 고화질화, 대형화 및 컬러화 등을 실현하였기 때문에 최근에는 노트북 PC 및 모니터 시장은 물론 여러 분야에서 다양하게 사용되고 있다.

이러한 TFT-LCD는 개략적으로 박막트랜지스터 및 화소 전극이 구비된 어레이 기판과 컬러필터 및 상대 전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착되어진 구조를 갖는다.

한편, 이와 같은 TFT-LCD에 있어서, 그 제조 공정 수, 특히, 어레이 기판의 제조 공정 수를 감소시키는 것은 매우 중요하다. 왜냐하면, 제조 공정 수를 줄일수록 TFT-LCD의 제조 비용을 감소시킬 수 있는 바, 더 저렴한 값에 보다 많은 양의 TFT-LCD를 보급할 수 있기 때문이다.

여기서, 상기 제조 공정 수의 감소는 통상 마스크 공정수의 감소에 의해 구현되며, 최근의 TFT-LCD는 5-마스크 공정을 통해 제조되고 있다. 상기 마스크 공정은 감광막 도포, 노광 및 현상 공정을 통해 식각 마스크인 감광막 패턴을 형성하는 공정으로 이해될 수 있다.

이하에서는 5-마스크 공정을 이용한 어레이 기판의 제조방법을 간략하게 설명하도록 한다.

먼저, 유리기판 상에 게이트용 금속막을 증착한 후, 제1마스크 공정으로 상 기 금속막을 패터닝하여 게이트 전극을 포함한 게이트 라인을 형성한다.

그 다음, 상기 게이트 라인을 덮도록 기판의 전면 상에 게이트 절연막과 비도핑된 비정질실리콘(이하, a-Si)막과 도핑된 비정질실리콘(n+ a-Si)막을 차례로 증착한 후, 제2마스크 공정으로 상기 n+ a-Si막과 a-Si막을 패터닝하여 액티브층을 형성한다.

다음으로, 상기 액티브층을 포함한 게이트 절연막 상에 소오스/드레인용 금속막을 증착한 후, 제3마스크 공정으로 상기 금속막을 패터닝하여 소오스/드레인 전극을 포함한 데이터 라인을 형성한다.

이어서, 데이터 라인을 포함한 기판의 전 영역 상에 보호막을 도포한 후, 제4마스크 공정을 통해 상기 보호막을 식각하여 소오스/드레인 전극을 노출시키는 비아홀을 형성한다.

그 다음, 비아홀을 포함한 보호막 상에 ITO 금속막을 증착한 후, 제5마스크 공정을 통해 상기 ITO 금속막을 패터닝하여 보호막 상에 화소 전극을 형성하고, 이 결과로서, 어레이 기판의 제조를 완성한다.

그러나, 전술한 바와 같이, 마스크 공정은 감광막 도포, 노광 및 현상 공정을 포함하므로, 5-마스크 공정을 이용하는 한 종래의 어레이 기판 제조 공정은 그 자체로 복잡할 뿐만 아니라, 비용 측면에서 여전히 바람직하지 못하며, 그래서, 제품 원가를 낮춤에 그 한계가 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 마스크 및 식각 공정 수의 감소를 통해 공정 단순화를 얻을 수 있는 TFT-LCD의 어레이 기판 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 유리기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 게이트 라인을 덮도록 기판 상에 게이트 절연막을 증착하는 단계; 상기 게이트 절연막 상에 액티브층을 형성하는 단계; 상기 기판 결과물 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계; 상기 데이터 라인을 덮도록 기판의 전 영역 상에 보호막을 증착하는 단계; 상기 보호막 상에 감광막을 도포한 후 하프톤 노광 및 현상해서 비아홀 형성 영역의 보호막 부분을 노출시키면서 화소 영역 상에 도포된 부분이 상대적으로 얇은 두께를 갖는 감광막 패턴을 형성하는 단계; 상기 노출된 보호막 부분을 식각하여 소오스/드레인 전극을 노출시키는 비아홀을 형성하는 단계; 상기 감광막 패턴을 에슁하여 화소 영역 상의 감광막 패턴 부분을 제거하는 단계; 상기 노출된 화소 영역 및 잔류된 감광막 패턴 상에 상기 잔류된 감광막 패턴의 측벽에 증착됨이 없이 ITO 금속막을 증착하는 단계; 및 상기 잔류된 감광막 패턴과 그 표면 상에 증착된 ITO 금속막을 제거하여 기판 화소 영역에 화소 전극을 형성하는 단계를 포함하는 TFT-LCD의 어레이 기판 제조방법을 제공한다.

여기서, 상기 감광막 패턴의 에슁은 높은 테이퍼각을 갖도록, 바람직하게, 역테이퍼 지도록 수행한다. 또한, 상기 노출된 보호막 부분을 식각하는 단계와, 상기 감광막 패턴을 에슁하는 단계는 동시에 수행하는 것도 가능하다.

본 발명에 따르면, 화소 전극을 마스크 및 식각 공정의 진행없이 형성할 수 있으므로, 종래와 비교해서 1회의 마스크 및 식각 공정을 줄일 수 있으며, 그래서, 감소된 마스크 및 식각 공정에 상응하는 공정 단순화를 얻을 수 있고, 아울러, 제조 비용 및 시간을 절감할 수 있다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 TFT-LCD의 어레이 기판 제조방법을 설명하기 위한 공정별 단면도이다.

도 1a를 참조하면, 유리기판(1) 상에 게이트용 금속막을 증착한 후, 제1마스크 공정으로 상기 금속막을 패터닝하여 게이트 전극(2)을 포함한 게이트 라인(도시안됨)을 형성한다. 그런다음, 상기 게이트 전극(2)을 포함한 게이트 라인을 덮도록 기판(1)의 전 영역 상에 게이트 절연막(3)을 증착한 후, 상기 게이트 절연막(3) 상에 차례로 a-Si막과 n+ a-Si막을 증착하고, 이어서, 제2마스크 공정으로 n+ a-Si막과 a-Si막을 패터닝하여 액티브층(4)을 형성한다.

도 1b를 참조하면, 액티브층(4)을 포함한 게이트 절연막(3) 상에 소오스/드레인용 금속막을 증착하고, 그런다음, 제3마스크 공정으로 상기 금속막을 패터닝하여 소오스/드레인 전극(5)을 포함한 데이터 라인(도시안됨)을 형성하고, 이를 통해, 기판의 적소에 TFT(10)를 구성한다. 이어서, 상기 소오스/드레인 전극(5)을 포함한 데이터 라인을 덮도록 기판(1)의 전 영역 상에 보호막(6)을 도포한다.

도 1c를 참조하면, 보호막(6) 상에 감광막을 도포한다. 그런다음, 영역 별로 광투과량이 상이한 포토 마스크, 즉, 광 차단 영역(A)과 광 반투과 영역(B) 및 광 투과 영역(C)을 갖는 포토 마스크(20)를 이용해서 감광막을 노광한 후, 이를 현상하여 소오스/드레인 전극(5)을 노출시키는 비아홀 형성 영역을 노출시키면서 화소 영역에 대응하는 영역이 상대적으로 얇은 두께를 갖는 감광막 패턴(7)을 형성한다.

여기서, 상기 포토 마스크(20)는 비아홀 형성 영역에 대응하는 부분이 투과 영역(C), 화소 영역에 대응하는 부분이 반투과 영역(B), 그리고, 나머지 부분, 예컨데, 게이트 라인 및 데이터 라인에 대응하는 부분이 차단 영역(A)이 되는 것으로 이해될 수 있다.

도 1d를 참조하면, 영역 별로 상이한 두께를 갖는 감광막 패턴(7)을 식각마스크로 이용해서 보호막을 식각하고, 이를 통해, 소오스/드레인 전극(5)을 노출시키는 비아홀(8)을 형성한다.

도 1e를 참조하면, 산소 가스를 이용한 감광막 에슁(ashing)을 수행하고, 이를 통해, 상대적으로 얇은 두께를 가진 화소 영역 상의 감광막 부분을 제거한다. 도면부호 7a는 화소 영역 상의 감광막이 제거된 후, 잔류된 감광막 패턴을 나타낸다. 이때, 상기 잔류된 감광막 패턴(7a)의 테이퍼 각(taper angle)은 높을 수록 좋으며, 이상적으로는 역테이퍼가 지도록 만듦이 바람직하다.

여기서, 상기 공정 단계에서의 보호막 식각과 본 단계에서의 감광막 에슁은 동시에 진행하는 것도 가능하다.

도 1f를 참조하면, 잔류된 감광막 패턴(7a)을 포함한 기판의 전 영역 상에 ITO 금속막(9)을 증착한다. 이때, 상기 ITO 금속막(9)은 잔류된 감광막 패턴(7a)이 역테이퍼진 것과 관련해서 상기 잔류된 감광막 패턴(7a)의 측벽에는 증착되지 않으며, 단지, 그 상부 표면 상에만 증착되고, 아울러, 상기 감광막 패턴(7a)이 없는 화소 영역 상에 증착된다.

도 1g를 참조하면, 잔류된 감광막 패턴을 감광막 스트립(strip) 공정을 통해 제거한다. 이때, 상기 감광막 스트립을 통해 잔류된 감광막 패턴을 제거하면, 그 표면 상에 증착된 ITO 금속막이 함께 제거되며, 이에 따라, 화소 영역 상에는 화소 전극(9a)이 되며, 이 결과로서, 어레이 기판의 제조가 완성된다.

여기서, 상기 화소 전극(9a)은 ITO 금속막의 증착 후에 잔류된 감광막 패턴을 제거하는 것을 통해 형성되므로, 그 형성을 위해 별도의 마스크 공정 및 식각 공정을 행하지 않아도 되며, 따라서, 본 발명의 어레이 기판 제조방법은 종래와 그것과 비교해서 1회의 마스크 공정을 생략할 수 있게 된다.

이상에서와 같이, 본 발명은 비아홀 및 화소 전극을 하프톤(half) 노광을 이용한 1회의 마스크 공정을 통해 형성하기 때문에 종래와 비교해서 1회의 마스크 및 식각 공정을 줄일 수 있으며, 이에 따라, 줄여진 마스크 및 식각 공정에 상응하는 만큼의 공정 단순화를 얻을 수 있으며, 아울러, 제조 비용 및 시간의 절감을 얻을 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

1. 유리기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계;

   상기 게이트 라인을 덮도록 기판 상에 게이트 절연막을 증착하는 단계;

   상기 게이트 절연막 상에 액티브층을 형성하는 단계;

   상기 기판 결과물 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계;

   상기 데이터 라인을 덮도록 기판의 전 영역 상에 보호막을 증착하는 단계;

   상기 보호막 상에 감광막을 도포한 후 하프톤 노광 및 현상해서 비아홀 형성 영역의 보호막 부분을 노출시키면서 화소 영역 상에 도포된 부분이 상대적으로 얇은 두께를 갖는 감광막 패턴을 형성하는 단계;

   상기 노출된 보호막 부분을 식각하여 소오스/드레인 전극을 노출시키는 비아홀을 형성하는 단계;

   상기 감광막 패턴을 에슁(ashing)하여 화소 영역 상의 감광막 패턴 부분을 제거하는 단계;

   상기 노출된 화소 영역 및 잔류된 감광막 패턴 상에 상기 잔류된 감광막 패턴의 측벽에 증착됨이 없이 ITO 금속막을 증착하는 단계; 및

   상기 잔류된 감광막 패턴과 그 표면 상에 증착된 ITO 금속막을 제거하여 기판 화소 영역에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
2. 제 1 항에 있어서, 상기 감광막 패턴의 에슁은 높은 테이퍼각을 갖도록 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 감광막 패턴의 에슁은 역테이퍼 지도록 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
4. 제 1 항에 있어서, 상기 노출된 보호막 부분을 식각하는 단계와, 상기 감광막 패턴을 에슁하는 단계는 동시에 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.

Images