JPH0225038A - シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 - Google Patents
シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH0225038A JPH0225038A JP63174439A JP17443988A JPH0225038A JP H0225038 A JPH0225038 A JP H0225038A JP 63174439 A JP63174439 A JP 63174439A JP 17443988 A JP17443988 A JP 17443988A JP H0225038 A JPH0225038 A JP H0225038A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- gate electrode
- insulating layer
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 203
- 229910052710 silicon Inorganic materials 0.000 title claims description 202
- 239000010703 silicon Substances 0.000 title claims description 202
- 239000010409 thin film Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 101
- 230000001681 protective effect Effects 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 4
- 244000126211 Hericium coralloides Species 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000009751 slip forming Methods 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はアクティブマトリクス型液晶表示器等に利用さ
れるシリコン薄膜トランジスタおよびその製造方法に関
するものである。
れるシリコン薄膜トランジスタおよびその製造方法に関
するものである。
［従来の技術］
第１６図は従来のシリコン薄膜トランジスタの一例を示
したものである。
したものである。
同図において、２１は絶縁性基板、２２はゲート電極、
２３はゲート絶縁層、２４はドナーあるいはアクセプタ
となる不純物を適量含んだ不純物シリコン層、２５は活
性層となる真性シリコン層、２６は保護絶縁層、２７は
ソース電極、２８はドレイン電極である。
２３はゲート絶縁層、２４はドナーあるいはアクセプタ
となる不純物を適量含んだ不純物シリコン層、２５は活
性層となる真性シリコン層、２６は保護絶縁層、２７は
ソース電極、２８はドレイン電極である。
同図に示されるように、真性シリコン屑２５および保護
絶縁層２６が連続的に形成されたシリコン薄膜トランジ
スタは、トランジスタの信頼性、特性の再現性等に優れ
、広く研究開発が行われている。
絶縁層２６が連続的に形成されたシリコン薄膜トランジ
スタは、トランジスタの信頼性、特性の再現性等に優れ
、広く研究開発が行われている。
［解決しようとする課題］
上記従来のシリコン薄膜トランジスタでは、窒化シリコ
ンあるいは酸化シリコン等により形成された保護絶縁層
２６を除去して真性シリコン層２５を露出させ、この露
出した真性シリコン層２５上に不純物シリコン層２４を
形成している。
ンあるいは酸化シリコン等により形成された保護絶縁層
２６を除去して真性シリコン層２５を露出させ、この露
出した真性シリコン層２５上に不純物シリコン層２４を
形成している。
ところが、真性シリコン層２５の保護絶縁層側には保護
絶縁層２６中に含まれる窒素あるいは酸素等が拡散した
層があり、保護絶縁層２６を除去するときに、上記窒素
あるいは酸素等が拡散した層を完全に除去することがで
きず、真性シリコン層２６と不純物シリコン層２４の接
合が不十分となり、トランジスタ特性の悪化を招いてい
た。
絶縁層２６中に含まれる窒素あるいは酸素等が拡散した
層があり、保護絶縁層２６を除去するときに、上記窒素
あるいは酸素等が拡散した層を完全に除去することがで
きず、真性シリコン層２６と不純物シリコン層２４の接
合が不十分となり、トランジスタ特性の悪化を招いてい
た。
本発明は上記従来の課題に対してなされたものであり、
真性シリコン層と不純物シリコン層の接合状態を改善し
、良好なトランジスタ特性を示すシリコン薄膜トランジ
スタおよびその製造方法を提供することを目的としてい
る。
真性シリコン層と不純物シリコン層の接合状態を改善し
、良好なトランジスタ特性を示すシリコン薄膜トランジ
スタおよびその製造方法を提供することを目的としてい
る。
［課題を解決するための手段］
本発明は、絶縁性基板上にゲート電極が形成され、上記
ゲート電極を含む上記絶縁性基板上にゲト絶縁層が形成
され、上記ゲート絶縁層上に上記ゲート電極の端部を横
切るように一対の不純物シリコン層が形成され、上記一
対の不純物シリコン層およびこの一対の不純物シリコン
層間の上記ゲート絶縁層上に、上記一対の不純物シリコ
ン層を連結するように真性シリコン層が形成され、上記
真性シリコン層上にこの真性シリコン層と同形に保護絶
縁層が形成され、上記一対の不純物シリコン層のコンタ
クト部にソース電極およびドレイン電極が接続されてい
ることを特徴とするシリコン薄膜トランジスタにより、
上記目的を達成するものである。
ゲート電極を含む上記絶縁性基板上にゲト絶縁層が形成
され、上記ゲート絶縁層上に上記ゲート電極の端部を横
切るように一対の不純物シリコン層が形成され、上記一
対の不純物シリコン層およびこの一対の不純物シリコン
層間の上記ゲート絶縁層上に、上記一対の不純物シリコ
ン層を連結するように真性シリコン層が形成され、上記
真性シリコン層上にこの真性シリコン層と同形に保護絶
縁層が形成され、上記一対の不純物シリコン層のコンタ
クト部にソース電極およびドレイン電極が接続されてい
ることを特徴とするシリコン薄膜トランジスタにより、
上記目的を達成するものである。
上記シリコン薄膜トランジスタは、絶縁性基板上にゲー
ト電極を形成する工程と、上記ゲート電極を含む上記絶
縁性基板上にゲート絶縁層を形成する工程と、上記ゲー
ト絶縁層上に上記ゲート電極の端部を横切るように一対
の不純物シシリコン層を形成する工程と、上記一対の不
純物シリコン層上およびこの一対の不純物シリコン層間
の上記ゲート絶縁層上に、上記一対の不純物シリコン層
を連結する真性シリコン層、およびこの真性シリコン層
上に形成されこの真性シリコン層と同形の保護絶縁層を
形成する工程と、上記一対の不純物シリコン層のコンタ
クト部と接するようにソース電極とドレイン電極を形成
する工程とを少なくとも有して製造されることが好まし
い。
ト電極を形成する工程と、上記ゲート電極を含む上記絶
縁性基板上にゲート絶縁層を形成する工程と、上記ゲー
ト絶縁層上に上記ゲート電極の端部を横切るように一対
の不純物シシリコン層を形成する工程と、上記一対の不
純物シリコン層上およびこの一対の不純物シリコン層間
の上記ゲート絶縁層上に、上記一対の不純物シリコン層
を連結する真性シリコン層、およびこの真性シリコン層
上に形成されこの真性シリコン層と同形の保護絶縁層を
形成する工程と、上記一対の不純物シリコン層のコンタ
クト部と接するようにソース電極とドレイン電極を形成
する工程とを少なくとも有して製造されることが好まし
い。
また上記シリコン薄膜トランジスタは以下に示す特徴を
有していることが好ましい。
有していることが好ましい。
（Ｉ）上記一対の不純物シリコン層を連結する真性シリ
コン層が上記ゲート電極の内側に形成されている。
コン層が上記ゲート電極の内側に形成されている。
（ｎ）上記コンタクト部が上記ゲート電極の外側に形成
されている。
されている。
（ＩＩＩ）上記真性シリコン層の端部が上記ゲート電極
の外側に位置し、かつ上記不純物シリコン層の内側に位
置している。
の外側に位置し、かつ上記不純物シリコン層の内側に位
置している。
（ＩＶ）上記真性シリコン層下の上記一対の不純物シリ
コン層の向い合った辺がくし歯型に形成されている。
コン層の向い合った辺がくし歯型に形成されている。
（Ｖ）上記真性シリコン層および保護絶縁層が上記ゲー
ト電極に整合されている。
ト電極に整合されている。
（ＶＩ）上記真性シリコン層および保護絶縁層が上記ゲ
ート電極と上記不純物シリコン層に整合して形成されて
いる。
ート電極と上記不純物シリコン層に整合して形成されて
いる。
なお、上記（Ｖ）および（ＶＩ）の特徴を有するシリコ
ン薄膜トランジスタは、上記製造方法における真性シリ
コン層及び保護絶縁層を形成する工程の際に、保護絶縁
層上にフォトレジストを塗布し、絶縁性基板裏面側から
紫外光を照射して、ゲート電極（（Ｖ）の場合）、また
はゲート電極と不純物シリコン層（（■）の場合）をマ
スクとして上記フォトレジストを露光し、このフォトレ
ジストを現像して、上記ゲート電極、またはゲート電極
と不純物シリコン層に整合したフォトレジストを形成し
、上記整合されたフォトレジストをマスクとして、上記
保護絶縁層および真性シリコン層をエツチングし、上記
ゲート電極またはゲート電極と不純物シリコン層に整合
した真性シリコン層および保護絶縁層を形成する工程を
有して製造することが好ましい。
ン薄膜トランジスタは、上記製造方法における真性シリ
コン層及び保護絶縁層を形成する工程の際に、保護絶縁
層上にフォトレジストを塗布し、絶縁性基板裏面側から
紫外光を照射して、ゲート電極（（Ｖ）の場合）、また
はゲート電極と不純物シリコン層（（■）の場合）をマ
スクとして上記フォトレジストを露光し、このフォトレ
ジストを現像して、上記ゲート電極、またはゲート電極
と不純物シリコン層に整合したフォトレジストを形成し
、上記整合されたフォトレジストをマスクとして、上記
保護絶縁層および真性シリコン層をエツチングし、上記
ゲート電極またはゲート電極と不純物シリコン層に整合
した真性シリコン層および保護絶縁層を形成する工程を
有して製造することが好ましい。
［実施例コ
以下、本発明における実施例を図面に基いて説明する。
実施例１
第１図および第２図において、１はガラス等を用いた絶
縁性基板、２はＣｒ（クロム）により形成されたゲート
電極、３は窒化シリコン又は酸化シリコンにより形成さ
れたゲート絶縁層、４は非晶質シリコンより形成されド
ナーまたはアクセプタとなる不純物を適量含んだ不純物
シリコン層、５は非晶質シリコンにより形成され活性層
となる真性シリコン層、６は窒化シリコンまたは酸化シ
リコンにより形成された保護絶縁層、７および８はＩＴ
Ｏ（インジウム ティン オキサイド）により形成され
たソース電極とドレイン電極、９は上記不純物シリコン
層４と上記ソース電極７およびドレイン電極８を接続す
る不純物シリコン層のコンタクト部である。
縁性基板、２はＣｒ（クロム）により形成されたゲート
電極、３は窒化シリコン又は酸化シリコンにより形成さ
れたゲート絶縁層、４は非晶質シリコンより形成されド
ナーまたはアクセプタとなる不純物を適量含んだ不純物
シリコン層、５は非晶質シリコンにより形成され活性層
となる真性シリコン層、６は窒化シリコンまたは酸化シ
リコンにより形成された保護絶縁層、７および８はＩＴ
Ｏ（インジウム ティン オキサイド）により形成され
たソース電極とドレイン電極、９は上記不純物シリコン
層４と上記ソース電極７およびドレイン電極８を接続す
る不純物シリコン層のコンタクト部である。
以下、第２図（ａ）〜（ｃ）に従い製造方法の説明をす
る。
る。
（ａ）絶縁性基板１上にゲート電極２を形成し、このゲ
ート電極２を含む上記絶縁性基板１上にゲート絶縁層３
を形成し、このゲート絶縁層３上に不純物シリコン層４
を形成し、この不純物シリコン層４をエツチングして、
上記ゲート電極２の端部を横切るように一対の不純物シ
リコン層４のパターンを形成する。
ート電極２を含む上記絶縁性基板１上にゲート絶縁層３
を形成し、このゲート絶縁層３上に不純物シリコン層４
を形成し、この不純物シリコン層４をエツチングして、
上記ゲート電極２の端部を横切るように一対の不純物シ
リコン層４のパターンを形成する。
（ｂ）真性シリコン層５、保護□絶縁層６を連続的に形
成し、フォトレジストをマスクとして、上記保護絶縁層
６を緩衝フッ酸溶液を用いてエツチングし、さらにＣＦ
４ガスを用いたドライエツチング法により真性シリコン
層５をエツチングして、不純物シリコン層４を露出させ
、希フッ酸水溶液で上記露出した不純物シリコン層４表
面を清浄にした後、上記フォトレジストを剥離する。こ
のようにして、ゲート絶縁層３上および一対の不純物シ
リコン層４上に、上記一対の不純物シリコン層４を連結
するように、真性シリコン層５およびこの真性シリコン
層５と同形の保護絶縁層６を形成する。
成し、フォトレジストをマスクとして、上記保護絶縁層
６を緩衝フッ酸溶液を用いてエツチングし、さらにＣＦ
４ガスを用いたドライエツチング法により真性シリコン
層５をエツチングして、不純物シリコン層４を露出させ
、希フッ酸水溶液で上記露出した不純物シリコン層４表
面を清浄にした後、上記フォトレジストを剥離する。こ
のようにして、ゲート絶縁層３上および一対の不純物シ
リコン層４上に、上記一対の不純物シリコン層４を連結
するように、真性シリコン層５およびこの真性シリコン
層５と同形の保護絶縁層６を形成する。
（ｃ）上記露出した不純物シリコン層４のコンタクト部
９と接するようにソース電極７およびドレイン電極８を
形成する。
９と接するようにソース電極７およびドレイン電極８を
形成する。
以上の工程により同図（、Ｃ）に示されるようなシリコ
ン薄膜トランジスタが得られる。
ン薄膜トランジスタが得られる。
本例では、不純物シリコン層４上に真性シリコン層５を
形成し、この真性シリコン層５上に保護絶縁層６を形成
するため、上記不純物シリコン層４と真性シリコン層５
との接合状態が改善され、良好なトランジスタ特性を得
ることができる。
形成し、この真性シリコン層５上に保護絶縁層６を形成
するため、上記不純物シリコン層４と真性シリコン層５
との接合状態が改善され、良好なトランジスタ特性を得
ることができる。
また、上記従来例および本例ともに、不純物シリコン層
と真性シリコン層は不連続に形成されるが、上記不純物
シリコン層および真性シリコン層に非晶質シリコン層を
用いる場合、真性シリコン層上に不純物シリコン層を形
成するよりも、不純物シリコン層上に真性シリコン層を
形成する方が良好な接合が得られることが実験的に確め
られている。従って、この点に関しても従来例よりも本
例の方が優れている。
と真性シリコン層は不連続に形成されるが、上記不純物
シリコン層および真性シリコン層に非晶質シリコン層を
用いる場合、真性シリコン層上に不純物シリコン層を形
成するよりも、不純物シリコン層上に真性シリコン層を
形成する方が良好な接合が得られることが実験的に確め
られている。従って、この点に関しても従来例よりも本
例の方が優れている。
実施例２
第３図および第４図は本発明における第２の実施例を示
したものである。
したものである。
本例は、真性シリコン層５をゲート電極２の内側に形成
したものである。
したものである。
シリコン薄膜トランジスタ、特に真性シリコン層５に非
晶質シリコンを用いたものでは、真性シリコン層５へ光
が照射されるとオフ電流が増加する。
晶質シリコンを用いたものでは、真性シリコン層５へ光
が照射されるとオフ電流が増加する。
本例では、真性シリコン層５をゲート電極２の内側に形
成したため、絶縁性基板１側からの光をゲート電極２が
完全に遮断し、真性シリコン層５へ上記光が達すること
がない。従って光照射による電流の増加を大幅に低減す
ることができる。
成したため、絶縁性基板１側からの光をゲート電極２が
完全に遮断し、真性シリコン層５へ上記光が達すること
がない。従って光照射による電流の増加を大幅に低減す
ることができる。
なお、本例は上記第１の実施例に対し、マスクパターン
の変更のみで実現可能である。
の変更のみで実現可能である。
実施例３
第５図および第６図は本発明における第３の実施例を示
したものである。
したものである。
本例は、コンタクト９をゲート電極２の外側に形成した
ものである。
ものである。
上記第１の実施例では、第２図（ｃ）に示すように、コ
ンタクト９がゲート電極２の端部をまたいで形成されて
いるため、設計ルールをＬとすると、ゲート電極２と不
純物シリコン層４のオーバーラツプ幅は２Ｌとなる。一
方本例では、第６図に示すように、上記オーバーラツプ
幅はＬとなる。
ンタクト９がゲート電極２の端部をまたいで形成されて
いるため、設計ルールをＬとすると、ゲート電極２と不
純物シリコン層４のオーバーラツプ幅は２Ｌとなる。一
方本例では、第６図に示すように、上記オーバーラツプ
幅はＬとなる。
周知のように、上記オーバーラツプに基くオーバーラツ
プ容量の増大はトランジスタの応答速度を遅くする。
プ容量の増大はトランジスタの応答速度を遅くする。
従って本例によれば、上記第１の実施例に対しオーバー
ラツプ幅を半分にすることができるため、トランジスタ
の応答速度の向上を図ることができる。
ラツプ幅を半分にすることができるため、トランジスタ
の応答速度の向上を図ることができる。
なお、本例は上記第１の実施例に対し、マスクパターン
の変更のみで実現可能である。
の変更のみで実現可能である。
実施例４
第７図および第８図は本発明における第４の実施例を示
したものである。
したものである。
本例は、真性シリコン層の端部が上記ゲート電極の外側
に位置し、かつ上記不純物シリコン層の内側に位置して
いるものである。
に位置し、かつ上記不純物シリコン層の内側に位置して
いるものである。
本例では、ゲート電極２の外側に形成されている真性シ
リコン層５へ達する絶縁性基板１側がらの光を、不純物
シリコン層４により、上記ゲート電極２の外側に形成さ
れている真性シリコン層５の全域にわたり大幅に低減す
ることができるため、光照射時のトランジスタのオフ電
流を大幅に減少させることができる。
リコン層５へ達する絶縁性基板１側がらの光を、不純物
シリコン層４により、上記ゲート電極２の外側に形成さ
れている真性シリコン層５の全域にわたり大幅に低減す
ることができるため、光照射時のトランジスタのオフ電
流を大幅に減少させることができる。
なお、本例は上記第１の実施例に対し、マスクパターン
の変更のみで実現可能である。
の変更のみで実現可能である。
実施例５
第９図及び第１０図は本発明におる第５の実施例を示し
たものである。
たものである。
本例は、真性シリコン層５下の一対の不純物シリコン層
４の向い合った辺をくし歯形に形成したものである。
４の向い合った辺をくし歯形に形成したものである。
不純物シリコン層４と真性シリコン層５は不連続に形成
されるため、上記従来例よりも接合状態が改善されると
はいえ、十分良好な接合が得られないことがある。接合
が不十分であると、接合部分に寄生抵抗が生じ、トラン
ジスタのオン電流を低下させることになる。
されるため、上記従来例よりも接合状態が改善されると
はいえ、十分良好な接合が得られないことがある。接合
が不十分であると、接合部分に寄生抵抗が生じ、トラン
ジスタのオン電流を低下させることになる。
本例では、真性シリコン層５下の一対の不純物シリコン
層４の向かい合った辺を凹凸状に形成したことにより、
上記接合部分の寄生抵抗を減少させることができ、トラ
ンジスタのオン電流の低下を防止することができる。
層４の向かい合った辺を凹凸状に形成したことにより、
上記接合部分の寄生抵抗を減少させることができ、トラ
ンジスタのオン電流の低下を防止することができる。
第９図は、凹部と凹部、凸部と凸部を向かい合せたもの
であり、第１０図は、凹部と凸部を向かい合せたもので
ある。
であり、第１０図は、凹部と凸部を向かい合せたもので
ある。
なお、本例は上記実施例に対し、マスクパターンの変更
のみで実現可能である。
のみで実現可能である。
実施例６
第１１図は本発明における第６の実施例を示したもので
ある。
ある。
以下、同図（ａ）〜（ｃ）に従い製造方法の説明を行う
。
。
（ａ）透光性を有する絶縁性基板１上に、遮光性を有す
るゲート電極２を形成し、このゲート電極２を含む上記
絶縁性基板１上にゲート絶縁層３を形成し、このゲート
絶縁層３上に不純物シリコン層４を形成し、この不純物
シリコン層４をエツチングして、上記ゲート電極２の端
部を横切るように一対の不純物シリコン層４のパターン
を形成する。
るゲート電極２を形成し、このゲート電極２を含む上記
絶縁性基板１上にゲート絶縁層３を形成し、このゲート
絶縁層３上に不純物シリコン層４を形成し、この不純物
シリコン層４をエツチングして、上記ゲート電極２の端
部を横切るように一対の不純物シリコン層４のパターン
を形成する。
引続き、上記ゲート絶縁層３および不純物シリコン層４
上に真性シリコン届および保護絶縁層６を順次形成し、
上記保護絶縁層６上にフォトレジスト１１を塗布し、上
記絶縁層基板１裏面側から紫外光１２を照射し、上記ゲ
ート電極２をマスクとして上記フォトレジスト１１を露
光する。
上に真性シリコン届および保護絶縁層６を順次形成し、
上記保護絶縁層６上にフォトレジスト１１を塗布し、上
記絶縁層基板１裏面側から紫外光１２を照射し、上記ゲ
ート電極２をマスクとして上記フォトレジスト１１を露
光する。
（ｂ）上記フォトレジスト１１を現像して上記ゲート電
極２に整合したフォトレジスト１１を形成し、このフォ
トレジスト１１をマスクとして上記保護絶縁層６および
真性シリコン層５をエツチングし、上記一対の不純物シ
リコン層４を連結し上記ゲート電極２に整合した真性シ
リコン層５および保護絶縁層６を形成する。
極２に整合したフォトレジスト１１を形成し、このフォ
トレジスト１１をマスクとして上記保護絶縁層６および
真性シリコン層５をエツチングし、上記一対の不純物シ
リコン層４を連結し上記ゲート電極２に整合した真性シ
リコン層５および保護絶縁層６を形成する。
（Ｃ）上記フォトレジスト１１を剥離し、上記一対の不
純物シリコン層４のコンタクト部９と接するようにソー
ス電極７およびドレイン電極８を形成する。
純物シリコン層４のコンタクト部９と接するようにソー
ス電極７およびドレイン電極８を形成する。
以上の工程により製造されたシリコン薄膜トランジスタ
では、真性シリコン層５および保護絶縁層６のパターン
がゲート電極２のパターンを利用して形成されるため、
上記第一の実施例に対しフォトマスクの数を一枚減らす
ことができる。
では、真性シリコン層５および保護絶縁層６のパターン
がゲート電極２のパターンを利用して形成されるため、
上記第一の実施例に対しフォトマスクの数を一枚減らす
ことができる。
なお、不純物シリコン層４は紫外光１２を吸収するため
、本例では不純物シリコン層の膜厚をできるだけ薄くす
ることが好ましい。
、本例では不純物シリコン層の膜厚をできるだけ薄くす
ることが好ましい。
実施例７
第１２図は本発明における第７の実施例を示したもので
ある。
ある。
以下、同図（ａ）〜（ｃ）に従い製造方法の説明を行う
。
。
（ａ）透光性を有する絶縁性基板１上に遮光性を有する
ゲート電極２を形成し、このゲート電極２を含む上記絶
縁性基板１上にゲート絶縁層３を形成し、このゲート絶
縁層３上に不純物シリコン層４を形成し、この不純物シ
リコン層４をエツチングして上記ゲート電極２の端部を
横切るように一対の不純物シリコン層４のパターンを形
成する。
ゲート電極２を形成し、このゲート電極２を含む上記絶
縁性基板１上にゲート絶縁層３を形成し、このゲート絶
縁層３上に不純物シリコン層４を形成し、この不純物シ
リコン層４をエツチングして上記ゲート電極２の端部を
横切るように一対の不純物シリコン層４のパターンを形
成する。
引続き、上記ゲート絶縁層３および不純物シリコン層４
上に真性シリコン層５および保護絶縁層６を順次形成し
、上記保護絶縁層６上にフォトレジスト１１を塗布し、
上記絶縁性基板１裏面側から紫外光１２を照射し、上記
ゲート電極および不純物シリコン層４をマスクとして、
上記フォトレジスト１１を露光する。
上に真性シリコン層５および保護絶縁層６を順次形成し
、上記保護絶縁層６上にフォトレジスト１１を塗布し、
上記絶縁性基板１裏面側から紫外光１２を照射し、上記
ゲート電極および不純物シリコン層４をマスクとして、
上記フォトレジスト１１を露光する。
（ｂ）上記フォトレジスト１１を現像して上記ゲート電
極２および不純物シリコン層４に整合したフォトレジス
ト１１を形成し、このフォトレジスト１１をマスクとし
て上記保護絶縁層６および真性シリコン層５をエツチン
グし、上記一対の不純物シリコン層４を連結し上記ゲー
ト電極２と不純物シリコン層４に整合した真性シリコン
層５および保護絶縁層６を形成する。
極２および不純物シリコン層４に整合したフォトレジス
ト１１を形成し、このフォトレジスト１１をマスクとし
て上記保護絶縁層６および真性シリコン層５をエツチン
グし、上記一対の不純物シリコン層４を連結し上記ゲー
ト電極２と不純物シリコン層４に整合した真性シリコン
層５および保護絶縁層６を形成する。
（Ｃ）上記フォトレジスト１１を剥離し、上記一対の不
純物シリコン層４端部のコンタクト９と接するように、
ソース電極７およびドレイン電極８を形成する。
純物シリコン層４端部のコンタクト９と接するように、
ソース電極７およびドレイン電極８を形成する。
以上の工程により製造されたシリコン薄膜トランジスタ
では、真性シリコン層５および保護絶縁ＪＥｉ６のパタ
ーンが、ゲート電極２および不純物シリコン層４のパタ
ーンを利用して形成されるため、上記第１の実施例に対
しフォトマスクの数を一枚減らすことができる。
では、真性シリコン層５および保護絶縁ＪＥｉ６のパタ
ーンが、ゲート電極２および不純物シリコン層４のパタ
ーンを利用して形成されるため、上記第１の実施例に対
しフォトマスクの数を一枚減らすことができる。
なお、不純物シリコン層４により紫外光１２を十分に吸
収させる必要があるために、本例では不純物シリコン層
の膜厚をできるだけ厚くすることが好ましい。
収させる必要があるために、本例では不純物シリコン層
の膜厚をできるだけ厚くすることが好ましい。
実施例８
第１３図は本発明における第８の実施例を示したもので
ある。
ある。
本例は、不純物シリコン層４と接し、かつソース電極７
およびドレイン電極８の不純物シリコン屓４端部におけ
る段差部分を覆うように補助電極１０を形成したもので
ある。
およびドレイン電極８の不純物シリコン屓４端部におけ
る段差部分を覆うように補助電極１０を形成したもので
ある。
本例によれば、上記段差部分でソース電極７あるいはド
レイン電極８が断線しても、上記補助電極１０により電
気的接続を確保することができる。
レイン電極８が断線しても、上記補助電極１０により電
気的接続を確保することができる。
なお、上記補助電極１０にはＴｉ（チタン）等を用いれ
ばよい。
ばよい。
実施例９
第１４図および第１５図は、本発明におけるシリコン薄
膜トランジスタをアクティブマトリクス型液晶表示器に
応用したものである。
膜トランジスタをアクティブマトリクス型液晶表示器に
応用したものである。
本例では、ゲート電極２の形成と同時にゲート配線１３
を形成し、ソース電極７およびドレイン電極８の形成と
同時にソース配線１４および画素電極１５を形成したも
のである。従って基本的にマスク枚数を増やすことなく
形成可能である。
を形成し、ソース電極７およびドレイン電極８の形成と
同時にソース配線１４および画素電極１５を形成したも
のである。従って基本的にマスク枚数を増やすことなく
形成可能である。
なお、ゲート電極２およびゲート配線１３にはＣｒ等を
用いることができ、ソース電極７、ドレイン電極８、ソ
ース配線１４、および画素電極１５にはＩＴＯ等を用い
ることができる。
用いることができ、ソース電極７、ドレイン電極８、ソ
ース配線１４、および画素電極１５にはＩＴＯ等を用い
ることができる。
以上の実施例１〜９において、ゲート絶縁層２には、窒
化シリコン、酸化シリコン、あるいは窒化シリコンと酸
化シリコンの多層膜を用いることが好ましい。不純物シ
リコン層４および真性シリコン層５には非晶質シリコン
層を用いることが好ましいが、多結晶シリコン等を用い
ることもできる。保護絶縁層６には窒化シリコンあるい
は酸化シリコン等を用いることができる。
化シリコン、酸化シリコン、あるいは窒化シリコンと酸
化シリコンの多層膜を用いることが好ましい。不純物シ
リコン層４および真性シリコン層５には非晶質シリコン
層を用いることが好ましいが、多結晶シリコン等を用い
ることもできる。保護絶縁層６には窒化シリコンあるい
は酸化シリコン等を用いることができる。
［発明の効果］
本発明によれば、不純物シリコン層と真性シリコン層と
の接合状態を改善でき、良好なトランジスタ特性を得る
ことができる。
の接合状態を改善でき、良好なトランジスタ特性を得る
ことができる。
また、上記効果に加え以下に示す効果を得ることができ
る。
る。
真性シリコン層をゲート電極の内側に形成したものでは
、光照射時のオフ電流を大幅に低減することができる。
、光照射時のオフ電流を大幅に低減することができる。
コンタクト部をゲート電極の外側に形成したものでは、
オーバーラツプ容量を低減できるため、トランジスタの
応答性を高めることができる。
オーバーラツプ容量を低減できるため、トランジスタの
応答性を高めることができる。
真性シリコン層の端部が上記ゲート電極の外側に位置し
、かつ上記不純物シリコン層の内側に位置しているもの
では、光照射時のオフ電流を大幅に低減することができ
る。
、かつ上記不純物シリコン層の内側に位置しているもの
では、光照射時のオフ電流を大幅に低減することができ
る。
真性シリコン層下の一対の不純物シリコン層の向い合っ
た辺をくし歯型に形成したものでは、寄生抵抗を減少さ
せトランジスタのオン電流の低下を防止することができ
る。
た辺をくし歯型に形成したものでは、寄生抵抗を減少さ
せトランジスタのオン電流の低下を防止することができ
る。
絶縁性基板裏面から保護絶縁層上のフォトレジストを露
光し、このフォトレジストを現像して得られたフォトレ
ジストのパターンにより、真性シリコン層および保護絶
縁層のパターンを形成する製造方法では、マスク枚数を
低減することができ、コスト低減、歩留り向上を計るこ
とができる。
光し、このフォトレジストを現像して得られたフォトレ
ジストのパターンにより、真性シリコン層および保護絶
縁層のパターンを形成する製造方法では、マスク枚数を
低減することができ、コスト低減、歩留り向上を計るこ
とができる。
第１図は本発明における第１の実施例を示した平面図、
第２図は第１図の■−■線における製造工程の断面図、
第３図は本発明における第２の実施例を示した平面図、
第４図は第３図のＴＶ−ＴＶ線における断面図、第５図
は本発明における第３の実施例を示した平面図、第６図
は第５図のＶＩ−ＶＩ線における断面図、第７図は本発
明における第４の実施例を示した平面図、第８図は第７
図の■−■線における断面図、第９図及び第１０図は本
発明における第５の実施例を示した平面図、第１１図は
本発明における第６の実施例を示した製造工程の断面図
、第１２図は本発明における第７の実施例を示した製造
工程の断面図、第１３図は本発明における第８の実施例
を示した断面図、第１４図は本発明における第９の実施
例を示した平面図、第１５図は第１４図のｘｖ−ｘｖ線
における断面図、第１６図は従来例の断面図である。 １・・・絶縁性基板 ２・・・ゲート電極 ３・・・ゲート絶縁層 ４・・・不純物シリコン層 ５・・・真性シリコン層 ６・・・保護絶縁層 ７・・・ソース電極 ８・・・ドレイン電極 ９・・・コンタクト部 １１・・・フォトレジスト １２・・・紫外光
第２図は第１図の■−■線における製造工程の断面図、
第３図は本発明における第２の実施例を示した平面図、
第４図は第３図のＴＶ−ＴＶ線における断面図、第５図
は本発明における第３の実施例を示した平面図、第６図
は第５図のＶＩ−ＶＩ線における断面図、第７図は本発
明における第４の実施例を示した平面図、第８図は第７
図の■−■線における断面図、第９図及び第１０図は本
発明における第５の実施例を示した平面図、第１１図は
本発明における第６の実施例を示した製造工程の断面図
、第１２図は本発明における第７の実施例を示した製造
工程の断面図、第１３図は本発明における第８の実施例
を示した断面図、第１４図は本発明における第９の実施
例を示した平面図、第１５図は第１４図のｘｖ−ｘｖ線
における断面図、第１６図は従来例の断面図である。 １・・・絶縁性基板 ２・・・ゲート電極 ３・・・ゲート絶縁層 ４・・・不純物シリコン層 ５・・・真性シリコン層 ６・・・保護絶縁層 ７・・・ソース電極 ８・・・ドレイン電極 ９・・・コンタクト部 １１・・・フォトレジスト １２・・・紫外光
Claims (10)
- （１）絶縁性基板上にゲート電極が形成され、上記ゲー
ト電極を含む上記絶縁性基板上にゲート絶縁層が形成さ
れ、 上記ゲート絶縁層上に上記ゲート電極の端部を横切るよ
うに一対の不純物シリコン層が形成され上記一対の不純
物シリコン層およびこの一対の不純物シリコン層間の上
記ゲート絶縁層上に、上記一対の不純物シリコン層を連
結するように真性シリコン層が形成され、 上記真性シリコン層上にこの真性シリコン層と同形に保
護絶縁層が形成され、 上記一対の不純物シリコン層のコンタクト部にソース電
極およびドレイン電極が接続されていることを特徴とす
るシリコン薄膜トランジスタ。 - （２）上記一対の不純物シリコン層を連結する真性シリ
コン層が上記ゲート電極の内側に形成されていることを
特徴とする請求項１記載のシリコン薄膜トランジスタ。 - （３）上記コンタクト部が上記ゲート電極の外側に形成
されていることを特徴とする請求項１記載のシリコン薄
膜トランジスタ。 - （４）上記真性シリコン層の端部が上記ゲート電極の外
側に位置し、かつ上記不純物シリコン層の内側に位置し
ていることを特徴とする請求項１記載のシリコン薄膜ト
ランジスタ。 - （５）上記真性シリコン層下の上記一対の不純物シリコ
ン層の向い合った辺がくし歯型に形成されていることを
特徴とする請求項１〜４のいずれかに記載のシリコン薄
膜トランジスタ。 - （６）上記真性シリコン層および保護絶縁層が上記ゲー
ト電極に整合して形成されていることを特徴とする請求
項１記載のシリコン薄膜トランジスタ。 - （７）上記真性シリコン層および保護絶縁層が上記ゲー
ト電極と上記不純物シリコン層に整合して形成されてい
ることを特徴とする請求項１記載のシリコン薄膜トラン
ジスタ。 - （８）絶縁性基板上にゲート電極を形成する工程と、 上記ゲート電極を含む上記絶縁性基板上にゲート絶縁層
を形成する工程と、 上記ゲート絶縁層上に上記ゲート電極の端部を横切るよ
うに一対の不純物シシリコン層を形成する工程と、 上記一対の不純物シリコン層上およびこの一対の不純物
シリコン層間の上記ゲート絶縁層上に、上記一対の不純
物シリコン層を連結する真性シリコン層、およびこの真
性シリコン層上に形成されこの真性シリコン層と同形の
保護絶縁層を形成する工程と、 上記一対の不純物シリコン層のコンタクト部と接するよ
うにソース電極とドレイン電極を形成する工程 とを少なくとも有して製造される請求項１記載のシリコ
ン薄膜トランジスタの製造方法。 - （９）透光性を有した絶縁性基板上にゲート電極を形成
する工程と、 上記ゲート電極を含む上記絶縁性基板上にゲート絶縁層
を形成する工程と、 上記ゲート絶縁層上に上記ゲート電極の端部を横切るよ
うに一対の不純物シリコン層を形成する工程と、 上記ゲート絶縁層及び不純物シリコン層上に真性シリコ
ン層を形成し、この真性シリコン層上に保護絶縁層を形
成する工程と、 上記保護絶縁層上にフォトレジストを塗布し、上記絶縁
性基板裏面側から紫外線を照射して上記ゲート電極をマ
スクとして上記フォトレジストを露光し、このフォトレ
ジストを現像して上記ゲート電極に整合したフォトレジ
ストを形成する工程と、 上記整合したフォトレジストをマスクとして上記保護絶
縁層および真性シリコン層をエッチングし、上記一対の
不純物シリコン層を連結し上記ゲート電極に整合した真
性シリコン層および保護絶縁層を形成する工程と、 上記一対の不純物シリコン層のコンタクト部と接するよ
うにソース電極とドレイン電極を形成する工程 とを少なくとも有して製造される請求項６記載のシリコ
ン薄膜トランジスタの製造方法。 - （１０）透光性を有した絶縁性基板上にゲート電極を形
成する工程と、 上記ゲート電極を含む上記絶縁性基板上にゲート絶縁層
を形成する工程と 上記ゲート絶縁層上に上記ゲート電極の端部を横切るよ
うに一対の不純物シリコンを形成する工程と、 上記ゲート絶縁層および不純物シリコン層上に真性シリ
コン層を形成し、この真性シリコン層上に保護絶縁層を
形成する工程と、 上記保護絶縁層上にフォトレジストを塗布し、上記絶縁
性基板裏面側から紫外光を照射して上記ゲート電極と不
純物シリコン層をマスクとして上記フォトレジストを露
光し、このフォトレジストを現像して上記ゲート電極と
不純物シリコン層に整合したフォトレジストを形成する
工程と、上記整合したフォトレジストをマスクとして上
記保護絶縁層および真性シリコン層をエッチングし、上
記一対の不純物シリコン層を連結し上記ゲート電極と不
純物シリコン層に整合した真性シリコン層および保護絶
縁層を形成する工程と、上記一対の不純物シリコン層の
コンタクト部と接するようにソース電極とドレイン電極
を形成する工程 とを少なくとも有して製造される請求項７記載のシリコ
ン薄膜トランジスタの製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17443988A JPH0687466B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
| GB8915530A GB2220792B (en) | 1988-07-13 | 1989-07-06 | Silicon thin film transistor and method for producing the same |
| US07/377,873 US5021850A (en) | 1988-07-13 | 1989-07-10 | Silicon thin film transistor |
| US07/494,037 US5071779A (en) | 1988-07-13 | 1990-03-15 | Method for producing a silicon thin film transistor |
| US07/564,814 US5111261A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor with an intrinsic silicon active layer formed within the boundary defined by the edges of the gate electrode and the impurity containing silicon layer |
| US07/564,818 US5122849A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| US07/564,816 US5121178A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| US07/564,806 US5121177A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| SG16594A SG16594G (en) | 1988-07-13 | 1994-01-28 | Silicon thin transistor and method for producing the same. |
| HK45794A HK45794A (en) | 1988-07-13 | 1994-05-12 | Silicon thin film transistor and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17443988A JPH0687466B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0225038A true JPH0225038A (ja) | 1990-01-26 |
| JPH0687466B2 JPH0687466B2 (ja) | 1994-11-02 |
Family
ID=15978541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17443988A Expired - Fee Related JPH0687466B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687466B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343970A (ja) * | 2001-05-10 | 2002-11-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| JP2010097212A (ja) * | 2008-09-19 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
| JP2010153842A (ja) * | 2008-11-28 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2011009730A (ja) * | 2009-05-28 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、表示装置及びその作製方法、並びに電子機器 |
| JP2014215485A (ja) * | 2013-04-26 | 2014-11-17 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| JP2015144312A (ja) * | 2005-10-14 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20150095266A (ko) * | 2014-02-13 | 2015-08-21 | 고등기술연구원연구조합 | 폐제품의 냉매부품 압착·절단 장치 |
| CN109166911A (zh) * | 2018-07-25 | 2019-01-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管、阵列基板以及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011058790A1 (ja) * | 2009-11-12 | 2011-05-19 | シャープ株式会社 | 薄膜トランジスタおよび表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054171U (ja) * | 1983-09-20 | 1985-04-16 | 三洋電機株式会社 | 液晶表示装置 |
| JPS60260155A (ja) * | 1984-06-06 | 1985-12-23 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS62132365A (ja) * | 1985-12-05 | 1987-06-15 | Sharp Corp | 薄膜トランジスタの製造方法 |
-
1988
- 1988-07-13 JP JP17443988A patent/JPH0687466B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054171U (ja) * | 1983-09-20 | 1985-04-16 | 三洋電機株式会社 | 液晶表示装置 |
| JPS60260155A (ja) * | 1984-06-06 | 1985-12-23 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS62132365A (ja) * | 1985-12-05 | 1987-06-15 | Sharp Corp | 薄膜トランジスタの製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343970A (ja) * | 2001-05-10 | 2002-11-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| JP2015144312A (ja) * | 2005-10-14 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2010097212A (ja) * | 2008-09-19 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
| JP2010153842A (ja) * | 2008-11-28 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US9722054B2 (en) | 2008-11-28 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2011009730A (ja) * | 2009-05-28 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、表示装置及びその作製方法、並びに電子機器 |
| JP2014215485A (ja) * | 2013-04-26 | 2014-11-17 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| KR20150095266A (ko) * | 2014-02-13 | 2015-08-21 | 고등기술연구원연구조합 | 폐제품의 냉매부품 압착·절단 장치 |
| CN109166911A (zh) * | 2018-07-25 | 2019-01-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管、阵列基板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0687466B2 (ja) | 1994-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111261A (en) | Silicon thin film transistor with an intrinsic silicon active layer formed within the boundary defined by the edges of the gate electrode and the impurity containing silicon layer | |
| US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| KR100223158B1 (ko) | 액티브매트릭스기판 및 그 제조방법 | |
| KR19990045352A (ko) | 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치및 그 제조 방법 | |
| JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
| JP4131297B2 (ja) | 液晶表示装置の製造方法 | |
| US20010005597A1 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
| JPH0225038A (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| US5109260A (en) | Silicon thin film transistor and method for producing the same | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0613405A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
| JP2002350897A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| KR100997963B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| US5122849A (en) | Silicon thin film transistor | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |