KR19990045352A - 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치및 그 제조 방법 - Google Patents

횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치및 그 제조 방법 Download PDF

Info

Publication number
KR19990045352A
KR19990045352A KR1019980049338A KR19980049338A KR19990045352A KR 19990045352 A KR19990045352 A KR 19990045352A KR 1019980049338 A KR1019980049338 A KR 1019980049338A KR 19980049338 A KR19980049338 A KR 19980049338A KR 19990045352 A KR19990045352 A KR 19990045352A
Authority
KR
South Korea
Prior art keywords
electrode
film
bus line
low resistance
gate
Prior art date
Application number
KR1019980049338A
Other languages
English (en)
Other versions
KR100316036B1 (ko
Inventor
히로아끼 다나까
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990045352A publication Critical patent/KR19990045352A/ko
Application granted granted Critical
Publication of KR100316036B1 publication Critical patent/KR100316036B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치에 대한 제조 공정에서, 하나의 포토리소그래피 단계가 생략되어 비용을 감소시킨다. 스위칭 소자로서의 박막을 갖는 절연 기판 상에, 제1 저저항 전기 도전막(3)에 의해 형성된 드레인 전극(31), 상기 드레인 전극(31)에 연결된 드레인 버스선(32), 소오스 전극(33) 및 화소전극(34)이 형성된다. 섬이 반도체 막에 의해 최종 구조물 상에 형성된다. 게이트 전극(61), 게이트 버스선(62) 및 대향 전극이 최종 제품 상에 더 형성된다. 섬(71)이 게이트 전극(61), 게이트 버스선(62) 및 대향 전극(63)의 패턴과 동일한 패턴으로 형성된다. 게이트 전극(61), 게이트 버스선(62), 대향 전극(63) 및 섬(71)이 1회의 포토리소그래피 단계에 의해 형성되어 포토그래피 단계의 수를 줄임으로써 비용을 감소시킨다.

Description

횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치 및 그 제조 방법
본 발명은 스위칭 소자로서의 박막 트랜지스터를 갖는 액티브 매트릭스 액정 디스플레이 장치에 관한 것으로, 특히 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치 및 그 제조 방법에 관한 것이다.
최근, 비정질 실리콘, 다결정 실리콘 또는 CdSe막과 같은 반도체막을 갖는 박막 트랜지스터가 액티브 매트릭스 액정 디스플레이 장치의 액정 셀용 스위칭 소자로서 사용된다. 도 4 내지 6은 일본 특개평 3-49237(1991년 공개)호에 제안된 바 있는 상기 형의 종래 액정 디스플레이 디바이스(제1 종래예)의 제조 공정을 단계별로 도시한다. 각각의 이러한 도면에서, 도 4a 내지 도 6b 및 도 4b 내지 도6b는 A-A 선을 따라 절취한 평면도 및 단면도를 각각 도시한다. 첫째로, 예를 들어 인듐 주석 산화물(ITO) 등의 투명 전기 도전막(8)이 절연 기판(1) 상에 스퍼터링에 의해 형성되고, 포토리소그래피 공정 및 습식 또는 건식 식각에 의해 패턴되어, 도 4에 도시된 바와 같이, 드레인 전극(81), 상기 드레인 전극에 연결된 드레인 버스선(82), 소오스 전극(83) 및 상기 소오스 전극에 연결된 화소 전극(84)을 형성한다.
다음에, 상기 단계에서 형성된 절연 기판(1) 상의 드레인 전극(81) 및 드레인 버스선(82)을 통해 전류가 흐르게 되어, 전기 니켈 플레이팅에 의해 저-저항 플레이팅층(3')을 형성한다. 다음에, 예를 들어 비정질 실리콘(a-Si)으로 이루어진 반도체막(4) 및 예를 들어 실리콘 질화물(SiN)로 이루어진 절연막(5)이 도 6에 도시된 바와 같이 절연 기판(1) 상에 플라즈마 CVD 방법에 의해 형성된다. 크롬(Cr)으로 이루어진 저저항 금속막(6)이 스퍼터링에 의해 그 위에 형성된다. 포토리소그래피 및 습식 또는 건식 식각에 의해 최종 구조물이 패턴되어, 게이트 전극(61), 상기 게이트 전극(61)에 연결된 게이트 버스선(62), 및 상기 게이트(61) 및 게이트 버스선(62)과 동일한 형태의 반도체막(4)에 의해 형성되는 섬(41)을 형성한다.
제1 종래예는 기판의 평면 방향에 수직인 방향으로 전계가 인가되는 종방향 전계형이기 때문에, 도면에 도시되지는 않았지만, 절연 기판(1)으로부터 미리 설정된 이격 거리로 배열된 대향 기판의 전체 표면 상에, 화소 전극(84)에 전체적으로 대향하는 대향 전극을 형성할 필요가 있다. 그래서, 드레인 전극(81) 및 소오스 전극(61)이 반드시 대향 전극과 대향하여, 드레인 전극(81), 소오스 전극(83) 및 대향 전극 간에 기생 캐패시턴스가 불가피하게 생성된다. 이러한 기생 캐패시턴스는 전력 소비에 상당히 영향을 끼쳐, 화소 전극 및 대향 전극의 양단의 캐패시턴스를 충전/방전하기 위한 전력은 실제 디스플레이하는데 필요한 전력의 수십 내지 수백배에 달한다. 또한, 드레인 버스선(82) 및 화소 전극(84)이 동시에 형성되기 때문에, 드레인 버스선(82)은 고저항을 갖는 투명 전기 도전막에 의해 형성될 필요가 있는 반면, 플레이팅막(3')은 배선 저항을 낮추기 위해 금속 플레이팅과 같은 공정에 의해 형성될 필요가 있어서, 제조 공정 및 구조를 복잡하게 한다.
반면에, 도 7 내지 10은 일본 특개소 63-21907(1988년 공개)호에 제안된 바와 같이, 스위칭 소자로서의 박막 트랜지스터를 채용하여, 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치(제2 종래예)에 대한 제조 공정을 단계별로 도시한다. 이들 도면의 각각에서, 도 7a 내지 도 10a 및 도 7b 내지 도 10b는 A-A 선을 따라 절취한 평면도 및 단면도를 각각 도시한다. 첫째로, 도 7에 도시된 바와 같이, 투명 절연 기판(2)이 절연 기판(1) 상에 형성되고, 예를 들어 Cr으로 된 저저항 금속막(3)이 스퍼터링에 의해 그 위에 형성된다. 최종 구조물이 포토리소그래피 공정 및 습식 또는 건식 식각에 의해 패턴되어, 드레인 전극(31), 상기 드레인 전극(31)에 연결된 드레인 버스선(32), 소오스 전극(33) 및 상기 소오스 전극(33)에 연결된 화소 전극(34)을 형성한다. 다음에, 도 8에 도시된 바와 같이, 예를 들어 n+ a-Si으로 된 n-형 반도체층(7)이 절연 기판(1) 상에 플라즈마 CVD 방법에 의해 형성된다. 최종 구조물이 포토리소그래피 공정 및 습식 또는 건식 식각에 의해 패턴되어 드레인 전극(31) 및 소오스 전극(33) 상에 오믹 콘택 영역(ohmic contact area, 7a)을 형성한다.
다음에, 예를 들어 a-Si으로 이루어진 반도체막(4)이 절연 기판 상에 플라즈마 CVD 방법에 의해 형성되고 포토리소그래피 공정 및 습식 또는 건식 식각에 의해 패턴되어 섬(41)을 형성한다. 다음에, 도 10에 도시된 바와 같이, 투명 절연막(5)이 CVD 방법에 의해 절연 기판(1) 상에 SiN을 증착함으로써 형성되고 Cr으로 된 저저항 금속막(6)이 스퍼터링에 의해 형성된다. 이러한 저저항 금속막(6)은 포토리소그래피 공정 및 습식 또는 건식 식각에 의해 패턴되어 게이트 전극(61), 상기 게이트 전극(61)에 연결된 게이트 버스선(62), 및 대향 전극(63)을 형성한다.
이러한 제2 종래예는 화소 전극(34) 및 대향 전극(63)이 단일 절연 기판(1) 상에 형성되는 횡방향 전계 시스템이기 때문에, 상기 기술된 제1 종래예보다 더 유리한 방식으로 드레인 전극(31) 및 게이트 전극(61) 및 대향 전극(63)의 양단 간의 기생 캐패시턴스를 큰 폭으로 감소시킬 수 있다. 더욱이, 제2 종래예에 대해, 액정이 횡방향으로 정렬(배향)되고 구동동안 횡방향으로 회전되기 때문에, 액정 분자가 기판에 대해 수직이 될 염려가 없는 반면, 액정 분자가 경사 방향으로 진행하는 광을 거의 차단할 수 없기 때문에, 제1 종래예와 비교할 때 시야각(visual field angle)이 확장되는 이점을 제공한다.
그러나, 본 발명에 대한 연구가 진행되는 동안 다양한 문제가 제기되어 왔다. 즉, 본원의 제2 종래예는 트랜지스터 형성을 위해서는 제1 종래예와 비교할 때 두 단계의 증가를 의미하는 총합 4회의 리소그래피 단계를 필요로 하기 때문에 고비용이 드는 단점을 가진다. 만약 포토리소그래피 단계의 수가 증가하면, 사용될 장치 및 부품의 수가 증가될 뿐만 아니라, 입자 등으로 인한 불량이 증가됨에 따라 수율이 감소하여, 총체적인 비용을 증가시킨다.
그러므로 본 발명의 목적은 제조 단계의 수가 감소될 수 있는 스위칭 디바이스로서의 박막 트랜지스터를 갖는 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치 및 그 제조 방법을 제공하는 것이다.
본 발명은 스위칭 소자로서의 박막 트랜지스터를 갖는 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치를 제공하는데, 여기서 상기 박막 트랜지스터를 갖는 절연 기판 상에 제1 저저항 전기 도전막, 드레인 전극, 상기 드레인 전극에 연결되는 드레인 버스선, 소오스 전극 및 상기 소오스 전극에 연결되는 화소 전극이 그 위에 형성되는 반도체막으로 된 섬과 함께 각각 형성된다. 그 위에 게이트 전극, 게이트 전극에 연결된 게이트 버스선 및 화소 전극과 맞물리는 이를 가진 코움 형태로 된 대향 전극이 더 형성된다. 게이트 전극은 섬 상에 투명 절연막을 개재시켜 제2 저저항 전기 도전막으로 형성되어, 드레인 전극 및 소오스 전극의 최소한 일부와 중첩한다. 섬은 게이트 전극, 게이트 버스선 및 대향 전극의 패터닝과 동일한 패터닝에 의해 형성된다.
본 발명은 또한 절연 기판 상에 투명 절연막 및 제1 저저항 전기 도전막을 순차적으로 형성하는 단계; 상기 제1 저저항 전기 도전막을 패터닝하여 드레인 전극, 상기 드레인 전극에 연결된 드레인 버스선, 소오스 전극 및 상기 소오스 전극에 연결된 화소 전극을 각각 형성하는 단계; 상기 절연 기판 상에 반도체막, 투명 절연막 및 제2 저저항 전기 도전막을 순차적으로 형성하는 단계; 및 상기 제2 저저항 전기 도전막, 상기 투명 절연막 및 상기 반도체막을 동일 형태로의 패터닝하여 상기 반도체막에 의한 섬을 형성하여 게이트 전극, 상기 게이트 전극에 연결된 게이트 버스선 및 상기 제2 저저항 전기 도전막에 의한 대향 전극을 각각 형성하는 단계를 포함하는 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치를 제조하기 위한 방법을 제공한다.
본 액정 디스플레이 장치에서, 섬이 게이트 전극, 게이트 버스선 및 대향 전극과 동일한 형태이기 때문에, 게이트 전극, 게이트 버스선 및 대향 전극을 형성하는 식각 단계 및 연속하는 섬 식각 단계가 동일 포토레지스트를 사용하여 1회의 포토레지스트 단계로서 수행되어, 저저항 배선의 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치가 총합 2회의 포토리소그래피 단계에 의해 제조될 수 있다. 디스플레이 장치는 횡방향 전계 시스템이기 때문에, 고 전기 저항의 투명 절연막에 의한 화소 전극을 형성할 필요가 없는 반면, 배선 저항을 낮추기 위한 금속 플레이팅의 여분의 단계를 추가할 필요도 없다.
도 1은 본 발명을 실시하는 제1 제조 공정 (1)을 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
도 2은 본 발명을 실시하는 제2 제조 공정 (2)를 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
도 3은 본 발명의 실시예에 따라 제조된 액정 디스플레이 장치의 단면도.
도 4는 제1 종래예의 제조 공정 (1)을 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
도 5는 제1 종래예의 제조 공정 (2)를 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
도 6은 제1 종래예의 제조 공정 (3)을 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
도 7은 제2 종래예의 제조 공정 (1)을 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
도 8은 제2 종래예의 제조 공정 (2)를 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
도 9는 제2 종래예의 제조 공정 (3)을 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
도 10는 제2 종래예의 제조 공정 (4)를 도시하기 위한 평면도 및 A-A 선을 따라 절취한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 10 : 절연 기판
2, 5 : 투명 절연막
3, 6 : 저저항 금속막
4 : 반도체층
7 : n-형 반도체층
9 : 배향막
61 : 게이트 전극
62 : 게이트 버스선
63 : 대향 전극
71 : 섬
102 : 배향막
103 : 액정
104, 105 : 편광판
도면을 참조하면, 본 발명의 바람직한 실시예가 상세히 설명된다. 도 1 내지 3은 본 발명의 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치에 대한 제조 공정을 단계별로 도시하는 단면도이다. 도 1a, 도 1b 및 도 2a, 도 2b는 A-A 선을 따라 각각 절취한 평면도 및 단면도이다. 첫째로, 도 1에 도시된 바와 같이, 100 nm의 막 두께를 가지고, 예를 들어 실리콘 산화물(SiO2)로 이루어진 투명 절연막(2), 및 140 nm의 막 두께를 가지고, 예를 들어 Cr으로 이루어진 저저항 금속막(3)이 예를 들어 유리 등으로 이루어진 절연 기판(1) 상에 순서대로 스퍼터링함으로써 형성된다. 다음에, 최종 구조물이, 도시되지 않았지만 포토레지스트를 사용한 포토리소그래피 공정을 이용하고, 염소(Cl2) 및 산소(O2)를 사용한 Cr 건식 식각에 의해 패턴되어, 드레인 전극(31), 드레인 전극(31)에 연결된 드레인 버스선(32), 소오스 전극(33) 및 소오스 전극(33)에 연결된 화소 전극(34)을 각각 형성한다. 식각된 제품은 70%의 디메틸 설폰산화물(dimethyl sulfoxide : (CH3)2SO) 및 30%의 모노에탄올 아민(monoethanol amine : (C2H4OHNH2)의 용액에 70℃로 담궈져서 포토레지스트막을 벗긴다.
다음 절연 기판(1)이 플라즈마 처리(150 Pa의 압력, PH3/Ar 혼합 가스(PH3: 5000 ppm), 1000 sccm의 흐름, 50W의 PF 전력 및 60초의 방전 시간)되어 저저항 금속막 상에만 선택적으로 n-형 반도체층(7)을 형성한다. 또한, 최종 구조물 상에, 예를 들어 a-Si 등으로 이루어지고 50 nm의 두께를 가진 반도체막(4), 및 플라즈마 CVD 방법으로 300 nm의 두께를 가지며 예를 들어 SiN 등으로 이루어진 절연막(5), 그리고 스퍼터링으로 140 nm의 두께를 가지며 예를 들어 Cr 등으로 이루어진 저저항 금속막(6)이 형성된다. 이러한 저저항 금속막(6)은 포토리소그래피 공정 및 Cr 건식 식각(플라즈마 식각 모드, 압력 : 40 Pa, Cl2흐름 : 150 sccm, O2흐름 : 150 sccm ; He 흐름 : 150 sccm 및 RF 전력 : 1400W)에 의해 패턴되어 게이트 전극(61), 게이트 전극(61)에 연결된 게이트 버스선(62), 대향 전극(63)을 형성한다. 반도체막(4, 7)은 술포(sulfur) 헥사플로라이드(SF6)를 이용한 SiN/a-Si 건식 식각(플라즈마 식각 모드, 압력 : 40 Pa, SF6흐름 : 60 sccm, O2흐름 : 40 sccm, He 흐름 : 150 sccm 및 RF 전력 : 1200W)에 의해 절연막(5)과 함께 패턴되어 게이트 전극(61), 게이트 버스선(62) 및 대향 전극(63)과 (동일 패턴을 갖는) 동일한 형태의 섬을 형성한다. 화소 전극(34) 및 대향 전극(63)은 코움-형태(comb-shape)로 각각 배치되고, 화소 전극(34) 및 대향 전극(63)의 코움 이(comb teeth)에 의해 서로 맞물리는데, 이것들은 배열 방향에 대해 서로 상대적으로 이동된다.
이와 같이 형성된 절연 기판이 도 3에 도시된 바와 같이 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치에 조립된다. 즉, 배향막(9)이 전극을 갖는 절연 기판(1) 측상의 표면에 형성된다. 반면에, 그로부터 미리 설정된 이격 거리로 절연 기판(1)과 대향하는 대향 기판은, 절연 기판(10)의 대향 표면 상에, 패턴된 적색, 녹색 및 청색의 광-투과성 아크릴 수지 영역(101R, 101G 및 101B), 패턴된 흑색 매트릭스(101X), 및 배향막(102)을 가진다. 절연 기판(1, 10)의 표면 상에 도포된 배향막(9, 102)은 드레인 버스선(32)에 대해 15도 방향으로 마찰 처리된다. 절연 기판(1, 10)의 가장자리를 밀봉한 후, 액정(103)이 기판 사이의 간격에 주입된다. 절연 기판(1, 10)의 외부면 상에 편광판(104, 105)이 부착된다.
그래서, 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치에서, 순방향으로 스태그된(forward staggerd) 구조가 사용되고, 섬(71)이 게이트 전극(61), 게이트 버스선(62) 및 대향 전극(63)과 동일 형태(실질적으로 동일 패턴)로 형성되어 있는 본 액정 디스플레이 장치에서, 게이트 전극(61), 게이트 버스선(62) 및 대향 전극(63)을 형성하기 위한 식각 공정 및 섬(71)을 위한 후속하는 식각 공정이 동일 포토레지스트를 이용한 1회의 포토리소그래피 공정에 의해 완료될 수 있다. 전술한 제2 종래예에서 오믹 콘택층 및 섬을 형성하기 위한 2회의 포토리소그래피 단계가 별도의 단계로서 제공될 필요가 없으므로, 저저항 배선의 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치가 총 2회의 포토리소그래피 단계로서 형성될 수 있게 된다. 횡방향 전계 시스템이 사용되기 때문에, 고저항의 투명 전기 도전막을 갖는 화소 전극(34)을 형성할 필요가 없으며, 그래서 배선 저항을 낮추기 위한 금속 플레이팅의 여분의 공정을 추가할 필요가 없게 된다.
상기 기술된 각각의 실시예에서 구동시 전계 방향에 평행한 대향 전극 및 화소 전극의 개구측을 마찰 방향에 대해 약 90도로 설정함으로써, 대향 전극 및 화소 전극의 코너에서 액정을 역방향으로 회전시키는 전계가 제거되어 디스크리(discri)를 없앨 수 있슴을 알아야 한다.
본 발명의 양호한 효과는 다음과 같다.
본 발명에서, 섬이 게이트 전극, 게이트 버스선 및 대향 전극과 동일한 형태이며, 상기 게이트 전극, 게이트 버스선, 대향 전극 및 섬이 1회의 포토리소그래피 단계로 형성될 수 있어서, 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치가 1회의 포토리소그래피 단계에 의해 제조될 수 있게 되어, 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치의 제조시 포토리소그래피 단계의 수, 즉 비용이 감소될 수 있다.
본 발명의 다른 목적은 전체적인 개시 내용으로 명백하고 본 명세서에 개시되고 첨부된 바와 같이 본 발명의 사상과 범위를 벗어남이 없이 변형이 행해질 수 있슴을 알아야 한다.
또한 개시 및/또는 클레임된 구성요소, 물질 및/또는 항목의 임의의 조합이 전술된 변형에 해당될 수 있슴을 알아야 한다.

Claims (6)

  1. 스위칭 소자로서의 박막 트랜지스터를 갖는 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치로서,
    상기 박막 트랜지스터를 갖는 절연 기판 상에, 제1 저저항 전기 도전막으로 각각 형성되는, 드레인 전극, 상기 드레인 전극에 연결된 드레인 버스선, 소오스 전극 및 상기 소오스 전극에 연결된 화소 전극이 배치되고, 그 위에 반도체막으로 된 섬이 형성되고,
    상기 섬 위에 투명 절연막을 개재시켜 제2 저저항 전기 도전막으로 각각 형성되는, 상기 드레인 전극 및 상기 소오스 전극의 적어도 일부와 중첩하는 게이트 전극, 상기 게이트 전극에 연결된 게이트 버스선, 및 상기 화소 전극과 맞물려 배치되는 이(teeth)를 가진 코움 형태의 대향 전극이 더 배치되고,
    상기 섬은 게이트 전극, 게이트 버스선 및 대향 전극의 패터닝과 동일한 패터닝에 의해 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
  2. 제1항에 있어서,
    하부층 반도체막이 상기 제1 저저항 전기 도전막, 상기 드레인 버스선, 소오스 전극 및 화소 전극에 의해 형성된 상기 드레인 전극의 표면 상에 선택적으로 형성되고,
    상기 섬으로 된 상기 반도체막은 상기 하부층 반도체막 상에 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
  3. 제1항에 있어서,
    상기 섬은 상기 게이트 전극, 상기 게이트 버스선 및 상기 대향 전극과 실질적으로 동일한 형태로 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
  4. 횡방향 전계형 액티브 매트릭스 액정 디스플레이 장치의 제조 방법에 있어서,
    절연 기판 상에 투명 절연막 및 제1 저저항 전기 도전막을 순차적으로 형성하는 단계;
    상기 제1 저저항 전기 도전막을 패터닝하여 드레인 전극, 상기 드레인 전극에 연결된 드레인 버스선, 소오스 전극 및 상기 소오스 전극에 연결된 화소 전극을 각각 형성하는 단계;
    상기 절연 기판 상에 반도체막, 투명 절연막 및 제2 저저항 전기 도전막을 순차적으로 형성하는 단계; 및
    상기 제2 저저항 전기 도전막, 상기 투명 절연막 및 상기 반도체막을 동일 형태로의 패터닝하여 상기 반도체막에 의한 섬을 형성하여 게이트 전극, 상기 게이트 전극에 연결된 게이트 버스선 및 상기 제2 저저항 전기 도전막에 의한 대향 전극을 각각 형성하는 단계
    를 포함하는 것을 특징으로 하는 액정 디스플레이 장치 제조 방법.
  5. 제4항에 있어서,
    상기 제1 저저항 전기 도전막으로 형성된 상기 드레인 전극, 드레인 버스선, 소오스 전극 및 화소 전극의 표면 상에 하부층 반도체막을 형성하는 단계
    를 더 포함하고,
    상기 섬을 형성하는 상기 반도체막이 상기 하부층 반도체막 상에 형성되는 것을 특징으로 하는 액정 디스플레이 장치 제조 방법.
  6. 제4항에 있어서,
    상기 패터닝은 동일한 포토레지스트를 사용한 1회의 포토리소그래피 단계에 기초한 식각에 의해 수행되는 것을 특징으로 하는 액정 디스플레이 장치 제조 방법.
KR1019980049338A 1997-11-18 1998-11-17 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법 KR100316036B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-317344 1997-11-18
JP31734497A JP3228202B2 (ja) 1997-11-18 1997-11-18 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR19990045352A true KR19990045352A (ko) 1999-06-25
KR100316036B1 KR100316036B1 (ko) 2002-09-17

Family

ID=18087183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049338A KR100316036B1 (ko) 1997-11-18 1998-11-17 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법

Country Status (6)

Country Link
US (1) US5990987A (ko)
EP (1) EP0922991B1 (ko)
JP (1) JP3228202B2 (ko)
KR (1) KR100316036B1 (ko)
DE (1) DE69833717T2 (ko)
TW (1) TW428120B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623982B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674953B2 (ja) * 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
JPH1152403A (ja) * 1997-07-31 1999-02-26 Mitsubishi Electric Corp 液晶表示装置
KR100736114B1 (ko) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100620322B1 (ko) 2000-07-10 2006-09-13 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정 표시장치 및 그 제조방법
US7042453B2 (en) * 2000-07-11 2006-05-09 Fujitsu Limited Apparatus and method for processing three-dimensional graphic images
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
KR100730495B1 (ko) 2000-12-15 2007-06-20 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100386458B1 (ko) 2000-12-20 2003-06-02 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20020052562A (ko) * 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
US7161997B2 (en) * 2000-12-26 2007-01-09 Intel Corporation Programmable baseband module
KR100587217B1 (ko) * 2000-12-29 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법
KR20020055785A (ko) 2000-12-29 2002-07-10 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치
KR100704510B1 (ko) 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
KR100748442B1 (ko) * 2001-02-26 2007-08-10 엘지.필립스 엘시디 주식회사 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR100744955B1 (ko) 2001-05-21 2007-08-02 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100802444B1 (ko) 2001-06-29 2008-02-13 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판을 제작하기 위한건식식각장비 내 하부전극 가공방법
KR100833955B1 (ko) * 2001-07-27 2008-05-30 엘지디스플레이 주식회사 횡전계 방식 액정 표시장치용 어레이 기판
KR100820646B1 (ko) * 2001-09-05 2008-04-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100829785B1 (ko) * 2001-12-11 2008-05-16 엘지디스플레이 주식회사 횡전계형 액정표시장치
KR100835971B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100835974B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US6839111B2 (en) * 2001-12-28 2005-01-04 Lg.Philips Lcd Co., Ltd. Array substrate for IPS mode liquid crystal display device
KR100829786B1 (ko) * 2001-12-28 2008-05-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100835975B1 (ko) * 2001-12-28 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20030057175A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 웨이퍼의 후면 세정장치
US7015999B2 (en) * 2001-12-28 2006-03-21 Lg.Philips Lcd Co., Ltd. Method of fabricating an array substrate for IPS mode liquid crystal display device
KR100801153B1 (ko) * 2001-12-31 2008-02-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100819369B1 (ko) * 2001-12-31 2008-04-04 엘지.필립스 엘시디 주식회사 노광용 척
US6876420B2 (en) * 2002-06-25 2005-04-05 Lg. Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device
US6970223B2 (en) * 2002-08-17 2005-11-29 Lg. Philips Lcd Co., Ltd. In-plane switching mode LCD device and method for fabricating the same
KR100870665B1 (ko) 2002-08-21 2008-11-26 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
KR100876403B1 (ko) * 2002-08-27 2008-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
KR100928917B1 (ko) 2002-09-26 2009-11-30 엘지디스플레이 주식회사 액정 패널의 제전방법 및 이를 이용한 횡전계방식 액정패널의 제조방법
KR100895016B1 (ko) * 2002-10-04 2009-04-30 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
KR100860523B1 (ko) * 2002-10-11 2008-09-26 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
US7050131B2 (en) * 2002-10-17 2006-05-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100892087B1 (ko) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20040038355A (ko) * 2002-10-31 2004-05-08 엘지.필립스 엘시디 주식회사 개구율이 향상된 횡전계모드 액정표시소자
KR100895017B1 (ko) 2002-12-10 2009-04-30 엘지디스플레이 주식회사 개구율이 향상된 횡전계모드 액정표시소자
KR100928921B1 (ko) * 2002-12-11 2009-11-30 엘지디스플레이 주식회사 횡전계모드 액정표시소자
KR100876405B1 (ko) * 2002-12-23 2008-12-31 엘지디스플레이 주식회사 액정표시소자 제조방법
KR100887668B1 (ko) * 2002-12-30 2009-03-11 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100919199B1 (ko) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 횡전계방식 액정표시소자
KR100919196B1 (ko) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 횡전계모드 액정표시소자
KR100936959B1 (ko) * 2002-12-31 2010-01-14 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판
KR100920923B1 (ko) * 2002-12-31 2009-10-12 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100911420B1 (ko) * 2002-12-31 2009-08-11 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR100978254B1 (ko) * 2003-06-30 2010-08-26 엘지디스플레이 주식회사 4화소구조 횡전계모드 액정표시소자
KR101001520B1 (ko) * 2003-10-09 2010-12-14 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그 제조 방법
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050058058A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100982122B1 (ko) * 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
KR101027943B1 (ko) * 2004-05-18 2011-04-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 제조방법
US7453525B2 (en) * 2005-05-24 2008-11-18 Texas Instruments Incorporated Motion detector for a video display system
US7355655B2 (en) * 2005-05-24 2008-04-08 Texas Instruments Incorporated Systems and methods for separating luma and chroma information in a composite video signal
KR20150023160A (ko) 2013-08-23 2015-03-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150027342A (ko) 2013-08-30 2015-03-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN106847757B (zh) * 2017-03-09 2019-11-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102627A (ja) * 1984-10-25 1986-05-21 Yokogawa Hokushin Electric Corp カラ−液晶表示装置
FI74871B (fi) * 1986-06-26 1987-12-31 Sinisalo Sport Oy Skyddsklaede.
JP2778133B2 (ja) * 1989-07-17 1998-07-23 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US5576867A (en) * 1990-01-09 1996-11-19 Merck Patent Gesellschaft Mit Beschrankter Haftung Liquid crystal switching elements having a parallel electric field and βo which is not 0° or 90°
JP2801104B2 (ja) * 1992-01-29 1998-09-21 シャープ株式会社 アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法
TW289097B (ko) * 1994-08-24 1996-10-21 Hitachi Ltd
JP3464570B2 (ja) * 1995-08-21 2003-11-10 株式会社 日立ディスプレイズ カラー液晶表示素子
JP3294748B2 (ja) * 1995-12-04 2002-06-24 株式会社日立製作所 アクティブマトリックス型液晶表示パネル
JPH09269497A (ja) * 1996-01-31 1997-10-14 Hosiden Corp 液晶表示素子
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623982B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
US5990987A (en) 1999-11-23
EP0922991B1 (en) 2006-03-08
DE69833717T2 (de) 2006-11-16
DE69833717D1 (de) 2006-05-04
KR100316036B1 (ko) 2002-09-17
EP0922991A3 (en) 2001-01-10
TW428120B (en) 2001-04-01
JPH11149091A (ja) 1999-06-02
EP0922991A2 (en) 1999-06-16
JP3228202B2 (ja) 2001-11-12

Similar Documents

Publication Publication Date Title
KR100316036B1 (ko) 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20030082651A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US6970209B2 (en) Thin film transistor array substrate for a liquid crystal display and method for fabricating the same
US6327443B1 (en) Liquid crystal display device
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20050036048A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4238960B2 (ja) 薄膜トランジスタの製造方法
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
KR20010038386A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR20010026625A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR20010056591A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20010066244A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR20020011574A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100675733B1 (ko) 액정 표시장치의 어레이 기판 제조방법
KR100611043B1 (ko) 액정 표시장치 제조방법
KR20010084330A (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee