KR20010026625A - 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 - Google Patents

액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 Download PDF

Info

Publication number
KR20010026625A
KR20010026625A KR1019990038017A KR19990038017A KR20010026625A KR 20010026625 A KR20010026625 A KR 20010026625A KR 1019990038017 A KR1019990038017 A KR 1019990038017A KR 19990038017 A KR19990038017 A KR 19990038017A KR 20010026625 A KR20010026625 A KR 20010026625A
Authority
KR
South Korea
Prior art keywords
electrode
mask
metal layer
layer
patterned
Prior art date
Application number
KR1019990038017A
Other languages
English (en)
Other versions
KR100342860B1 (ko
Inventor
안병철
임병호
류순성
김용완
하영훈
Original Assignee
구본준
엘지.필립스 엘시디 주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디 주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019990038017A priority Critical patent/KR100342860B1/ko
Priority to US09/657,507 priority patent/US6580474B1/en
Publication of KR20010026625A publication Critical patent/KR20010026625A/ko
Application granted granted Critical
Publication of KR100342860B1 publication Critical patent/KR100342860B1/ko
Priority to US10/412,237 priority patent/US7023501B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시장치의 제조공정에 있어서, 마스크의 수를 줄여 제품의 생산 수율과 불량율을 감소시키는 것이다.
그리고, 스위칭 소자의 드레인 전극과 화소전극과의 전기적인 접촉을 드레인 전극의 평면 접촉이 아닌 측면접촉으로 함으로써, 개구율의 향상을 꾀할 수 있다.

Description

액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 {Liquid crystal display and method for fabricating the same}
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)의 제조방법 및 그 제조 방법에 따른 액정 표시장치에 관한 것이다.
특히, 본 발명은 액정 표시장치를 제조하는데 있어서, 사용되는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의해 제조된 액정 표시장치에 관한 것이다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.
액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.
상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.
상기 상부 기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.
상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.
하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.
그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에는 게이트 전극(26) 부분이 정의되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.
또한, 상기 데이터 배선(24) 및 게이트 배선(22)의 일끝단에는 각각 데이터 패드(23) 및 게이트 패드(21)가 형성되어, 상기 박막 트랜지스터(S) 및 화소전극(14)을 각각 구동하는 구동회로(미도시)와 연결된다.
그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.
또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(Cst)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.
상술한 능동행렬 액정 표시장치의 동작을 살펴보면 다음과 같다.
스위칭 박막 트랜지스터(S)의 게이트 전극(26)에 전압이 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 전압이 인가되지 않는다.
액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다.
최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다.
일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.
이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다. 도 3a 내지 도 3e는 설명의 편이를 위해 도 2의 절단선 A-A 및 B-B의 단면도이다.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.
먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속 막을 증착한다.
도 3a는 상기 금속막 증착 후에 제 1 마스크로 패터닝하여 게이트 전극(26)과 스토리지 제 1 전극(22)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다. 그리고 상기 게이트 전극(26)과 상기 스토리지 제 1 전극(22)은 동일 패턴이고, 게이트 배선에 해당하는 부분으로 그 기능상 게이트 전극(26)과 스토리지 제 1 전극(22)으로 지칭된다.
다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 및 스토리지 제 1 전극(22) 형성후, 그 상부 및 노출된 기판 전면에 걸쳐 절연막(50)을 증착한다. 또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 52)과 불순물이 함유된 비정질 실리콘(n+a-Si:H : 54)을 증착한다.
상기 반도체 물질 증착후에 제 2 마스크로 패터닝하여 액티브층(55)과 상기 액티브층과 동일형태의 반도체 아일랜드(53)를 형성한다.
상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.
이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 제 3 마스크로 패터닝하여 소스 전극(28) 및 드레인 전극(30)을 형성한다. 상기 소스 및 드레인 전극(28, 30)과 동시에 상기 소스 전극(28)과 연결된 데이터 배선(24)을 형성한다.
또한, 상기 스토리지 제 1 전극(22) 상부 상기 절연막(50) 상에 상기 스토리지 제 1 전극(22)의 일부와 겹치게 스토리지 제 2 전극(58)을 형성한다. 즉, 제 3 마스크 공정에서 데이터 배선(24), 소스 전극(28), 드레인 전극(30), 스토리지 제 2 전극(58)이 형성되게 된다.
그리고, 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.
상기 옴익 접촉층의 제거에는 신중한 주의가 요구된다. 실제 옴익 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 ∼ 100 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.
이후, 도 3d에 도시된 바와 같이, 절연막을 증착하고 제 4 마스크로 패터닝하여 액티브층(55)을 보호하기 위해 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 무기질의 BCB(Benzocyclobutene) 등으로 형성한다.
상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 데이터 패드 콘택홀(23)과 드레인 콘택홀(30') 및 스토리지 콘택홀(58')을 각각 형성한다.
상기 데이터 패드 콘택홀(23)은 추후공정에서 생성될 투명도전막과 상기 데이터 배선(42)과의 접촉을 위함이고, 상기 드레인 콘택홀(30') 및 상기 스토리지 콘택홀(58')은 화소전극과의 접촉을 위함이다.
도 3e에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 제 5 마스크로 패터닝하여 화소전극(14)을 형성하는 공정이다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 스토리지 제 2 전극(58)과 접촉되며, 또한, 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.
상술한 공정에 의해서 액정 표시장치의 박막 트랜지스터 기판은 완성되게 된다.
도 4는 상기 도 3a 내지 도 3e의 제작 공정을 나타내는 흐름도 이다.
ST200은 기판을 준비하는 단계로 유리기판(1)을 사용한다. 또한, 유리기판(1)을 세정(Cleaning)하는 공정을 포함한다. 세정은 초기 공정 중에 기판이나 막 표면의 오염, 불순물(Particle)을 사전에 제거하여 불량이 발생하지 않도록 하는 기본 개념 이외에, 증착될 박막의 접착력 강화와 박막 트랜지스터의 특성 향상을 목적으로 한다.
ST210은 금속막을 증착하는 단계로, 알루미늄 내지는 몰리브덴 등을 증착하여 형성한다. 그리고, 리소그래피 기술을 이용하여, 금속막이 테이퍼 형상을 갖도록 게이트 전극 및 스토리지 제 1 전극을 형성하는 단계이다.
ST220은 절연막과 비정질 실리콘, 불순물이 함유된 비정질 실리콘을 증착하는 단계로, 절연막은 3000Å 정도의 두께로 실리콘 질화막 또는 실리콘 산화막을 증착한다. 상기 절연막증착 후에 연속으로 비정질 실리콘막과 불순물이 함유된 비정질 실리콘막을 연속해서 증착한다.
ST230은 크롬이나 크롬합금과 같은 금속을 증착하고 패터닝하여, 소스 전극, 드레인 전극을 형성하는 단계이다.
ST240은 ST230에서 형성된 소스 및 드레인 전극을 마스크로 하여 불순물 반도체층을 제거하여 채널을 형성하는 단계이다.
ST250은 소자들을 보호하기 위한 보호막을 형성하는 단계이다. 상기 보호막은 습기나 외부의 충격에 강한 물질이 사용된다. 상기 공정에서 각각의 소자와 연결되는 매개체로써 콘택홀이 형성된다.
ST260은 투명한 도전전극(TCO)으로 ITO를 증착하고 패터닝하여 화소전극을 형성하는 단계이다. 상기 공정에서 각각의 패드전극이 형성된다.
상술한 능동 행렬 액정 표시장치의 제조 방법은 기본적으로 사용되는 5 마스크 방법이다. 그러나 박막 트랜지스터를 형성하는 과정에서 게이트 전극을 알루미늄으로 사용할 경우에는 알루미늄 표면에 생길 수 있는 힐락의 문제를 해결하기 위해 적어도 2개의 마스크가 더 필요하다. 따라서, 박막 트랜지스터 기판을 구성하기 위해 적어도 5 내지 6번의 마스크 공정이 필요하다.
액정 표시장치에 사용되는 박막 트랜지스터 기판을 제조하는데 있어서 사용되는 마스크 공정에는 세정, 증착, 베이킹, 식각 등 여러 공정을 수반하고 있다. 따라서, 마스크 공정을 한번만 단축해도, 제조시간은 상당히 많이 줄어들고, 그 만큼 생산 수율과, 제조 원가 측면에서 유리하다.
따라서, 본 발명은 액정표시 장치를 제조하는데 있어서, 사용되는 마스크 공정 수를 단축하는 방법을 제공하고, 제품의 생산수율을 향상하는데 그 목적이 있다.
도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 일반적인 액정 표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.
도 3a 내지 도 3e는 도 2의 절단선 A-A 및 B-B를 따른 단면의 공정을 나타내는 공정도.
도 4는 일반적인 액정 표시장치의 공정을 나타내는 순서도.
도 5a 내지 도 5d는 본 발명의 제 1 실시예에 따른 액정 표시장치의 한 화소부에 해당하는 평면도의 제작공정을 도시한 공정도.
도 6a 내지 도 6d는 도 5d의 절단선 Ⅵ-Ⅵ를 따른 단면의 공정을 나타내는 공정도.
도 7은 도 5d의 절단선 Ⅶ-Ⅶ를 따른 단면을 도시한 단면도.
도 8은 도 5d의 D 부분의 다른 예를 도시한 확대도.
도 9는 본 발명의 제 2 실시예에 따른 액정 표시장치의 한 화소부에 해당하는 평면도.
도 10은 본 발명의 제 3 실시예에 따른 액정 표시장치의 한 화소부에 해당하는 평면도.
＜도면의 주요 부분에 대한 부호의 설명＞
100 : 게이트 배선 101 : 반도체 채널
102 : 게이트 전극 104 : 데이터 배선부
108 : 드레인 전극 110 : 소스 전극
112 : 데이터 배선 114 : 드레인 콘택홀
116 : 화소전극 150 : 게이트 절연막
152 : 순수 반도체층 154 : 불순물 반도체층
158 : 보호막
상기와 같은 목적을 달성 하기 위해 본 발명에서는 기판을 구비하는 제 1 단계와; 상기 기판 상에 제 1 금속층을 증착하고 제 1 마스크로 패터닝하여 게이트 배선을 형성하는 제 2 단계와; 상기 게이트 배선이 형성된 기판의 전면에 걸쳐 게이트 절연막, 순수 반도체층, 불순물 반도체층, 제 2 금속층을 순서대로 증착하는 제 3 단계와; 상기 제 2 금속층을 제 2 마스크로 패터닝하여 게이트 배선 보호부 및 데이터 배선부와 반도체 채널을 형성하는 제 4 단계와; 상기 제 2 마스크로 패터닝된 제 2 금속층 상의 전면에 걸쳐 보호막을 증착하는 제 5 단계와; 상기 보호막을 제 3 마스크로 상기 채널부를 덮고, 상기 데이터 배선부 상에 데이터 배선과 소스 및 드레인 전극의 형상으로 패터닝하고, 동시에 상기 게이트 배선과 소스 및 드레인 전극의 형상으로 패터닝된 보호막 부분을 제외한 부분을 식각 하여 데이터 배선과, 소스 및 드레인 전극을 형성하는 제 6 단계와; 상기 데이터 배선과 소스 및 드레인 전극을 포함하는 기판 전면에 걸쳐 투명 도전전극을 증착하는 제 7 단계와; 상기 투명 도전전극을 상기 게이트 배선의 일부와 겹치도록 형성하여 스토리지 캐패시터를 형성하고, 드레인 전극과 접촉하도록 제 4 마스크로 패터닝하여 화소전극을 형성하는 제 8 단계를 포함하는 액정 표시장치 제조방법을 제공한다.
또한, 상기 액정 표시장치 제조방법에 의해 제조된 액정 표시장치를 제시한다.
또한, 상기 제 1 금속층은 알루미늄(Al)계 금속인 것을 특징으로한다.
또한, 상기 데이터 배선의 선폭은 상기 보호막을 패터닝하는 제 6 단계에서 이루어지는 것을 특징으로 하는 액정 표시장치 제조방법을 제공한다.
또한, 상기 투명 도전전극은 인듐-징크-옥사이드(IZO)인 액정 표시장치 제조방법을 특징으로 한다.
그리고, 상기 스토리지 캐패시터는 게이트 배선을 일 전극으로 하고, 상기 게이트 배선과 겹쳐진 화소전극을 타 전극으로 하며, 상기 게이트 배선과 상기 게이트 배선과 겹쳐진 화소전극에 개재된 게이트 절연막을 유전층으로 하여 구성되는 액정 표시장치 제조방법을 특징으로한다.
또한, 상기 반도체 채널의 형성은 상기 제 2 금속층의 패터닝 후에 노출된 불순물 반도체층을 제거하는 단계를 더욱 포함하는 것을 특징으로 한다.
또한, 상기 제 2 마스크에 의해 패터닝된 제 2 금속층은 데이터 배선이 형성될 부분과 상기 반도체 채널을 제외한 상기 게이트 배선 상부에 형성되는 것을 특징으로 한다.
또한, 상기 제 2 마스크에 의해 패터닝된 제 2 금속층은 데이터 배선부와 상기 반도체 채널을 제외하고 상기 데이터 배선부와 소정간격 이격된 전 영역에 형성되는 것을 특징으로 한다.
또한, 상기 제 2 마스크에 의해 패터닝된 제 2 금속층은 상기 반도체 채널을 제외한 기판상의 전 영역에 형성되는 것을 특징으로 한다.
또한, 상기 제 6 단계의 데이터 배선과 소스 및 드레인 전극의 형성시 패터닝된 보호막을 제외한 부분의 식각 영역은 패터닝된 제 2 금속층이 존재하는 영역과 존재하지 않는 영역의 두 부분으로 나뉘며, 패터닝된 제 2 금속층이 존재하는 영역은 보호막과 제 2 금속층과 순수 반도체층이 식각되고, 패터닝된 제 2 금속층이 존재하지 않는 영역은 보호막과 불순물 및 순수 반도체층과 게이트 절연막이 식각되는 것을 특징으로 한다.
또한, 상기 드레인 전극과 상기 화소전극이 접촉하도록 상기 제 6 단계에서 상기 보호막과 드레인 전극과 불순물 및 순수 반도체층을 연통하는 드레인 콘택홀을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
그리고, 상기 드레인 전극과 화소전극의 접촉은 상기 드레인 전극을 연통하는 드레인 콘택홀을 통해 상기 드레인 콘택홀의 내경에 노출된 드레인 전극의 측면과 접촉하는 것을 특징으로 한다.
또한, 상기 드레인 전극과 화소전극은 상기 드레인 전극의 끝단과 화소전극이 접촉하는 부분의 제 1 영역과 상기 화소전극의 끝단과 상기 드레인 전극이 교차하는 부분의 제 2 영역의 두 개의 경계영역으로 나눌 수 있으며, 상기 제 1 영역의 드레인 전극의 길이는 상기 제 2 영역의 드레인 전극의 길이보다 긴 길이인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
제 1 실시예
도 5a 내지 도 5d는 본 발명의 제 1 실시예에 따른 액정 표시장치의 제작 공정을 도시한 평면도이다.
먼저, 도 5a는 제 1 금속을 증착하고 제 1 마스크를 사용하여 게이트 배선(100)을 형성하는 단계를 도시하고 있다.
도 5a에 도시된 도면에서는 게이트 배선(100)의 일부에 게이트 전극(102)이 정의된 형태로 구성되나, 이에 한정하지 않고 상기 게이트 배선(100)에서 연장된 형태의 게이트 전극을 형성할 수도 있다.
상기 게이트 배선(100) 내지 상기 게이트 전극(102)의 형성에 사용되는 상기 제 1 금속은 일반적으로 사용되는 크롬(Cr), 몰리브덴(Mo) 등이 사용될 수 있으나, 본 발명의 바람직한 실시예에서는 알루미늄계 금속을 사용한다. 상기 알루미늄계 금속은 알루미늄-네오듐/몰리브덴(AlNd/Mo)을 사용한다.
도 5b는 상기 제 1 마스크로 패터닝된 제 1 금속(100, 102) 상부 및 노출된 기판 전면에 걸쳐 게이트 절연막과 반도체층을 순서대로 증착하고, 이후, 상기 반도체층 상부 전면에 걸쳐 연속으로 제 2 금속을 증착하고 제 2 마스크로 패터닝 하는 단계를 도시한 도면이다. 이 때, 상기 반도체층은 순수 반도체층과 불순물이 함유된 반도체층으로 다시 분류할 수 있다.
즉, 상기 도 5b에 도시된 도면은 여러 가지 공정이 복합적으로 이루어지는데, 제 2 금속을 증착하고, 제 2 마스크로 패터닝하여 데이터 배선부(104)와 게이트 배선 보호부(106)를 형성한다.
이 때, 상기 데이터 배선부(104)에는 소스 전극(110)이 형성되고, 상기 게이트 배선 보호부(106)에는 드레인 전극(108)이 형성되며, 상기 소스 전극(110)과 상기 드레인 전극(108) 사이에는 채널(Channel)이 형성된다.
더 자세히 설명하면, 제 2 마스크에 의해 패터닝된 데이터 배선부(104) 및 게이트 배선 보호부(106)를 마스크로 하여 상기 반도체층의 일부인 불순물이 함유된 반도체층을 제거한다.
즉, 도 5b의 빗금친 부분(A)은 순수 반도체층만 존재하는 영역이 된다. 그리고, 상기 제 2 마스크 단계에서는 데이터 배선의 윤곽만 형성된 형태이고, 실질적인 데이터 배선은 도 5c의 제 3 마스크 공정에서 형성된다. 즉, 상기 제 2 마스크 공정에서는 스위칭 소자의 채널부(101)만 형성된 상태이다.
그리고, 상기 제 2 금속을 제 2 마스크로 패터닝 하는 방법은 본 발명의 제 1 실시예에서는 도 5b와 같이 데이터 배선부(104) 및 게이트 배선 보호부(106)로 하였으나, 2 및 제 3 실시예에서 제 2 마스크로 패터닝 하는 다른 예를 제시하도록 하겠다.
도 5c에 도시된 도면은 본 발명에서 가장 중요한 부분이라 할 수 있는 공정을 도시한 도면이다.
상기 도 5b의 제 2 마스크 공정에서 형성된 데이터 배선부(104) 및 게이트 배선 보호부(106)와 노출된 순수 반도체층 상부 전면에 걸쳐 보호막을 증착하고 제 3 마스크로 패터닝하여 실질적인 데이터 배선(112)을 형성한다. 이 때, 패터닝된 보호막이 존재하는 영역은 도 5c에 도시된 B영역이 된다. 그리고, 상기 패터닝된 보호막은 채널부(101) 상부를 덮는다.
또한, 상기 보호막 패터닝 후에 패터닝된 보호막(B)을 제외한 부분에 형성된 제 2 금속층 및 그 하부에 형성된 반도체층을 동시에 식각 한다.
그리고, 드레인 전극(108)상부 소정의 위치에 드레인 콘택홀(114)을 형성한다. 상기 드레인 콘택홀(114)은 상기 패터닝된 보호막(B) 상부에서 게이트 절연막 상부까지 연통 되게 형성된다. 상기 드레인 콘택홀(114)의 구조에 관해서는 도 7에서 상세히 설명한다.
이 때, 식각 되는 부분은 두 개의 영역으로 구분할 수 있다. 즉, 보호막, 순수 반도체층, 게이트 절연막이 식각 되는 영역(A')과 보호층, 제 2 금속, 반도체층이 식각 되는 영역(C)으로 구분될 수 있으며, 상세한 설명은 도 6a 내지 도 6d의 단면도에 따른 공정도에서 상세히 설명하도록 한다.
도 5d는 투명 도전막을 증착하고 제 4 마스크로 패터닝하여 화소전극(116)을 형성하는 단계를 도시한 도면이다. 이 때, 상기 드레인 전극(108)과 상기 화소전극(116)과의 접촉은 상기 드레인 콘택홀(114)을 통해 측면접촉(side contact)하게 되는데, 도 7에서 상세히 설명한다. 즉, 본 발명의 바람직한 실시예에서는 드레인 전극(108)과 화소전극(116)의 접촉은 측면접촉이고, 그 가능한 예는 도 8에서 상세히 설명한다.
상기 화소전극(116)은 게이트 배선(100)과 소정 면적 오버랩 되게 형성되는데, 이는 스토리지 캐패시터(118)를 형성하기 위함이다. 즉, 상기 게이트 배선(100)과 상기 화소전극(116)이 겹치는 부분에서 스토리지 캐패시터(118)가 형성되게 되는 것이다.
그리고, 상기 화소전극(116)의 형성시 완전히 노출된 게이트 배선 부분(120)은 상기 게이트 배선(100)의 재료를 알루미늄계 금속을 사용하면 불순물로써 작용할 수 있으므로, 바람직하게는 디벨롭퍼(developer)로 식각한다. 그러나, 상기 게이트 배선(100)의 재료가 크롬계열의 산에 강한 금속이면 제거하지 않아도 된다.
상술한 바와 같은 본 발명에 따른 액정 표시장치의 제조는 단 4번의 마스크 공정만으로 제작이 가능한 장점이 있다.
그리고, 4번의 마스크만으로 액정 표시장치를 제조함에 있어서 문제시 될 수 있는 게이트 배선의 식각용액에 의한 노출을 제 2 금속층인 소스/드레인 금속을 사용하여 게이트 배선을 보호함을 특징으로 한다.
또한, 상기 게이트 배선 상의 제 2 금속층을 제거하기 위해 보호막의 패터닝을 데이터 배선과 스위칭 소자의 채널부 및 소스/드레인 전극부에만 함으로써, 상기 게이트 배선을 보호하기 위한 제 2 금속층(소스/드레인 금속)을 제거하여, 실질적으로 상기 게이트 배선 상부에는 게이트 절연막 만을 남겨, 추후 공정에서 식각용액에 의한 게이트 배선의 손상을 방지하였다.
또한, 본 발명에 따른 액정 표시장치는 화소전극과 드레인 전극과의 접촉을 공정의 특성상 드레인 콘택홀을 통한 측면접촉을 특징으로 한다. 즉, 화소전극이 드레인 전극 상부에서 접촉하는 것이 아닌, 드레인 전극의 측면 식각부를 통해 측면접촉 하게 된다.
이하, 설명될 내용은 단면을 통한 본 발명의 액정 표시장치의 제조공정과 제조공정의 특징을 상술한다.
도 6a 내지 도 6d는 도 5d의 절단선 Ⅵ-Ⅵ으로 자른 단면의 공정을 도시한 공정도로써, 상술한 본 발명의 제 1 실시예에 따른 액정 표시장치의 제조공정을 상세히 다시 설명하면 다음과 같다.
먼저, 도 6a는 기판(1) 상에 제 1 금속층을 증착하고 제 1 마스크로 패터닝하여 게이트 배선(100)을 형성하는 단계를 도시하고 있다.
상기 게이트 배선(100)은 저항이 낮은 알루미늄계 금속을 쓰는 것이 바람직하다.
도 6b는 반도체층을 형성하는 단계를 도시하고 있다.
먼저, 게이트 배선(100) 상부 및 노출된 기판(1) 전면에 걸쳐 게이트 절연막(150), 순수 반도체층(152), 불순물 반도체층(154), 제 2 금속층(156)을 순서대로 증착하고 제 2 마스크로 패터닝하여, 데이터 배선부(104)와 게이트 배선 보호부(106)를 형성한다. 이 때, 상기 패터닝된 제 2 금속(104, 106)을 마스크로 하여 불순물 반도체층(154)을 식각 하는 공정을 동시에 한다. 상기 불순물 반도체층(154)의 식각은 도시되지는 않았지만 스위칭 소자의 채널부를 형성하기 위함이다.
상기 게이트 배선 보호부(106)는 상기 게이트 배선(100)이 추후 식각공정에 의해 손상되는 것을 방지하기 위한 절연막(150)을 형성하기 위함이다. 상기 게이트 배선(100) 상의 절연막 형성 공정은 도 6c에서 상술한다.
도 6c는 제 2 마스크에 의해 패터닝된 데이터 배선부(104) 및 게이트 배선 보호부(106)와 기판 전면에 걸쳐 보호막(158)을 증착하고 제 3 마스크에 의해 데이터 배선 보호막(160)과 드레인 전극 보호막(162)을 형성한다. 상기 제 3 마스크 공정에서 실제적인 데이터 배선(112)의 선 폭이 결정되며, 상기 데이터 배선 보호막(160)은 상기 데이터 배선부(104)의 폭보다 작은 형태로 패터닝 되게 된다.
또한, 상기 제 3 마스크공정에서 식각 되는 영역은 두 부분으로 나눌 수 있다. 즉, A' 영역과 C 영역이 그것인데, 최종적으로 식각된 부분만을 중심으로 설명하면, A' 영역은 보호막(158)과 순수 반도체층(152) 및 게이트 절연막(150)이 동시에 식각 되어 최종적으로 기판(1)이 노출된 영역이고, C 영역은 보호막(158)과 제 2 금속층인 게이트 배선 보호부(106)와 불순물 및 순수 반도체층(154, 152)이 식각 되어 최종적으로 게이트 절연막이 노출된 영역이다.
즉, 다시 설명하면, A' 영역과 C 영역은 동시에 식각 되어 형성되는 영역으로, C 영역에 최종적으로 게이트 절연막이 노출된 이유는 C 영역의 식각 시에 제 2 금속층이 식각 되게 되는데, 이 때, 제 2 금속층이 그 하부에 형성된 게이트 절연막의 식각을 방지하기 때문이다.
따라서, 상기 게이트 배선(100) 상에는 최종적으로 게이트 절연막(150)이 남게되어 추후 공정에서 생길 수 있는 게이트 배선(100)의 노출에 의한 게이트 배선(100)의 손상을 방지할 수 있다. 즉, 도 6b의 제 2 마스크 공정에 의해 패터닝된 제 2 금속에서 상기 제 2 금속 상부에 제 3 마스크 공정에 의해 형성된 보호막 부분을 제외한 부분은 C 영역 즉, 최종적으로 게이트 절연막이 노출된 영역이 된다.
도 6d는 제 4 마스크에 의해 화소전극(116)을 형성하는 단계를 도시한 도면이다.
상기 화소전극(116)은 광 투과성이 우수한 투명도전전극을 사용하는데, 본 발명의 바람직한 실시예에서는 인듐-징크-옥사이드(IZO)를 사용한다.
상기 화소전극(116)은 게이트 배선(100)과 소정 면적 오버랩 되게 형성하는데, 이는 스토리지 캐패시터를 형성하기 위함이다. 즉, 상기 게이트 배선(100)과 상기 화소전극(116)이 오버랩된 부분이 스토리지 캐패시터(S)가 되는 것이다. 상기 스토리지 캐패시터(S)는 게이트 배선(100)을 일 전극으로 하고 화소전극(116)을 타 전극으로 하여 전극이 구성되고, 상기 게이트 배선(100)과 화소전극(116) 사이에 개재된 게이트 절연막(150)을 유전층으로 하여 구성된다.
도 7은 도5d의 절단선인 Ⅶ-Ⅶ으로 자른 단면을 도시한 단면도로써, 화소전극(116)과 드레인 전극(108)의 접촉을 도시한 도면이다.
상기 화소전극(114)과 드레인 전극(108)의 접촉은 드레인 콘택홀(114)을 통해 이루어지는데, 상기 드레인 콘택홀(114)의 형성은 도 6c의 제 3 마스크 공정에서 형성되며, 그 영역은 C 영역이 된다. 즉, 상기 드레인 콘택홀(114)의 구조는 하부에 게이트 절연막(150)이 노출된 형태이고, 화소전극(116)과 드레인 전극(108)의 접촉은 측면접촉 즉, Z 부분에서 측면접촉이 이루어진다. 따라서, 상기 화소전극(116)과 드레인 전극(108)과의 접촉면의 길이는 상기 드레인 콘택홀(114)의 둘레의 길이에 해당한다.
그러나, 상기 드레인 콘택홀(114)을 통한 화소전극(116)과 드레인 전극(108)의 접촉은 접촉 저항이 증가될 수 있으므로, 도 8에 도시된 도면에서와 같이 접촉부위를 굴곡지게 형성할 수 있을 것이다.
도 8은 화소전극(116)과 드레인 전극(108)의 접촉부위인 도 5d의 D 부분을 확대한 다른 예를 도시한 평면도이다.
도 8에 도시된바와 같이 화소전극(116)과 드레인 전극(108)이 접촉하는 부분은 드레인 전극(108)의 끝단과 화소전극(116)이 접촉하는 제 1 접촉영역(L2)과 화소전극(116)의 가장자리와 드레인 전극(108)이 접촉하는 제 2 접촉영역(L1)으로 구분될 수 있다.
이 때, 실제적으로 화소전극(116)과 드레인 전극(108)의 전기적인 접촉이 일어나는 제 1 접촉영역(L2)을 굴곡지게 형성함으로써, 드레인 전극(108)과 화소전극(116)의 접촉면적을 증가시켜 저항을 줄일 수 있다. 즉, 다시 말해, 제 1 접촉영역(L2)의 길이는 제 2 접촉영역(L1)의 길이보다 길게 구성된다.
도 8에 도시된 굴곡진 형태의 끝단을 갖는 드레인 전극(108)과 화소전극(116)의 접촉 또한 측면접촉이다.
제 2 실시예
본 발명의 제 2 실시예에 따른 액정 표시장치는 도 5b의 제 2 마스크 공정에서 제 2 금속의 패터닝 방법에 관한 것이다.
도 5b는 제 2 금속을 제 2 마스크로 패터닝 함에 있어서, 데이터 배선부(104) 및 게이트 배선 보호부(106)로 패터닝 하였다. 상기와 같이 제 2 금속층을 남기면 도 5c 또는 도 6c에서와 같이 C 영역이 생기게 된다. 즉, C 영역은 최종적으로 제 3 마스크 공정에 의해서 게이트 절연막(150)이 형성되는 영역이다.
도 9는 도 5b의 공정에 대한 다른 실시예를 도시한 평면도이다.
도 9에 도시된 바와 같이 스위칭 소자의 채널부(101)를 제외한 전 면적에 제 2 금속층(156)을 형성한다. 본 발명의 제 1 실시예에서는 게이트 배선 상부에 게이트 배선 보호부로 제 2 금속층을 형성하여 게이트 배선 상부에 게이트 절연막을 형성하였으나, 제 2 실시예에서와 같이 화소부 전면에 제 2 금속층을 형성하면, 기판 전면에 걸쳐 게이트 절연막이 형성되게 된다. 이후 공정은 도 5c 이후 공정과 같기 때문에 설명은 생략한다.
제 3 실시예
도 10은 제 2 금속층의 패터닝 방법에 관한 다른 예를 도시한 평면도이다.
도 10에 도시된 바와 같이 제 2 금속층을 증착하고 패터닝하여, 데이터 배선부(104)와 상기 데이터 배선부(104)와 소정간격 이격되게 화소부 전면에 화소 보호부(155)를 형성한다.
제 3 실시예도 제 1 및 제 2 실시예와 같이 제 2 금속층을 제 2 마스크로 패터닝 함에 있어서, 스위칭 소자의 채널부(101)는 반드시 확보해야 한다.
이후 공정은 도 5c의 이후 공정과 같기 때문에 그 설명은 생략한다.
상술한 본 발명의 실시예들로 액정 표시장치를 제작할 경우 다음과 같은 특징이 있다.
첫째, 본 발명의 실시예들에 따른 액정 표시장치의 제조방법에 의해 액정 표시장치를 제작할 경우 4번의 마스크 공정만으로 제작할 수 있기 때문에 제작 시간이 단축된다.
둘째, 박막 트랜지스터 기판을 4번의 마스크로 구성할 수 있기 때문에, 미스-얼라인으로 인한 수율 감소를 방지할 수 있다.
셋째, 액정 표시소자 제작 공정의 감소로 인해 원가절감 효과가 있다.
넷째, 4번의 마스크 공정으로 액정 표시장치를 제작하기 때문에 생길 수 있는 게이트 배선의 손상을 제 2 금속층을 보호막으로 사용하여 게이트 배선에 최종적으로 게이트 절연막을 형성시킴으로 인해 게이트 배선을 식각용액으로부터 보호할 수 있는 장점이 있다.
다섯째, 본 발명에 따른 액정 표시장치는 화소전극과 드레인 전극과의 접촉을 측면으로 접촉시킴으로써, 개구율을 증가시킬 수 있는 장점이 있다.
여섯째, 측면접촉에 의한 드레인 전극과 화소전극과의 접촉저항을 줄이기 위해 드레인 전극의 끝단과 화소전극이 접촉하는 부위를 굴곡지게 형성함으로써, 접촉저항이 감소하는 장점이 있다.
일곱째, 본 발명의 실시예들에 따른 액정 표시장치는 데이터 배선의 형성시 보호막의 패터닝과 동시에 형성함으로써, 데이터 배선의 선 폭을 임의로 조절할 수 있는 장점이 있다.

Claims (15)

  1. 기판을 구비하는 제 1 단계와;
    상기 기판 상에 제 1 금속층을 증착하고 제 1 마스크로 패터닝하여 게이트 배선을 형성하는 제 2 단계와;
    상기 게이트 배선이 형성된 기판의 전면에 걸쳐 게이트 절연막, 순수 반도체층, 불순물 반도체층, 제 2 금속층을 순서대로 증착하는 제 3 단계와;
    상기 제 2 금속층을 제 2 마스크로 패터닝하여 게이트 배선 보호부 및 데이터 배선부와 반도체 채널을 형성하는 제 4 단계와;
    상기 제 2 마스크로 패터닝된 제 2 금속층 상의 전면에 걸쳐 보호막을 증착하는 제 5 단계와;
    상기 보호막을 제 3 마스크로 상기 채널부를 덮고, 상기 데이터 배선부 상에 데이터 배선과 소스 및 드레인 전극의 형상으로 패터닝하고, 동시에 상기 게이트 배선과 소스 및 드레인 전극의 형상으로 패터닝된 보호막 부분을 제외한 부분을 식각 하여 데이터 배선과, 소스 및 드레인 전극을 형성하는 제 6 단계와;
    상기 데이터 배선과 소스 및 드레인 전극을 포함하는 기판 전면에 걸쳐 투명 도전전극을 증착하는 제 7 단계와;
    상기 투명 도전전극을 상기 게이트 배선의 일부와 겹치도록 형성하여 스토리지 캐패시터를 형성하고, 드레인 전극과 접촉하도록 제 4 마스크로 패터닝하여 화소전극을 형성하는 제 8 단계
    를 포함하는 액정 표시장치 제조방법.
  2. 청구항 1의 액정 표시장치 제조방법에 의해 제조된 액정 표시장치.
  3. 청구항 1에 있어서,
    상기 제 1 금속층은 알루미늄(Al)계 금속인 액정 표시장치 제조방법.
  4. 청구항 1 또는 청구항 3중 어느 한 항에 있어서,
    상기 8 단계후에 상기 패터닝된 제 1 금속중 노출된 부분을 제거하는 단계를 더욱 포함하는 액정 표시장치 제조방법.
  5. 청구항 1에 있어서,
    상기 데이터 배선의 선폭은 상기 보호막을 패터닝하는 제 6 단계에서 이루어지는 액정 표시장치 제조방법.
  6. 청구항 1에 있어서,
    상기 투명 도전전극은 인듐-징크-옥사이드(IZO)인 액정 표시장치 제조방법.
  7. 청구항 1에 있어서,
    상기 스토리지 캐패시터는 게이트 배선을 일 전극으로 하고, 상기 게이트 배선과 겹쳐진 화소전극을 타 전극으로 하며, 상기 게이트 배선과 상기 게이트 배선과 겹쳐진 화소전극에 개재된 게이트 절연막을 유전층으로 하여 구성되는 액정 표시장치 제조방법.
  8. 청구항 1에 있어서,
    상기 반도체 채널의 형성은 상기 제 2 금속층의 패터닝 후에 노출된 불순물 반도체층을 제거하는 단계를 더욱 포함하는 액정 표시장치 제조방법.
  9. 청구항 1에 있어서,
    상기 제 2 마스크에 의해 패터닝된 제 2 금속층은 데이터 배선이 형성될 부분과 상기 반도체 채널을 제외한 상기 게이트 배선 상부에 형성된 액정 표시장치 제조방법.
  10. 청구항 1에 있어서,
    상기 제 2 마스크에 의해 패터닝된 제 2 금속층은 데이터 배선부와 상기 반도체 채널을 제외하고 상기 데이터 배선부와 소정간격 이격된 전 영역에 형성된 액정 표시장치 제조방법.
  11. 청구항 1에 있어서,
    상기 제 2 마스크에 의해 패터닝된 제 2 금속층은 상기 반도체 채널을 제외한 기판상의 전 영역에 형성된 액정 표시장치 제조방법.
  12. 청구항 1에 있어서,
    상기 제 6 단계의 데이터 배선과 소스 및 드레인 전극의 형성시 패터닝된 보호막을 제외한 부분의 식각 영역은 패터닝된 제 2 금속층이 존재하는 영역과 존재하지 않는 영역의 두 부분으로 나뉘며, 패터닝된 제 2 금속층이 존재하는 영역은 보호막과 제 2 금속층과 순수 반도체층이 식각되고, 패터닝된 제 2 금속층이 존재하지 않는 영역은 보호막과 불순물 및 순수 반도체층과 게이트 절연막이 식각되는 액정 표시장치 제조방법.
  13. 청구항 1에 있어서,
    상기 드레인 전극과 상기 화소전극이 접촉하도록 상기 제 6 단계에서 상기 보호막과 드레인 전극과 불순물 및 순수 반도체층을 연통하는 드레인 콘택홀을 형성하는 단계를 더욱 포함하는 액정 표시장치 제조방법.
  14. 청구항 13에 있어서,
    상기 드레인 전극과 화소전극의 접촉은 상기 드레인 전극을 연통하는 드레인 콘택홀을 통해 상기 드레인 콘택홀의 내경에 노출된 드레인 전극의 측면과 접촉하는 액정 표시장치 제조방법.
  15. 청구항 1에 있어서,
    상기 드레인 전극과 화소전극은 상기 드레인 전극의 끝단과 화소전극이 접촉하는 부분의 제 1 영역과 상기 화소전극의 끝단과 상기 드레인 전극이 교차하는 부분의 제 2 영역의 두 개의 경계영역으로 나눌 수 있으며, 상기 제 1 영역의 드레인 전극의 길이는 상기 제 2 영역의 드레인 전극의 길이보다 긴 길이인 액정 표시장치 제조방법.
KR1019990038017A 1999-09-08 1999-09-08 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 KR100342860B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990038017A KR100342860B1 (ko) 1999-09-08 1999-09-08 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US09/657,507 US6580474B1 (en) 1999-09-08 2000-09-08 Liquid crystal display device and method for fabricating the same
US10/412,237 US7023501B2 (en) 1999-09-08 2003-04-14 Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990038017A KR100342860B1 (ko) 1999-09-08 1999-09-08 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치

Publications (2)

Publication Number Publication Date
KR20010026625A true KR20010026625A (ko) 2001-04-06
KR100342860B1 KR100342860B1 (ko) 2002-07-02

Family

ID=19610493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038017A KR100342860B1 (ko) 1999-09-08 1999-09-08 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치

Country Status (2)

Country Link
US (2) US6580474B1 (ko)
KR (1) KR100342860B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443829B1 (ko) * 2001-06-05 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이기판 및 그 제조방법
US6839121B2 (en) 2001-12-29 2005-01-04 Lg. Philips Lcd Co., Ltd. Liquid crystal display device formed on glass substrate having improved efficiency
US7095459B2 (en) 2001-06-05 2006-08-22 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342860B1 (ko) * 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100830524B1 (ko) * 2001-12-29 2008-05-21 엘지디스플레이 주식회사 액정표시장치의 빛샘 방지 구조
DE10239861A1 (de) * 2002-08-29 2004-03-18 Infineon Technologies Ag Transistoreinrichtung
KR100874643B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP2004241774A (ja) * 2003-02-03 2004-08-26 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1333432C (zh) * 2003-08-21 2007-08-22 广辉电子股份有限公司 薄膜晶体管阵列基板的制造方法
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8988624B2 (en) 2011-06-23 2015-03-24 Apple Inc. Display pixel having oxide thin-film transistor (TFT) with reduced loading
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04174822A (ja) * 1990-11-08 1992-06-23 Fujitsu Ltd アクティブマトリクス型液晶表示パネル
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
KR0169356B1 (ko) * 1995-01-06 1999-03-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
KR100192507B1 (ko) * 1996-01-18 1999-06-15 구자홍 티에프티-엘씨디의 구조 및 제조방법
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100192347B1 (ko) * 1996-03-26 1999-06-15 구자홍 액정표시장치의 구조 및 제조방법
US6275278B1 (en) * 1996-07-19 2001-08-14 Hitachi, Ltd. Liquid crystal display device and method of making same
KR100224704B1 (ko) * 1996-07-23 1999-10-15 윤종용 박막 트랜지스터-액정표시장치 및 그 제조방법
US6700692B2 (en) * 1997-04-02 2004-03-02 Gentex Corporation Electrochromic rearview mirror assembly incorporating a display/signal light
KR100268104B1 (ko) * 1997-08-13 2000-10-16 윤종용 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
KR100299381B1 (ko) * 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
KR100342860B1 (ko) * 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443829B1 (ko) * 2001-06-05 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이기판 및 그 제조방법
US7095459B2 (en) 2001-06-05 2006-08-22 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
US7133087B2 (en) 2001-06-05 2006-11-07 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof
US7425997B2 (en) 2001-06-05 2008-09-16 Lg Display Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof
US6839121B2 (en) 2001-12-29 2005-01-04 Lg. Philips Lcd Co., Ltd. Liquid crystal display device formed on glass substrate having improved efficiency

Also Published As

Publication number Publication date
US20030206252A1 (en) 2003-11-06
US7023501B2 (en) 2006-04-04
US6580474B1 (en) 2003-06-17
KR100342860B1 (ko) 2002-07-02

Similar Documents

Publication Publication Date Title
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100611042B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100675088B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100660812B1 (ko) 액정 표시장치 및 그 제조방법
US6549251B2 (en) LCD having barrier layer in same plane as gate electrode and method of fabricating
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100642721B1 (ko) 액정 표시장치 제조방법
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100654777B1 (ko) 액정 표시장치 및 그 제조방법
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
KR100583978B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법
KR20030016014A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100654776B1 (ko) 액정 표시장치
JPH09185083A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee