JPH04174822A - アクティブマトリクス型液晶表示パネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アクティブマトリクス型液晶表示パネルに関し、アクテ
ィブマトリクス基板の欠陥を無くして液晶表示装置の歩
留りを改善すると共に品質・信頼性を向上させることを
目的とし、 アクティブマトリクス基板と共通電極基板との　　−間
に形成された液晶封入空間に液晶を封止してなるアクテ
ィブマトリクス型液晶表示パネルにおいて、前記アクテ
ィブマトリクス基板上に各画素電極に接続される複数の
薄膜トランジスタを設け、該薄膜トランジスタのゲート
電極とスキャン信号電極の間にそれぞれコンデンサを介
挿させてアクティブマトリクス型液晶表示パネルを構成
する。

〔産業上の利用分野〕

本発明はアクティブマトリクス型液晶表示パネルの構成
、とくに、薄膜トランジスタを含む画素構成の無欠陥化
のための改良に関する。

近年、液晶表示装置の改良普及にともない人容量化とカ
ラー化への要請が強くなってきた。とくに、薄膜トラン
ジスタをスイッチング素子として使用するアクティブマ
トリクス型液晶表示装置はその性能品質が優れ巾広いニ
ーズが期待されており、今後ますます歩留りの向上２品
質安定性および長期信頼性の改善が強く求められている
。

〔従来の技術〕

第３図はアクティブマトリクス型液晶表示ノくネルの外
観を示す斜視図である。図中、１はアクティブマトリク
ス基板で透明基板１１の上に薄膜トランジスタ素子アレ
イが形成され、各素子には表示画素に対応して透明な画
素電極が配設されている。

４０および５０は各薄膜トランジスタ素子のゲートおよ
びドルインが結合されたスキャン信号電極およびデータ
信号電極であり、その上には配向膜１２が設けられてい
る。一方、２は共通電極基板で透明基板２０の上に透明
なベタ電極２１と配向膜２２か積層形成されている。両
基板は配向膜面を中にして狭い空間が形成されるように
図示してないスペーサを挟み基板の周縁部を同じく図示
してなり）シール材で密閉接着し、その空間に液晶３を
注入封止してアクティブマトリクス型液晶表示ノくネル
カ入構成されている。なお、本図は白黒表示用の場合で
あるが、これにカラーフィルタを付加すればカラー液晶
表示パネルが構成される。

第４図は薄膜トランジスタの構成例を示す図て前記第３
図で説明したアクティブマトリクス基板１の薄膜トラン
ジスタ素子群の一部を概念的（＝拡大して示したもので
ある。

図中、１０は薄膜トランジスタで、スキャン信号電極４
０から張り出したゲート１４．たとえば、Ｔ１などの金
属薄膜配線と図示してないゲート絶縁膜の上に動作半導
体層１５．たとえば、アモルファスシリコン膜（ａ−Ｓ
ｉ膜）が形成され、その両側からデータ信号電極５０に
接続されるドルインと、たとえば、ＩＴＯ（Ｉｎ２０＊
−３ｎ９ｚ）からなる透明な画素電極１９に接続される
ソースが配設されて薄膜トランジスタが構成されている
。その動作メカニズムは公知であるので説明は省略する
。

第５図は従来の画素構成の例を示す図（その１）で、前
記第４図に示した画素構成のうちの１画素について回路
図的に表した概念図である。図中、１３はドレイン、１
６はソースである。

なお、前記の諸図面で説明したものと同等の部分につい
ては同一符号を付し、かつ、同等部分についての説明は
省略する。

すなわち、画素を構成する透明な画素電極１９の１つづ
＼に１つの薄膜トランジスタ１０が接続されて、スキャ
ン信号電極４０．すなわち、ゲートパスラインに走査信
号が加わると薄膜トランジスタＩＯかスイッチ・オンさ
れて、たとえば、その部分の液晶セルが光遮断の状態に
なって暗となり、その逆の場合には明となる。同様に画
面全体の画素を制御すれば所要の画像表示が行われる。

第６図は従来の画素構成の例を示す図（その２）で、こ
の場合は１つの画素電極１９に２つの薄膜トランジスタ
１０ａと１０ｂとを接続した例である。

すなわち、冗長構成を採用した例で、たとえば、一方の
薄膜トランジスタがオーブン不良になった場合にも、も
う一方の薄膜トランジスタによって書き込みが行われる
ので画素欠陥か発生せず正常な表示動作が継続でき、第
５図の薄膜トランジスタ１つの構成の場合に比較して大
巾に歩留りが向上し実用装置に広く使用されるようにな
っている。

〔発明が解決しようとした課題〕

しかし、上記従来の冗長構成のアクティブマトリクス型
液晶表示パネルでは、一方の薄膜トランジスタ１０のオ
ーブン不良に対しては大きな効果を発揮するが、薄膜ト
ランジスタ１０のショート不良に対しては必ずしも有効
とは言えない。たとえば、一方の薄膜トランジスタのゲ
ートとソース間がショートした場合には、画素電極１９
の電位がゲート電位と常時等しくなり画素欠陥となって
しまう。

これを修復するには不良トランジスタの位置を同定しレ
ーザでその不良トランジスタを切り離さなければならな
い。また、一方の薄膜トランジスタのゲートとドレイン
間がショートシた場合には、そのゲートパスラインおよ
びドレインバスラインに沿う線欠陥が生じてしまう。こ
れを修復するには、同様に、不良トランジスタの位置を
同定しレーザでその不良トランジスタを切り離さなけれ
ばならず、いずれも大変に作業時間を必要としたばかり
でなく困難な作業であるという問題か生じており、その
解決が求められていた。

〔課題を解決するための手段〕

上記の課題は、アクティブマトリクス基板１と共通電極
基板２との間に形成された液晶封入空間に液晶を封止し
てなるアクティブマトリクス型液晶表示パネルにおいて
、前記アクティブマトリクス基板１上に各画素電極１９
に接続される複数の薄膜トランジスタ１０を設け、該薄
膜トランジスタ１０のゲート電極１４とスキャン信号電
極４００間にそれぞれコンデンサ１８を介挿させたアク
ティブマトリクス型液晶表示パネルによって解決するこ
とかできる。具体的には、前記コンデンサ１８の静電容
量が前記薄膜トランジスタ１０のゲート容量の１０倍以
上の値であるように構成することにより効果的に解決で
きる。

〔作用〕

本発明によれば、薄膜トランジスタ１０の一方の。

たとえば、薄膜トランジスタ１０ａのゲート１４ａとソ
ース１６ａ間にショートが発生しても、スキャン信号電
極４０．すなわち、ゲートパスラインとゲー）−１４ａ
との間にはコンデンサ１８ａが介挿されているので画素
電極１９の電位がゲート電位と等しくなることはなく、
画素電極１９への表示データの書き込みはもう一方の薄
膜トランジスタ１０ｂによって正常に行うことができる
。また、薄膜トランジスタ１０ｂのゲート１４ｂとドレ
イン１６ｂ間にショートが発生しても、ゲートパスライ
ンとゲート間にコンデンサ１８ｂが存在するために、ゲ
ートおよびドレインの両パスラインの引っ張り合いによ
る線欠陥が生じることがないのである。

〔実施例〕

第１図は本発明実施例の画素構成を示す図である。

図中、１８（１８ａ、　１８ｂ）はコンデンサで、たと
えば薄膜トランジスタ１０（１０ａ、　１０ｂ）を形成
するときに同時形成された薄膜コンデンサで、いずれも
それぞれのゲート１４とスキャン信号電極（ゲートパス
ライン）の間に介挿されるように構成されている。

なお、前記の諸口面で説明したものと同等の部分につい
ては同一符号を付し、かつ、同等部分についての説明は
省略する。

通常、アクティブマトリクス型液晶表示パネルに使用さ
れる薄膜トランジスタ１０のゲート容量は０、００５９
Ｆ程度であり、ゲートパスラインとゲート１４の間に直
列に接続されるコンデンサ１８にか＼る電圧は静電容量
に反比例するので、コンデンサ１８の静電容量を大きく
するほどスキャン信号電圧を薄膜トランジスタ１０のゲ
ーＨ４に有効にかけることができる。実用的にはゲート
パスラインの電圧振巾の９０％以上をゲーＨ４に印加で
きるようにするためにコンデンサ１８の静電容量を０．
０５９Ｆ程度に設計した。

このように構成することにより、薄膜トランジスタ１０
の一方の、たとえば、薄膜トランジスタ１０ａのゲート
１４ａとソース１６ａ間にショートか発生しても、スキ
ャン信号電極４０．すなわち、ゲートパスラインとゲー
ト１４ａとの間には大きな静電容量のコンデンサ１８ａ
が介挿されているので画素電極１９の電位かゲート電位
と等しくなることはなく、画素電極１９への表示データ
の書き込みはもう一方の薄膜トランジスタ１０ｂによっ
て正常に行うことができる。また、薄膜トランジスタ１
０ｂのゲート１４ｂとドレイン１６ｂ間にショートが発
生しても、ゲートパスラインとゲート間にコンデンサ１
８が存在するために、ゲートおよびドレイン間の電位の
近接化、いわゆる、両パスラインの引っ張り合いによる
線欠陥が生じることがなく正常に表示動作を行うことが
できる。

なお、上記実施例では薄膜トランジスタ１ｏが１画素当
たり２個の場合を示したが、３個以上の場合であっても
それぞれの薄膜トランジスタ１ｏにコンデンサ１８を接
続して本発明を適用できることは勿論である。

第２図は本発明実施例の要部の構造を示す図で、同図（
イ）は上面図、同図（ロ）はＡ−Ａ断面図。

同図（ハ）はＢ−Ｂ断面図である。

図中、１７はコンデンサ電極、３０はゲート絶縁膜、３
１は保護膜、３２はコンタクト層である。なお、前記の
諸図面で説明したものと同等の部分については同一符号
を付し、かつ、同等部分についての説明は省略する。

スキャン信号電極（ゲートパスライン）　４０として巾
１０μｍ程度の、たとえば、ＡＩｌ／Ｔｉの２層膜を用
い、そこから５μｍ程度のギャップを開けて巾１０μｍ
、長さ５０〜６０μｍの同じ＜　Ａｆ／Ｔｉの２層膜か
らなるゲート１４を形成し、その上にゲート絶縁膜３０
として、たとえば誘電率が６．７のＳｉＮ。

膜を厚さ３００ｎｍ程度に形成する。そのあとでゲート
１４の先端部分に通常の工程により薄膜トランジスタ１
０を作製し、データ信号電極（ドレインパスライン）５
０とドレイン１３を形成する際に、たとえば、厚さ７０
０ｎｍ程度のＡＡ／Ｔｉの２層膜からなるコンデンサ電
極１７を同時形成する。コンデンサ電極１７の大きさは
、たとえば、長さ６０〜７０μｍ。

巾ＩＯ〜１５μｍとし、第２図（イ）（ロ）に示したご
とき配置で形成する。

このように構成することによりスキャン信号電極（ゲー
トパスライン）４０とコンデンサ電極１７との間にゲー
ト絶縁膜３０を誘電体として静電容量Ｃ１が、また、ゲ
ート１４とコンデンサ電極１７との間にゲート絶縁膜３
０を誘電体として静電容量Ｃ２か形成され　結局、両者
が直列に接続されたコンデンサ１８がスキャン信号電極
（ゲートパスライン）４０とゲート１４との間に介挿さ
れる。以上の実施例の構成で合成静電容量は０．０５〜
０．　ＩＰＦが得られる。なお、図ではｌゲート部分だ
けについて示したか実際には２次元的に多数の素子が同
時形成されてアクティブマトリクス基板１が構成されて
いることは言うまでもない。

このアクティブマトリクス基板ｌを用いることにより本
発明のアクティブマトリクス型液晶表示パネルが作製さ
れ極めて優れた動作信頼性が得られる。

なお、上記実施例は一例を示したもので、本発明の趣旨
に添うものであれば、使用する部材やそれらの組み合わ
せ、あるいは、各部分の構成などは適宜最適なものを選
択使用して本発明を実現してよいことは言うまでもない
。

〔発明の効果〕

以上説明したように、本発明によれば薄膜トランジスタ
１０の一方の、たとえば、薄膜トランジスタ１０ａのゲ
ート１４ａとソース１６ａ間にショートが発生しても、
スキャン信号電極４０．すなわち、ゲートパスラインと
ゲー）１４ａとの間にはコンデンサ１８ａが介挿されて
いるので画素電極１９の電位がゲート電位と等しくなる
ことはなく、画素電極１９への表示データの書き込みは
もう一方の薄膜トランジスタ１０ｂによって正常に行う
ことができる。

また、薄膜トランジスタ１０ｂのゲート１４ｂとドレイ
ン１６ｂ間にショートが発生しても、ゲートパスライン
とゲート間にコンデンサ１８ｂが存在するために、ゲー
トおよびドレインの両パスラインの引っ張り合いによる
線欠陥が生じることがないので、アクティブマトリクス
型液晶表示パネルの歩留りおよび品質・信頼性の向上に
寄与するところが極めて大きい。

【図面の簡単な説明】

第１図は本発明実施例の画素構成を示す図、第２図は本
発明実施例の要部の構造を示す図、第３図はアクティブ
マトリクス型液晶表示パネルの外観を示す斜視図、 第４図は薄膜トランジスタの構成例を示す図、第５図は
従来の画素構成の例を示す図（そのｌ）、 第６図は従来の画素構成の例を示す図（その２）である
。 図において、 １はアクティブマトリクス基板、 ２は共通電極基板、 ３は液晶、 １０（ｌｏａ、　１０ｂ）は薄膜トランジスタ、１１は
透明基板、 １３（１３ａ、　１３ｂ）はドレイン、１４（１４ａ、
　１４ｂ）はゲート、 １６（１６ａ、　１６ｂ）はソース、 １７はコンデンサ電極、 １８（１８ａ、　１８ｂ）はコンデンサ、１９は画素電
極、 ４０はスキャン信号電極（ゲートパスライン）、５０は
データ信号電極（ドレインパスライン）である。 １０　（１０（１，ｌＱｂ　）　：　’ｋＬトラレヅス
９＋３（１３α、１！＋ｂ）トル４ン １４　（＋４α、　１４Ｅ１　　ヶ′−ト＋６（＋６α
、ｌ６ｂ）　　ソース ＋３（１３α２１８し）　　つりテ゛′ンヅ木拾〇月１
−に竹゛）σ）１）創栴爪乞示、１　℃ね纂　　　１　
　　図 （４）上面図 （ロ）Ａ−△断面口 （ハン　８−Ｂ　　断ｉ　　しり 水聚朗究旅づデ１０茅鉛の檎造乏ホ１図′Ｊｆ５２　　
　図 ）色　　　　ろ　　　　図 箋　　４１１２］

Claims (2)

【特許請求の範囲】
1. （１）アクティブマトリクス基板（１）と共通電極基板
   （２）との間に形成された液晶封入空間に液晶（３）を
   封止してなるアクティブマトリクス型液晶表示パネルに
   おいて、 前記アクティブマトリクス基板（１）上に各画素電極（
   １９）に接続される複数の薄膜トランジスタ（１０）を
   設け、該薄膜トランジスタ（１０）のゲート電極（１４
   ）とスキャン信号電極（４０）の間にそれぞれコンデン
   サ（１８）を介挿させることを特徴としたアクティブマ
   トリクス型液晶表示パネル。
2. （２）前記コンデンサ（１８）の静電容量が前記薄膜ト
   ランジスタ（１０）のゲート容量の１０倍以上の値であ
   ることを特徴とした請求項（１）記載のアクティブマト
   リクス型液晶表示パネル。