JPH02135320A - 液晶表示パネル - Google Patents

液晶表示パネル

Info

Publication number
JPH02135320A
JPH02135320A JP63287750A JP28775088A JPH02135320A JP H02135320 A JPH02135320 A JP H02135320A JP 63287750 A JP63287750 A JP 63287750A JP 28775088 A JP28775088 A JP 28775088A JP H02135320 A JPH02135320 A JP H02135320A
Authority
JP
Japan
Prior art keywords
pixel
normally
connection line
liquid crystal
picture element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63287750A
Other languages
English (en)
Inventor
Tetsuya Kobayashi
哲也 小林
Seiji Tanuma
清治 田沼
Kazuhiro Takahara
高原 和博
Yoshikazu Toyama
嘉一 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63287750A priority Critical patent/JPH02135320A/ja
Publication of JPH02135320A publication Critical patent/JPH02135320A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 C概要) 画素欠陥の救済構成を有するアクティブマトリクス型の
液晶表示パネルに関し、 常時オン状態或いは常時オフ状態の欠陥があっても、容
易に救済できるようにすることを目的とし、 一方の基板上に、スキャンバスラインと、データバスラ
インと、それらの交点に接続したスイッチング素子と、
該スイッチング素子を介して接続された画素電極とを形
成し、他方の基板上に、前記画素電極に対向する電極を
形成し、前記一方と他方との基板間に液晶を封入した液
晶表示パネルに於いて、前記データバスラインに沿った
方向に隣接する前記画素電極間上に、常時は絶縁状態で
、レーザ照射によって接続される絶縁層を介した接続ラ
インを設けて構成した。
〔産業上の利用分野〕
本発明は、画素欠陥の救済構成を有するアクティブマト
リクス型の液晶表示パネルに関するものである。
アクティブマトリクス型の液晶表示パネルは、画素対応
に薄膜トランジスタ等のスイッチング素子を設けた構成
を有するもので、各画素を独立的に制御できるから、ラ
イン数が多い場合でも、単純マトリクス型の液晶表示パ
ネルに於けるようなデユーティ比の低下の問題がないも
のである。しかし、画素対応にスイッチング素子を設け
るものであるから、歩留りが低下することになる。従っ
て、この歩留り低下を防止することが要望されている。
〔従来の技術〕
従来例のアクティブマトリクス型の液晶表示パネルは、
例えば、第4図に示すように、スキャンバスライン21
とデータバスライン22とを直交して配置し、その交点
に薄膜トランジスタ(以下TPTと略称する)23を設
け、このTFT23を介して画素電極24を接続した構
成を、一方のガラス基板上に設け、他方のガラス基板上
に画素電極24と対向する電極を設けて、一方と他方と
のガラス基板間に液晶を封入したものである。
第5図は従来例の液晶表示パネルの要部の断面図を示し
、22はデータバスライン、23はTFT、24は画素
電極、26.29はガラス基板、27.31は配向膜、
28は液晶、30は画素電極24に対向する電極である
スキャンバスライン21を順次選択してスキャンバスラ
インし、選択スキャンバスライン21にゲートが接続さ
れたTFT23をオン状態とし、又それに対応して表示
情報に従ったデータ電圧をデータバスライン22に印加
する。それによって、オン状態のTFT23を介して画
素量ff124にデータ電圧が印加され、そのデータ電
圧は、TFT23が次のフレームまでオフ状態となるこ
とにより、画素電極24と対向電極30との間の液晶2
8による静電容量によって保持され、そのデータ電圧に
従った表示内容となる。
〔発明が解決しようとする課題〕
アクティブマトリクス型の液晶表示パネルの表示容量を
増大するに伴って、TFT23等のスイッチング素子の
数が多くなる。例えば、500×400の画素構成の場
合、20万個のスイッチング素子を必要とすることにな
る。この20万個の中の1個のスイッチング素子でも不
良となると、その不良状態に対応して、常にオン状態の
画素或いは常にオフ状態の画素となり、表示品質が劣化
する欠点がある。例えば、TFT23のドレイン断線或
いはゲート断線により、データバスライン22と画素電
極24とは遮断された状態となるから、常にオフ状態の
画素となる。又TFT23のドレイン・ソース間の短絡
により、データバスライン22と画素電極24とは接続
された状態となるから、常にオン状態の画素となる。
このような欠陥を救済する為に、1画素を複数画素電極
或いは複数スイッチング素子により構成する冗長構成が
提案されている。しかし、冗長構成によりコストアップ
となると共に、解像度を高くすることが困難となる欠点
がある。
本発明は、常時オン状態或いは常時オフ状態の欠陥があ
っても、容易に救済できるようにすることを目的とする
ものである。
〔課題を解決するための手段〕
本発明の液晶表示パネルは、接続ラインを付加した簡単
な構成により、欠陥を救済するものであり、第1図に示
すように、一方の基板上に、スキャンバスライン1と、
データバスライン2と、それらの交点のTPT等のスイ
ッチング素子3と、このスイッチング素子3を介して接
続された画素電極4とを形成し、他方の図示を省略した
基板上に対向電極を形成し、一方と他方との基板間に液
晶を封入した液晶表示パネルに於いて、データバスライ
ン2に沿った方向に隣接する画素電極4間上に、常時は
絶縁状態で、レーザ照射によって接続される絶縁層を介
した接続ライン5を設けたものである。
〔作用〕
接続ライン5は、画素電極4と常時絶縁された状態で形
成されたものであるから、そのままの状態では、従来例
と同様に液晶表示パネルを動作させることができる。そ
して、例えば、データバスライン2とスイッチング素子
3との間のA点が断線の場合、常時オフ画素となるが、
AI、A2点に於いて画素電極4と接続ライン5とを接
続することにより、隣接画素と同一のデータ電圧が印加
されて表示動作を行うことになり、常時オフ欠陥を救済
することができる。
又8点のスイッチング素子3のように短絡することによ
り、常時オン画素が生じた場合は、83点のスイッチン
グ素子3と画素電極4との間をレーザ等により切断し、
常時オン画素を常時オフ画素とし、前述の常時オフ画素
の場合と同様に、B1.82点に於いて画素電極4と接
続ライン5とを接続することにより、隣接画素と同一の
データ電圧が印加されて表示動作を行うことになり、常
時オン画素を救済することができる。
又0点のスキャンバスライン1とスイッチング素子3と
の間が断線して常時オフ画素が生じた場合も、CI、C
2点に於いて画素電極4と接続ライン5とを接続するこ
とにより、隣接画素と同一のデータ電圧が印加されて表
示動作を行うことになり、常時オフ画素を救済すること
ができる。
〔実施例〕
以下図面を参照して本発明の実施例について詳細に説明
する。
第1図は本発明の詳細な説明図であり、前述のように、
スキャンバスライン1とデータバスライン2とを直交し
て設け、その交点にスイッチング素子としてのTFT3
を設けて、TFT3のゲートをスキャンバスラインlに
、ドレインをデータバスライン2に、ソースを画素電極
4にそれぞれ接続する。又データバスライン2の方向に
沿った隣接画素電極4間を接続できるように、接続ライ
ン5を設ける。この接続ライン5は、画素電極4と絶縁
層を介して常時は遮断された状態として設けるものであ
る。
第2図は本発明の実施例の要部断面図であり、第1図の
x−x ’線に沿った断面図である。同図に於いて、1
はスキャンバスライン、4はITO等による画素電極、
5はAlやITO等による接続ライン、6はガラス基板
、7.8はSiN等による絶縁層、9は配向膜である。
このガラス基板6上には、図示されていないデータバス
ライン2及びTFT3も形成されているものであり、こ
のガラス基板6に対して、他方のガラス基板にfTo等
による対向電極と配向膜とを形成し、一方と他方とのガ
ラス基板を対向させて、その間に液晶を封入することに
より、液晶表示パネルが構成される。このような液晶表
示パネルは、接続ライン5が絶縁層7により画素電極4
と絶縁されているから、従来例の構成と同様に表示動作
を行わせる。ことができる。
第3図はレーザビーム照射により画素電極4と接続ライ
ン5とを接続した場合の説明図であり、レーザビームを
単一層の電極或いは絶縁層に挟まれた電極に照射した場
合は、電極或いは絶縁層が溶解、気化して、電極が切断
されることになる。
しかし、接続ライン5と画素電極4のように、絶縁層7
を挟んだ2層構成の電極の場合は、眉間のwA縁層7も
溶解すると共に接続ライン5と画素電極4とが溶解して
、上下の接続ライン5と画素電極4とが接続される。従
って、図示のように、配向膜9側からレーザビームを照
射した場合、配向膜9も溶解するが、接続ライン5と画
素電極4とが接続され、隣接画素電極4が接続ライン5
を介して相互に接続されることになる。
前述のように、FA iff画素電極4を接続すること
ができるから、常時オフ画素又は常時オン画素の欠陥が
存在する場合、接続ライン5を用いて欠陥救済を行うこ
とができるものである6例えば、第1図のA点のデータ
バスライン2とTFT3のドレインとの間の断線による
常時オフ画素の欠陥が生じた場合、A1.A2点に於い
て接続ライン5と画素電極4とをレーザビームを照射し
て接続する。それにより隣接する画素電極4と同一のデ
ータ電圧が印加されるから、常時オフ画素は、少なくと
も隣接画素と同一の表示4R態となり、特に動画の場合
には、隣接画素間の相関が大きいので、隣接画素が同一
の表示状態となっても、画質の劣化はなく、従って、常
時オフ画素を救済することができる。
又8点のように、TPT3のドレイン・ソース間が短絡
して、常時オン画素の欠陥が生じた場合は、TPT3の
ソースと画素電極4との間の83点をレーザビームによ
り切断する。即ち、1枚の電極にレーザビームを照射す
ることになるから、その電極を溶解して切断することが
できる。それによって常時オン画素を常時オフ画素とす
ることになり、前述の常時オフ画素の欠陥救済の場合と
同様に、B1.B2に於いて接続ライン5と画素電極4
とをレーザビーム照射により接続する。
又スキャンバスラインlとTPT3のゲートとの間の0
点の断線による常時オフ画素の欠陥が生じた場合は、前
述の常時オフ画素の欠陥救済の場合と同様に、C1,C
2に於いて接続ライン5と画素電極4とを接続すること
になる。
前述のように、予め接続ライン5を画素電極4上に形成
しておき、欠陥の状態に対応して隣接画素電極4間を接
続ライン5を用いて接続することにより、その欠陥を救
済することができる。又接続ライン5と画素電極4との
接続は、前述のようにレーザビームを用いることにより
、比較的容易に行うことができる。
〔発明の効果〕
以上説明したように、本発明は、アクティブマトリクス
型の液晶表示パネルに於いて、データバスライン2に沿
った方向に隣接する画素電極4間上に、絶縁層7を介し
て接続ライン5を設けたものであり、常時オフ画素の欠
陥の場合に、この接続ライン5を用いて隣接画素電極4
間を接続し、隣接画素と同一の表示動作を行わせること
ができる。従って、画素欠陥として識別できないものと
なる。又常時オン画素の欠陥の場合は、レーザビームに
より切断して常時オフ画素とし、前述の常時オフ画素の
救済の場合と同様に、接続ライン5を用いて隣接画素電
極4間を接続し、隣接画素と同一の表示動作を行わせる
ことができるから、画素欠陥として識別できないように
することができる。
従って、接続ライン5を設けた構成が付加されることに
なるが、それによって画素欠陥を容易に救済することが
できるから、歩留りを向上することができる利点がある
【図面の簡単な説明】
第1図は本発明の詳細な説明図、第2図は本発明の実施
例の要部断面図、第3図は本発明の実施例の画素電極間
接続状態の説明図、第4図は従来例の電極説明図、第5
図は従来例の断面図である。 ■はスキャンバスライン、2はデータバスライン、3は
スイッチング素子(TPT) 、4は画素電極、5は接
続ライン、6はガラス基板、7.8は絶縁層、9は配向
膜である。

Claims (1)

  1. 【特許請求の範囲】 一方の基板上に、スキャンバスライン(1)と、データ
    バスライン(2)と、それらの交点に接続したスイッチ
    ング素子(3)と、該スイッチング素子(3)を介して
    接続された画素電極(4)とを形成し、 他方の基板上に、前記画素電極(4)に対向する電極を
    形成し、 前記一方と他方との基板間に液晶を封入した液晶表示パ
    ネルに於いて、 前記データバスライン(2)に沿った方向に隣接する前
    記画素電極(4)間上に、常時は絶縁状態で、レーザ照
    射によって接続される絶縁層を介した接続ライン(5)
    を設けた ことを特徴とする液晶表示パネル。
JP63287750A 1988-11-16 1988-11-16 液晶表示パネル Pending JPH02135320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63287750A JPH02135320A (ja) 1988-11-16 1988-11-16 液晶表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63287750A JPH02135320A (ja) 1988-11-16 1988-11-16 液晶表示パネル

Publications (1)

Publication Number Publication Date
JPH02135320A true JPH02135320A (ja) 1990-05-24

Family

ID=17721277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63287750A Pending JPH02135320A (ja) 1988-11-16 1988-11-16 液晶表示パネル

Country Status (1)

Country Link
JP (1) JPH02135320A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271721A (ja) * 1990-03-22 1991-12-03 Stanley Electric Co Ltd アクティブマトリックス
JPH0470819A (ja) * 1990-07-12 1992-03-05 Stanley Electric Co Ltd アクティブマトリックス回路とその製造方法
JPH04229831A (ja) * 1991-04-25 1992-08-19 Sanyo Electric Co Ltd 液晶表示パネル
US7375773B2 (en) 2004-01-28 2008-05-20 Sharp Kabushiki Kaisha Active matrix substrate and display device
US7671932B2 (en) 2005-03-18 2010-03-02 Sharp Kabushiki Kaisha Active matrix substrate and pixel defect correcting method therefor
US7733435B2 (en) 2005-05-23 2010-06-08 Sharp Kabushiki Kaisha Active matrix substrate, display apparatus, and pixel defect correction method
US7973871B2 (en) 2004-05-27 2011-07-05 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271721A (ja) * 1990-03-22 1991-12-03 Stanley Electric Co Ltd アクティブマトリックス
JPH0470819A (ja) * 1990-07-12 1992-03-05 Stanley Electric Co Ltd アクティブマトリックス回路とその製造方法
JPH04229831A (ja) * 1991-04-25 1992-08-19 Sanyo Electric Co Ltd 液晶表示パネル
US7375773B2 (en) 2004-01-28 2008-05-20 Sharp Kabushiki Kaisha Active matrix substrate and display device
US7973871B2 (en) 2004-05-27 2011-07-05 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
US7671932B2 (en) 2005-03-18 2010-03-02 Sharp Kabushiki Kaisha Active matrix substrate and pixel defect correcting method therefor
US7733435B2 (en) 2005-05-23 2010-06-08 Sharp Kabushiki Kaisha Active matrix substrate, display apparatus, and pixel defect correction method

Similar Documents

Publication Publication Date Title
US7830467B2 (en) Electrodes located at storage capacitor wiring in active matrix substrate
JP3418653B2 (ja) アクティブマトリクス型液晶表示装置
JP4841438B2 (ja) 液晶表示装置および液晶表示装置の欠陥修正方法
US5734450A (en) Active-matrix substrate and a defect correcting method thereof
JP3272625B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
JPH1039333A (ja) アクティブマトリクス型表示装置およびその欠陥修正方法
JP2002091342A (ja) マトリクスアレイ基板
JP3310615B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JPH02135320A (ja) 液晶表示パネル
JP3031664B2 (ja) Tftアレイ基板およびこれを用いた液晶表示装置
JPH0279026A (ja) 液晶表示素子
JP2703328B2 (ja) 液晶表示装置
JPH03182723A (ja) 回路基板およびアクティブマトリックス基板
JPH02275927A (ja) アクティブマトリクス表示装置
JP3102819B2 (ja) 液晶表示装置及びその駆動方法
JPH03171034A (ja) 液晶表示装置及びその製造方法
JP3310600B2 (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JP2624812B2 (ja) 液晶表示装置および液晶表示パネルの製造方法
JPH02284120A (ja) アクティブマトリクス表示装置
JPH01303415A (ja) 液晶表示装置
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JPH03100626A (ja) アクティブマトリクス型液晶表示素子
JPH0419530Y2 (ja)
JP3474240B2 (ja) アクティブマトリックス型液晶表示パネル