JPH0786618B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH0786618B2 JPH0786618B2 JP7782989A JP7782989A JPH0786618B2 JP H0786618 B2 JPH0786618 B2 JP H0786618B2 JP 7782989 A JP7782989 A JP 7782989A JP 7782989 A JP7782989 A JP 7782989A JP H0786618 B2 JPH0786618 B2 JP H0786618B2
- Authority
- JP
- Japan
- Prior art keywords
- additional capacitance
- electrode
- active matrix
- display device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は液晶等と組み合わせてマトリクス表示装置を構
成するための、薄膜トランジスタ（以下では「TFT」と
称する）等のスイッチング素子と電荷保持のための付加
容量用電極とが設けられたアクティブマトリクス基板を
用いたアクティブマトリクス表示装置に関する。
成するための、薄膜トランジスタ（以下では「TFT」と
称する）等のスイッチング素子と電荷保持のための付加
容量用電極とが設けられたアクティブマトリクス基板を
用いたアクティブマトリクス表示装置に関する。
（従来の技術） マトリクス表示装置に於いては、マトリクス状に配列さ
れた表示絵素を選択することによって、画面上に表示パ
ターンが形成される。表示絵素の選択方式として、個々
の絵素にスイッチング素子を接続し、スイッチング素子
を介して絵素電極を駆動するアクティブマトリクス方式
が知られている。アクティブマトリクス駆動方式は高コ
ントラストの表示が可能なので、液晶テレビジョン、ワ
ードプロセッサ、コンピュータの表示装置等に実用化さ
れている。
れた表示絵素を選択することによって、画面上に表示パ
ターンが形成される。表示絵素の選択方式として、個々
の絵素にスイッチング素子を接続し、スイッチング素子
を介して絵素電極を駆動するアクティブマトリクス方式
が知られている。アクティブマトリクス駆動方式は高コ
ントラストの表示が可能なので、液晶テレビジョン、ワ
ードプロセッサ、コンピュータの表示装置等に実用化さ
れている。
第９図に従来のアクティブマトリクス基板の一例を示
す。マトリクス状に配列された絵素電極42には、アドレ
ススイッチング素子としてTFT3がそれぞれ設けられてい
る。各絵素電極42の間にはTFT3を駆動するためのゲート
バスライン４及びソースバスライン５が互いに交差する
ように配設され、絵素電極42の下方にはゲートバスライ
ン４に平行して付加容量用電極15が配設されている。
す。マトリクス状に配列された絵素電極42には、アドレ
ススイッチング素子としてTFT3がそれぞれ設けられてい
る。各絵素電極42の間にはTFT3を駆動するためのゲート
バスライン４及びソースバスライン５が互いに交差する
ように配設され、絵素電極42の下方にはゲートバスライ
ン４に平行して付加容量用電極15が配設されている。
第10図は第９図のＸ−Ｘ線に沿ったTFT3近傍の断面図で
ある。ガラス基板６上にゲートバスライン４から分岐し
たゲート電極７が形成されている。ゲート電極７の上に
絶縁膜（陽極酸化膜）８が形成され、さらに、ゲート絶
縁膜９が基板６の全面に亙って形成されている。ゲート
電極７の上方には、絶縁膜８及び９を介して半導体膜10
が形成されている。半導体膜10上には、ソースバスライ
ン５に接続された第１のソース電極11及び第２のソース
電極12と、絵素電極42に電荷を供給するための第１のド
レイン電極13及び第２のドレイン電極14とがそれぞれ順
に堆積されている。絵素電極42はゲート絶縁膜９上に形
成されている。
ある。ガラス基板６上にゲートバスライン４から分岐し
たゲート電極７が形成されている。ゲート電極７の上に
絶縁膜（陽極酸化膜）８が形成され、さらに、ゲート絶
縁膜９が基板６の全面に亙って形成されている。ゲート
電極７の上方には、絶縁膜８及び９を介して半導体膜10
が形成されている。半導体膜10上には、ソースバスライ
ン５に接続された第１のソース電極11及び第２のソース
電極12と、絵素電極42に電荷を供給するための第１のド
レイン電極13及び第２のドレイン電極14とがそれぞれ順
に堆積されている。絵素電極42はゲート絶縁膜９上に形
成されている。
付加容量用電極15はゲートバスライン４及びゲート電極
７と同時にガラス基板６上に設けられ、絶縁膜８、９を
介して絵素電極42の端部の下方に位置し、絵素電極42と
の間で付加容量を構成する。この付加容量は走査パルス
が印加されると電荷を蓄積し、走査パルスが消滅した後
次の走査パルスが印加されるまでの１フレームの期間、
蓄積された電荷を引き続いて液晶に印加するために設け
られる。
７と同時にガラス基板６上に設けられ、絶縁膜８、９を
介して絵素電極42の端部の下方に位置し、絵素電極42と
の間で付加容量を構成する。この付加容量は走査パルス
が印加されると電荷を蓄積し、走査パルスが消滅した後
次の走査パルスが印加されるまでの１フレームの期間、
蓄積された電荷を引き続いて液晶に印加するために設け
られる。
このようなアクティブマトリクス基板を製造するには、
多くの薄膜形成及びエッチング等の極めて複雑な工程を
経なければならない。また、スイッチング素子としての
TFT及び付加容量用電極は、10万〜50万以上にも及ぶ膨
大な数の絵素電極のすべてに備えられるものであり、そ
の一つ一つの電気的な特性を確保するためには、精密な
工程管理が要求される。
多くの薄膜形成及びエッチング等の極めて複雑な工程を
経なければならない。また、スイッチング素子としての
TFT及び付加容量用電極は、10万〜50万以上にも及ぶ膨
大な数の絵素電極のすべてに備えられるものであり、そ
の一つ一つの電気的な特性を確保するためには、精密な
工程管理が要求される。
（発明が解決しようとする課題） このため、充分に製造工程を管理を行っても、付加容量
用電極と絵素電極との間にリークが生じ、絵素欠陥が発
生する場合がある。このような絵素欠陥は品質検査の段
階で発見され、修正される。この修正は、リークの発生
した絵素電極の付加容量用電極上の部分を切断すること
によって行われる。絵素電極の切断はレーザCVD、レー
ザトリマ、超音波カッタ等によって行われるが、切断す
る距離は絵素電極の一辺の長さに及ぶため、完全に切断
することが難しいうえ、長時間を要する。また、このよ
うに付加容量用電極上の絵素電極が切断されている場
合、該絵素電極により構成される絵素では他の絵素に比
べ電荷の保持率が低下し、表示むらの原因となる。この
ような表示むらの発生は、画像品位を低下させるので好
ましくない。
用電極と絵素電極との間にリークが生じ、絵素欠陥が発
生する場合がある。このような絵素欠陥は品質検査の段
階で発見され、修正される。この修正は、リークの発生
した絵素電極の付加容量用電極上の部分を切断すること
によって行われる。絵素電極の切断はレーザCVD、レー
ザトリマ、超音波カッタ等によって行われるが、切断す
る距離は絵素電極の一辺の長さに及ぶため、完全に切断
することが難しいうえ、長時間を要する。また、このよ
うに付加容量用電極上の絵素電極が切断されている場
合、該絵素電極により構成される絵素では他の絵素に比
べ電荷の保持率が低下し、表示むらの原因となる。この
ような表示むらの発生は、画像品位を低下させるので好
ましくない。
絵素欠陥の発生箇所を特定するには、表示装置を組み立
てて実際に表示した状態で行う方法が、簡単で正確なの
で適している。表示装置を作動させた状態で、これらの
欠陥は拡大鏡等を用いて容易に視認される。これに比
べ、アクティブマトリクス基板の状態で絵素欠陥発生箇
所を特定するには、多数の絵素電極の全ての動作特性を
個々に検査する必要があるので簡単ではない。このよう
な検査を行うには、極めて高精度の測定機器を使用し
て、複雑な検査工程を経なければならない。一方、前述
のレーザ光を用いた絵素欠陥の修正作業はアクティブマ
トリクス基板の状態で行われ、表示装置を組み立てた状
態では行うことはできない。もし表示装置を組み立てた
状態での修正作業を行えば、レーザ光によって蒸発或い
は溶融した金属の一部が、表示媒体である液晶に混入
し、表示媒体の光学特性が著しく劣化する。そのため、
実際には絵素電極の修正は、アクティブマトリクス基板
の状態で行われている。
てて実際に表示した状態で行う方法が、簡単で正確なの
で適している。表示装置を作動させた状態で、これらの
欠陥は拡大鏡等を用いて容易に視認される。これに比
べ、アクティブマトリクス基板の状態で絵素欠陥発生箇
所を特定するには、多数の絵素電極の全ての動作特性を
個々に検査する必要があるので簡単ではない。このよう
な検査を行うには、極めて高精度の測定機器を使用し
て、複雑な検査工程を経なければならない。一方、前述
のレーザ光を用いた絵素欠陥の修正作業はアクティブマ
トリクス基板の状態で行われ、表示装置を組み立てた状
態では行うことはできない。もし表示装置を組み立てた
状態での修正作業を行えば、レーザ光によって蒸発或い
は溶融した金属の一部が、表示媒体である液晶に混入
し、表示媒体の光学特性が著しく劣化する。そのため、
実際には絵素電極の修正は、アクティブマトリクス基板
の状態で行われている。
本発明はこのような問題点を解決するために為されたも
のであり、本発明の目的は絵素電極と付加容量用電極と
の間の絶縁不良等による絵素欠陥が発生した場合に、容
易にしかも短時間で絵素欠陥を修正できるアクティブマ
トリクス表示装置を提供することである。本発明の他の
目的は、上記絵素欠陥の修正を行っても表示むらを生じ
ないアクティブマトリクス表示装置を提供することであ
る。本発明の更に他の目的は、表示装置のままで、上記
の絵素欠陥の修正を行うことができるアクティブマトリ
クス装置を提供することである。
のであり、本発明の目的は絵素電極と付加容量用電極と
の間の絶縁不良等による絵素欠陥が発生した場合に、容
易にしかも短時間で絵素欠陥を修正できるアクティブマ
トリクス表示装置を提供することである。本発明の他の
目的は、上記絵素欠陥の修正を行っても表示むらを生じ
ないアクティブマトリクス表示装置を提供することであ
る。本発明の更に他の目的は、表示装置のままで、上記
の絵素欠陥の修正を行うことができるアクティブマトリ
クス装置を提供することである。
（課題を解決するための手段） 本発明のアクティブマトリクス表示装置は、透光性基板
と該透光性基板に対向して配設される対向基板との間に
印加電圧に応答して光学特性が変調される表示媒体が挿
入され、該当構成基板に複数の絵素電極がマトリクス状
に配列され、該絵素電極の下方に付加容量用電極が設け
られているアクティブマトリクス表示装置であって、該
絵素電極が該付加容量用電極と対向している付加容量領
域と、非付加容量領域とに分割され、該付加容量領域と
該非付加容量領域との間に電気的に接続する導通部が設
けられ、該表示媒体側で該導通部が絵素欠陥修正用の保
護膜によって被覆されており、そのことによって上記目
的が達成される。
と該透光性基板に対向して配設される対向基板との間に
印加電圧に応答して光学特性が変調される表示媒体が挿
入され、該当構成基板に複数の絵素電極がマトリクス状
に配列され、該絵素電極の下方に付加容量用電極が設け
られているアクティブマトリクス表示装置であって、該
絵素電極が該付加容量用電極と対向している付加容量領
域と、非付加容量領域とに分割され、該付加容量領域と
該非付加容量領域との間に電気的に接続する導通部が設
けられ、該表示媒体側で該導通部が絵素欠陥修正用の保
護膜によって被覆されており、そのことによって上記目
的が達成される。
また、本発明のアクティブマトリクス表示装置は、前記
付加容量領域が複数の部分に分割され、前記導通部が複
数個設けられ、該分割された該部分のそれぞれと、前記
非付加容量領域との間は、該導通部の少なくとも１個に
よって電気的に接続されている構成とすることもでき
る。
付加容量領域が複数の部分に分割され、前記導通部が複
数個設けられ、該分割された該部分のそれぞれと、前記
非付加容量領域との間は、該導通部の少なくとも１個に
よって電気的に接続されている構成とすることもでき
る。
また、本発明のアクティブマトリクス表示装置は、前記
非付加容量領域が複数の電極部に分割され、該電極部の
内の互いに隣接する電極部間を電気的に接続する他の導
通部が設けられている構成とすることもできる。
非付加容量領域が複数の電極部に分割され、該電極部の
内の互いに隣接する電極部間を電気的に接続する他の導
通部が設けられている構成とすることもできる。
更に、本発明のアクティブマトリクス表示装置は、前記
導通部の一端と前記付加容量領域の一部とが重畳され、
該導通部の他端と前記非付加容量領域の一部とが重畳さ
れている構成とすることもできる。
導通部の一端と前記付加容量領域の一部とが重畳され、
該導通部の他端と前記非付加容量領域の一部とが重畳さ
れている構成とすることもできる。
（作用） 本発明のアクティブマトリクス表示装置では、絵素電極
の付加容量領域と付加容量用電極との間に絶縁不良が生
じた場合に、導通部レーザCVD、レーザトリマ、超音波
カッタ等で切断することにより、付加容量領域と非付加
容量領域とを切り離すことができる。従って、絵素電極
は非付加容量領域のみで作動し、絵素欠陥の発生を防止
することができる。
の付加容量領域と付加容量用電極との間に絶縁不良が生
じた場合に、導通部レーザCVD、レーザトリマ、超音波
カッタ等で切断することにより、付加容量領域と非付加
容量領域とを切り離すことができる。従って、絵素電極
は非付加容量領域のみで作動し、絵素欠陥の発生を防止
することができる。
また、本発明のアクティブマトリクス表示装置では、付
加容量領域を２以上の部分に分割し、分割したそれぞれ
の部分と非付加容量領域とを電気的に接続する導通部を
設けた構成とすることができる。この構成により、付加
容量用電極と分割された何れかの付加容量領域の部分と
の間に絶縁不良が生じた場合に、該部分と非付加容量領
域との間の導通部をレーザCVD、レーザトリマ、超音波
カッタ等で切断することにより、絶縁不良部分の切り離
すことができる。そして、残された他の付加容量領域の
部分によって付加容量としての機能を維持できる。
加容量領域を２以上の部分に分割し、分割したそれぞれ
の部分と非付加容量領域とを電気的に接続する導通部を
設けた構成とすることができる。この構成により、付加
容量用電極と分割された何れかの付加容量領域の部分と
の間に絶縁不良が生じた場合に、該部分と非付加容量領
域との間の導通部をレーザCVD、レーザトリマ、超音波
カッタ等で切断することにより、絶縁不良部分の切り離
すことができる。そして、残された他の付加容量領域の
部分によって付加容量としての機能を維持できる。
更に、本発明のアクティブマトリクス表示装置では、非
付加容量領域が２以上の電極部に分割され、該電極部の
互いに隣接する電極部間を電気的に接続する他の導通部
が設けられているので、非付加容量領域の何れかの電極
部に欠陥が発生した場合でも、該電極部に接続される導
通部を切断することによって、該欠陥部分を切り離すこ
とができる。
付加容量領域が２以上の電極部に分割され、該電極部の
互いに隣接する電極部間を電気的に接続する他の導通部
が設けられているので、非付加容量領域の何れかの電極
部に欠陥が発生した場合でも、該電極部に接続される導
通部を切断することによって、該欠陥部分を切り離すこ
とができる。
本発明のアクティブマトリクス表示装置は、少なくとも
一方が透明である一対の対向する基板を有している。そ
の基板の何れか一方を上記構成を有するアクティブマト
リクス基板とし、更にその導通部を絵素欠陥修正用の保
護膜で覆い、対向する基板との間に表示媒体を封入した
構成となっている。このような構成により、表示装置を
作動させた状態で絵素欠陥の発生箇所を特定した後、レ
ーザ光等を用いた絵素欠陥の修正を、表示装置のままで
基板の外部から行うことが可能となる。修正の際にレー
ザ光を導通部に照射しても、絵素欠陥修正用の保護膜に
よっても表示媒体中への導通部を構成する物質の混入が
防がれる。即ち、導通部の切断は、表示媒体から離隔さ
れた絵素欠陥修正用の保護膜と基板との間で行われるの
で、画像品位を低下させることなく絵素欠陥を修正する
ことができる。
一方が透明である一対の対向する基板を有している。そ
の基板の何れか一方を上記構成を有するアクティブマト
リクス基板とし、更にその導通部を絵素欠陥修正用の保
護膜で覆い、対向する基板との間に表示媒体を封入した
構成となっている。このような構成により、表示装置を
作動させた状態で絵素欠陥の発生箇所を特定した後、レ
ーザ光等を用いた絵素欠陥の修正を、表示装置のままで
基板の外部から行うことが可能となる。修正の際にレー
ザ光を導通部に照射しても、絵素欠陥修正用の保護膜に
よっても表示媒体中への導通部を構成する物質の混入が
防がれる。即ち、導通部の切断は、表示媒体から離隔さ
れた絵素欠陥修正用の保護膜と基板との間で行われるの
で、画像品位を低下させることなく絵素欠陥を修正する
ことができる。
また、絵素電極などが形成された透光性基板側からレー
ザ修正するため、絵素欠陥修正用の保護膜のレーザーに
よる損傷は抑えられることになる。
ザ修正するため、絵素欠陥修正用の保護膜のレーザーに
よる損傷は抑えられることになる。
（実施例） 本発明を実施例について以下に説明する。
実施例１ 第１図に本発明の一実施例を示す。本実施例のアクティ
ブマトリクス基板１では、各絵素電極２はTFT3に接続さ
れており、該TFT3から最も遠い絵素電極２の一辺に沿っ
た部分の下方に付加容量用電極15がゲートバスライン４
に平行して設けられている。ゲートバスライン４及び付
加容量用電極15と直角に交差してソースバスライン５が
設けられている。前述の従来例と同様に、付加容量用電
極15はゲートバスライン４の形成と同時に形成され、さ
らに絶縁膜８、９が形成された後に絵素電極２が形成さ
れる。本実施例に於いては絵素電極２は、付加容量用婉
曲15の直上に位置する付加容量領域2bと該付加容量領域
2b以外の非付加容量領域2aとに分割されており、付加容
量領域2bと非付加容量領域2aとの間に２つの導通部2cが
設けられている。このように付加容量領域2b、非付加容
量領域2a及び導通部2cからなる絵素電極２の形状は通常
のフォトリングラフィ技術を用いて容易に形成すること
ができる。このように本実施例では、導通部2cは、付加
容量領域2b及び非付加容量領域2aと同時に形成され、こ
れら二つの領域と同じ材料で形成される。
ブマトリクス基板１では、各絵素電極２はTFT3に接続さ
れており、該TFT3から最も遠い絵素電極２の一辺に沿っ
た部分の下方に付加容量用電極15がゲートバスライン４
に平行して設けられている。ゲートバスライン４及び付
加容量用電極15と直角に交差してソースバスライン５が
設けられている。前述の従来例と同様に、付加容量用電
極15はゲートバスライン４の形成と同時に形成され、さ
らに絶縁膜８、９が形成された後に絵素電極２が形成さ
れる。本実施例に於いては絵素電極２は、付加容量用婉
曲15の直上に位置する付加容量領域2bと該付加容量領域
2b以外の非付加容量領域2aとに分割されており、付加容
量領域2bと非付加容量領域2aとの間に２つの導通部2cが
設けられている。このように付加容量領域2b、非付加容
量領域2a及び導通部2cからなる絵素電極２の形状は通常
のフォトリングラフィ技術を用いて容易に形成すること
ができる。このように本実施例では、導通部2cは、付加
容量領域2b及び非付加容量領域2aと同時に形成され、こ
れら二つの領域と同じ材料で形成される。
絵素電極２の付加容量領域2bと付加容量用電極15との間
に絶縁不良が発生し、絵素欠陥となった場合には、導通
部2cをレーザCVD等で切断して付加容量領域2bを非付加
容量領域2aより切り離す。これにより、付加容量用電極
15と対向しておらず、従って該電極15との間に絶縁不良
の問題のない非付加容量領域2aによって絵素電極として
の機能が確保される。
に絶縁不良が発生し、絵素欠陥となった場合には、導通
部2cをレーザCVD等で切断して付加容量領域2bを非付加
容量領域2aより切り離す。これにより、付加容量用電極
15と対向しておらず、従って該電極15との間に絶縁不良
の問題のない非付加容量領域2aによって絵素電極として
の機能が確保される。
実施例２ 実施例１の構成では、導通部2cが切断された絵素電極２
と付加容量用電極15との間には付加容量が形成されない
ため、他の正常な絵素電極に比べ、電荷の保持が不十分
となり、表示むらの原因となることがある。このような
表示むらが生じないようにした構成を有する一実施例を
第２図に示す。本実施例のアクティブマトリクス基板21
に於いても、絵素電極22は非付加容量領域23と付加容量
領域25とに分割されている。付加容量領域25はさらに２
つの付加容量部26a及び26bに分割され、該付加容量部26
c及び26bと非付加容量領域23との間に導通部27a及び27b
がそれぞれ設けられている。本実施例に於いても、導通
部27a及び27bは非付加容量領域23及び付加容量領域25と
同じ材料で形成されている。
と付加容量用電極15との間には付加容量が形成されない
ため、他の正常な絵素電極に比べ、電荷の保持が不十分
となり、表示むらの原因となることがある。このような
表示むらが生じないようにした構成を有する一実施例を
第２図に示す。本実施例のアクティブマトリクス基板21
に於いても、絵素電極22は非付加容量領域23と付加容量
領域25とに分割されている。付加容量領域25はさらに２
つの付加容量部26a及び26bに分割され、該付加容量部26
c及び26bと非付加容量領域23との間に導通部27a及び27b
がそれぞれ設けられている。本実施例に於いても、導通
部27a及び27bは非付加容量領域23及び付加容量領域25と
同じ材料で形成されている。
もし一方の付加容量部26aと付加容量用電極15との間に
絶縁不良が発生しているならば、導通部27aをレーザCVD
等で切断して付加容量部26aを非付加容領域23から切り
離す。非付加容量領域23と他方の付加容量部26bとが絵
素電極として機能する。
絶縁不良が発生しているならば、導通部27aをレーザCVD
等で切断して付加容量部26aを非付加容領域23から切り
離す。非付加容量領域23と他方の付加容量部26bとが絵
素電極として機能する。
この実施例では、非付加容量領域23と他方の付加容量部
26bとが接続されたままとすることができるので、電荷
は保持され、表示むらが生じない。付加容量部26bと付
加容量容電極15との間に絶縁不良が発生している場合に
は、導通部27bを切断して、非付加容量領域23と付加容
量部26aとにより絵素電極が構成される。
26bとが接続されたままとすることができるので、電荷
は保持され、表示むらが生じない。付加容量部26bと付
加容量容電極15との間に絶縁不良が発生している場合に
は、導通部27bを切断して、非付加容量領域23と付加容
量部26aとにより絵素電極が構成される。
本実施例によれば、付加容量を付与する機能を維持した
ままで、絶縁不良となった部分を容易に且つ短時間に除
去できる。
ままで、絶縁不良となった部分を容易に且つ短時間に除
去できる。
実施例３ 本発明の第３の実施例を第３図に示す。本実施例のアク
ティブマトリクス基板31では、非付加容量領域33に欠陥
が生じた場合に、欠陥部分を切り離せるようにするた
め、非付加容量領域33が２つの分割電極部34a及び34bに
分割されている。分割電極部34aと34bとの間は、２箇所
の導通部38によって接続されている。付加容量領域35は
２個の付加容量部36a及び36bに分割されている。各分割
電極部34a及び34bはそれぞれ導通部37a及び37bを介して
付加容量部36a及び36bとそれぞれ接続されている。本実
施例に於いても、導通部37a、37b、及び二つの導通部38
は何れも非付加容量領域33及び付加容量領域35と同じ材
料で形成されている。もし、分割電極34aに何らかの欠
陥が生じている場合には、２箇所の導通部38がレーザCV
D等で切断される。分割電極部34b及び付加容量部36bに
よって絵素電極としての機能が確保される。付加容量部
36a、36bのどちらかに欠陥がある場合には、実施例２と
同様にして欠陥のある付加容量部を切り離すことができ
る。
ティブマトリクス基板31では、非付加容量領域33に欠陥
が生じた場合に、欠陥部分を切り離せるようにするた
め、非付加容量領域33が２つの分割電極部34a及び34bに
分割されている。分割電極部34aと34bとの間は、２箇所
の導通部38によって接続されている。付加容量領域35は
２個の付加容量部36a及び36bに分割されている。各分割
電極部34a及び34bはそれぞれ導通部37a及び37bを介して
付加容量部36a及び36bとそれぞれ接続されている。本実
施例に於いても、導通部37a、37b、及び二つの導通部38
は何れも非付加容量領域33及び付加容量領域35と同じ材
料で形成されている。もし、分割電極34aに何らかの欠
陥が生じている場合には、２箇所の導通部38がレーザCV
D等で切断される。分割電極部34b及び付加容量部36bに
よって絵素電極としての機能が確保される。付加容量部
36a、36bのどちらかに欠陥がある場合には、実施例２と
同様にして欠陥のある付加容量部を切り離すことができ
る。
このように本実施例の構成によれば、非付加容量領域33
中に欠陥部分がある場合でも、該欠陥部分を含む絵素電
極の部分を容易に且つ短時間で、しかも付加容量は付与
されたままで切断することができる。
中に欠陥部分がある場合でも、該欠陥部分を含む絵素電
極の部分を容易に且つ短時間で、しかも付加容量は付与
されたままで切断することができる。
尚、非付加容量領域33は３個以上の分割電極部に分割す
ることもできる。この場合、分割の態様を工夫すること
によって、その内のTFT3に直接接続された分割電極部を
除く何れかの分割電極部に欠陥が生じていても該分割電
極部を切り離すことができる。
ることもできる。この場合、分割の態様を工夫すること
によって、その内のTFT3に直接接続された分割電極部を
除く何れかの分割電極部に欠陥が生じていても該分割電
極部を切り離すことができる。
実施例４ 第４図に本発明の第４の実施例を示す。本実施例のアク
ティブマトリクス基板51では実施例１と同様に、絵素電
極２は付加容量領域2bと非付加容量領域2aとに分割され
ている。そして、この２つの領域2a及び2bの間は、導通
部29によって電気的に接続されている。本実施例の導通
部29は、実施例１〜３の導通部とは異なり、付加容量領
域2b及び非付加容量領域2aとは別に形成され、両者間を
橋絡する矩形の導通膜30を有している。第５図は第４図
の導通部29上のＶ−Ｖ線に沿った断面図である。導通部
29を構成する導通膜30両端は、付加容量領域2b及び非付
加容量領域2aの下層にそれぞれ接して設けられる。
ティブマトリクス基板51では実施例１と同様に、絵素電
極２は付加容量領域2bと非付加容量領域2aとに分割され
ている。そして、この２つの領域2a及び2bの間は、導通
部29によって電気的に接続されている。本実施例の導通
部29は、実施例１〜３の導通部とは異なり、付加容量領
域2b及び非付加容量領域2aとは別に形成され、両者間を
橋絡する矩形の導通膜30を有している。第５図は第４図
の導通部29上のＶ−Ｖ線に沿った断面図である。導通部
29を構成する導通膜30両端は、付加容量領域2b及び非付
加容量領域2aの下層にそれぞれ接して設けられる。
実施例１と同様に、絵素電極２の付加容量領域2bと付加
容量用電極15との間に絶縁不良が発生し、絵素欠陥とな
った場合には、付加容量領域2bと非付加容量領域2aとの
間の導通膜30をレーザCVD等で切断し、付加容量領域2b
を非付加容量領域2aより切り離す。これにより、付加容
量用電極15と対向しておらず、従って該電極15との間に
絶縁不良の問題のない非付加容量領域2aによって絵素電
極としての機能が確保される。
容量用電極15との間に絶縁不良が発生し、絵素欠陥とな
った場合には、付加容量領域2bと非付加容量領域2aとの
間の導通膜30をレーザCVD等で切断し、付加容量領域2b
を非付加容量領域2aより切り離す。これにより、付加容
量用電極15と対向しておらず、従って該電極15との間に
絶縁不良の問題のない非付加容量領域2aによって絵素電
極としての機能が確保される。
導通部29のこのような構成によって、付加容量領域2bと
非付加容量領域2aとを電気的に接続する為の導通膜30の
材料を、絵素電極を構成している材料とは異なる材料と
することができる。即ちレーザCVD等で切断し易い材料
を選択することができる。
非付加容量領域2aとを電気的に接続する為の導通膜30の
材料を、絵素電極を構成している材料とは異なる材料と
することができる。即ちレーザCVD等で切断し易い材料
を選択することができる。
実施例５ 第６図に本発明の第５の実施例を示す。本実施例のアク
ティブマトリクス基板61では実施例２と同様に、絵素電
極22が非付加容量領域23と付加容量領域25とに分割さ
れ、更に付加容量領域25が２つの付加容量部26a及び26b
に分割されている。それぞれの付加容量部26a及び26bと
非付加容量領域23との間には導通部29a及び29bが備えら
れている。導通部29a及び29bは第５図に示す実施例４の
導通部29と同様の構成を有している。
ティブマトリクス基板61では実施例２と同様に、絵素電
極22が非付加容量領域23と付加容量領域25とに分割さ
れ、更に付加容量領域25が２つの付加容量部26a及び26b
に分割されている。それぞれの付加容量部26a及び26bと
非付加容量領域23との間には導通部29a及び29bが備えら
れている。導通部29a及び29bは第５図に示す実施例４の
導通部29と同様の構成を有している。
実施例２と同様に、もし一方の付加容量部26aと付加容
量用電極15との間に絶縁不良が発生しているならば、付
加容量部26aと非付加容量領域23との間の導通膜30aをレ
ーザCVD等で切断して、付加容量部26aを非付加容量領域
23から切り離す。このようにすれば非付加容量領域23と
他方の付加容量部26bとが絵素電極として機能すること
ができる。
量用電極15との間に絶縁不良が発生しているならば、付
加容量部26aと非付加容量領域23との間の導通膜30aをレ
ーザCVD等で切断して、付加容量部26aを非付加容量領域
23から切り離す。このようにすれば非付加容量領域23と
他方の付加容量部26bとが絵素電極として機能すること
ができる。
本実施例では、非付加容量領域23と他方の付加容量部26
bとが接続されたままとすることができるので、電荷は
保持され、表示むらが生じない。付加容量部26bと付加
容量用電極15との間に絶縁不良が発生している場合に
は、付加容量部26bと非付加容量領域23との間の導通部3
0bを切断して、非付加容量領域23と付加容量部26aとに
より絵素電極が構成される。
bとが接続されたままとすることができるので、電荷は
保持され、表示むらが生じない。付加容量部26bと付加
容量用電極15との間に絶縁不良が発生している場合に
は、付加容量部26bと非付加容量領域23との間の導通部3
0bを切断して、非付加容量領域23と付加容量部26aとに
より絵素電極が構成される。
本実施例によれば、付加容量を付与する機能を維持した
ままで、絶縁不良となった部分を容易に且つ短時間に除
去できる。
ままで、絶縁不良となった部分を容易に且つ短時間に除
去できる。
実施例６ 第７図に第１図に示す実施例１のアクティブマトリクス
基板１を用いたアクティブマトリクス表示装置を示す。
実施例１のアクティブマトリクス基板１上の全面にSiNx
等からなる保護膜43が形成され、更にその上から配向膜
44が形成されている。アクティブマトリクス基板１に対
向する対向基板50では、絶縁性基板53上にブラックスト
ライプ47、カラーフィルタ48、が形成され、更に対向電
極46、配向膜45が形成されている。アクティブマトリク
ス基板１と、この対向基板50との間に、表示媒体として
液晶49が封入されてアクティブマトリクス表示装置が構
成されている。
基板１を用いたアクティブマトリクス表示装置を示す。
実施例１のアクティブマトリクス基板１上の全面にSiNx
等からなる保護膜43が形成され、更にその上から配向膜
44が形成されている。アクティブマトリクス基板１に対
向する対向基板50では、絶縁性基板53上にブラックスト
ライプ47、カラーフィルタ48、が形成され、更に対向電
極46、配向膜45が形成されている。アクティブマトリク
ス基板１と、この対向基板50との間に、表示媒体として
液晶49が封入されてアクティブマトリクス表示装置が構
成されている。
本実施例のアクティブマトリクス表示装置では、２つの
絶縁性基板６及び53のうち何れか一方を透光性の基板と
することができるので、表示装置として作動させた状態
で絵素欠陥の位置を特定した後、表示装置のままで絵素
欠陥を修正することができる。絵素欠陥が絵素電極２の
付加容量領域2bと付加容量用電極15との間に絶縁不良に
よって生じている場合には、表示装置の外部から透光性
の基板を介してレーザ光等を照射して、前述の二つの導
通部2c、2cを切断する。このように外部から付加容量領
域2bを非付加容量領域2aから切り離すことによって、絵
素欠陥が修正される。
絶縁性基板６及び53のうち何れか一方を透光性の基板と
することができるので、表示装置として作動させた状態
で絵素欠陥の位置を特定した後、表示装置のままで絵素
欠陥を修正することができる。絵素欠陥が絵素電極２の
付加容量領域2bと付加容量用電極15との間に絶縁不良に
よって生じている場合には、表示装置の外部から透光性
の基板を介してレーザ光等を照射して、前述の二つの導
通部2c、2cを切断する。このように外部から付加容量領
域2bを非付加容量領域2aから切り離すことによって、絵
素欠陥が修正される。
上述の切断は表示媒体である液晶49から離隔されたガラ
ス基板６と保護膜43との間で行われるので、レーザ光照
射によって蒸発或いは溶融した導通部2cを構成する材料
が、液晶49に混入することはない。従って、表示装置の
画像品位の低下を生じることはない。このように本発明
のアクティブマトリクス表示装置に於いては、絵素欠陥
の修正を表示装置のままで行うことができる。
ス基板６と保護膜43との間で行われるので、レーザ光照
射によって蒸発或いは溶融した導通部2cを構成する材料
が、液晶49に混入することはない。従って、表示装置の
画像品位の低下を生じることはない。このように本発明
のアクティブマトリクス表示装置に於いては、絵素欠陥
の修正を表示装置のままで行うことができる。
また、詳細な説明を省略するが、実施例２又は実施例３
のアクティブマトリクス基板を用いても、本実施例と同
様の絵素欠陥の修正を行うことのできる表示装置が得ら
れる。
のアクティブマトリクス基板を用いても、本実施例と同
様の絵素欠陥の修正を行うことのできる表示装置が得ら
れる。
実施例７ 第８図は第４図に示す実施例４のアクティブマトリクス
基板51を用いてアクティブマトリクス表示装置を作製
し、第４図のＶ−Ｖ線を含む面で切断した断面図であ
る。実施例４のアクティブマトリクス基板51上の全面に
SiNx等からなる保護膜43が形成され、更にその上から配
向膜44が形成されている。
基板51を用いてアクティブマトリクス表示装置を作製
し、第４図のＶ−Ｖ線を含む面で切断した断面図であ
る。実施例４のアクティブマトリクス基板51上の全面に
SiNx等からなる保護膜43が形成され、更にその上から配
向膜44が形成されている。
アクティブマトリクス基板51に対向する対向基板50で
は、絶縁性基板53にブラックストライプ47（図示せ
ず）、及びカラーフィルタ48が形成され、更に対向電極
46、及び配向膜45が形成されている。アクティブマトリ
クス基板51と、この対向基板50との間に、表示媒体とし
て液晶49が封入されてアクティブマトリクス表示装置が
構成される。
は、絶縁性基板53にブラックストライプ47（図示せ
ず）、及びカラーフィルタ48が形成され、更に対向電極
46、及び配向膜45が形成されている。アクティブマトリ
クス基板51と、この対向基板50との間に、表示媒体とし
て液晶49が封入されてアクティブマトリクス表示装置が
構成される。
本実施例のアクティブマトリクス表示装置では、２つの
絶縁性基板６及び53のうち何れか一方を透光性の基板と
することができるので、表示装置として作動させた状態
で絵素欠陥の位置を特定した後、表示装置のままで絵素
欠陥を修正することができる。絵素欠陥が、絵素電極の
付加容量領域2bと付加容量用電極15との間の絶縁不良等
によって生じている場合には、表示装置の外部から透光
性の基板を介してレーザ光等を第８図の矢印52で示す位
置に照射し、導電膜30を切断する。このように外部から
付加容量領域2bを非付加容量領域2aより切り離すことに
よって、絵素欠陥の修正を表示装置のままで行うことが
できる。
絶縁性基板６及び53のうち何れか一方を透光性の基板と
することができるので、表示装置として作動させた状態
で絵素欠陥の位置を特定した後、表示装置のままで絵素
欠陥を修正することができる。絵素欠陥が、絵素電極の
付加容量領域2bと付加容量用電極15との間の絶縁不良等
によって生じている場合には、表示装置の外部から透光
性の基板を介してレーザ光等を第８図の矢印52で示す位
置に照射し、導電膜30を切断する。このように外部から
付加容量領域2bを非付加容量領域2aより切り離すことに
よって、絵素欠陥の修正を表示装置のままで行うことが
できる。
以上の各実施例では３端子素子であるTFTを有するアク
ティブマトリクス基板について説明したが、本発明を例
えば、MIM等の２端子素子を有するアクティブマトリク
ス基板にも適用され得る。また、上記実施例では液晶を
用いた表示装置について説明したが、本発明は表示媒体
として薄膜発光層、分散型EL発光層、プラズマ発光体等
を用いた各種表示装置にも適用可能である。
ティブマトリクス基板について説明したが、本発明を例
えば、MIM等の２端子素子を有するアクティブマトリク
ス基板にも適用され得る。また、上記実施例では液晶を
用いた表示装置について説明したが、本発明は表示媒体
として薄膜発光層、分散型EL発光層、プラズマ発光体等
を用いた各種表示装置にも適用可能である。
（発明の効果） 本発明は、このように、絵素電極が分割され、それらの
間に部分的な導通部が設けられているので、絵素電極に
欠陥が発生した場合には該欠陥を有する絵素電極部分を
導通部の切断によって切り離すことができる。その絵素
欠陥を光学的に容易に検出することができる表示装置と
して完成している状態の時に絵素欠陥のレーザ修正をす
ることができ、そのため、検査工程及び修正工程が簡略
化され、表示装置の量産化、コスト低減に寄与すること
ができる。
間に部分的な導通部が設けられているので、絵素電極に
欠陥が発生した場合には該欠陥を有する絵素電極部分を
導通部の切断によって切り離すことができる。その絵素
欠陥を光学的に容易に検出することができる表示装置と
して完成している状態の時に絵素欠陥のレーザ修正をす
ることができ、そのため、検査工程及び修正工程が簡略
化され、表示装置の量産化、コスト低減に寄与すること
ができる。
この絵素欠陥のレーザ修正は、導通部が絵素欠陥修正用
の保護膜によって被覆されているため、レーザ照射によ
って蒸発または溶融した導電部を構成する材料が液晶に
混入することを防止することができる。
の保護膜によって被覆されているため、レーザ照射によ
って蒸発または溶融した導電部を構成する材料が液晶に
混入することを防止することができる。
したがって、絵素欠陥の修正を容易かつ短時間で行うこ
とができ、修正を行っても表示むらを生じない。
とができ、修正を行っても表示むらを生じない。
第１図は本発明の第１の実施例の示す平面図、第２図は
第２の実施例を示す平面図、第３図は第３の実施例の平
面図、第４図は本発明の第４の実施例を示す平面図、第
５図は第４図のＶ−Ｖ線に沿った断面図、第６図は本発
明の第５の実施例を示す平面図、第７図及び第８図はそ
れぞれ第１図及び第４図のアクティブマトリクス基板を
用いたアクティブマトリクス表示装置の断面図、第９図
は従来のアクティブマトリクス基板の一例を示す平面
図、第10図は第９図のＸ−Ｘ線に沿う断面図である。 ３……TFT、４……ゲートバスライン、５……ソースバ
スライン、6,53……絶縁性基板、15……付加容量用電
極、2,22,32……絵素電極、2b,25,35……付加容量領
域、2a,23,33……非付加容量領域、2c,27a,27b,29,29a,
29b,37a,37b,38……導通部、26a,26b,36a,36b……付加
容量部、30,30a,30b……導電膜、34a,34b……分割電極
部、43……保護膜、44,45……配向膜、46……対向電
極、48……カラーフィルタ、49……液晶、50……対向基
板。
第２の実施例を示す平面図、第３図は第３の実施例の平
面図、第４図は本発明の第４の実施例を示す平面図、第
５図は第４図のＶ−Ｖ線に沿った断面図、第６図は本発
明の第５の実施例を示す平面図、第７図及び第８図はそ
れぞれ第１図及び第４図のアクティブマトリクス基板を
用いたアクティブマトリクス表示装置の断面図、第９図
は従来のアクティブマトリクス基板の一例を示す平面
図、第10図は第９図のＸ−Ｘ線に沿う断面図である。 ３……TFT、４……ゲートバスライン、５……ソースバ
スライン、6,53……絶縁性基板、15……付加容量用電
極、2,22,32……絵素電極、2b,25,35……付加容量領
域、2a,23,33……非付加容量領域、2c,27a,27b,29,29a,
29b,37a,37b,38……導通部、26a,26b,36a,36b……付加
容量部、30,30a,30b……導電膜、34a,34b……分割電極
部、43……保護膜、44,45……配向膜、46……対向電
極、48……カラーフィルタ、49……液晶、50……対向基
板。
フロントページの続き (72)発明者 橋本 典夫 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 森本 弘 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 中沢 清 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 加藤 博章 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 金森 謙 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 平２−79026（ＪＰ，Ａ) 特開 昭59−119322（ＪＰ，Ａ)
Claims (4)
- 【請求項１】透光性基板と該透光性基板に対向して配設
される対向基板との間に印加電圧に応答して光学特性が
変調される表示媒体が挿入され、該透光性基板に複数の
絵素電極がマトリクス状に配列され、該絵素電極の下方
に付加容量用電極が設けられているアクティブマトリク
ス表示装置であって、 該絵素電極が該付加容量用電極と対向している付加容量
領域と、非付加容量領域とに分割され、該付加容量領域
と該非付加容量領域との間を電気的に接続する導通部が
設けられ、該表示媒体側で該導通部が絵素欠陥修正用の
保護膜によって被覆されているアクティブマトリクス表
示装置。 - 【請求項２】前記付加容量領域が複数の部分に分割さ
れ、前記導通部が複数個設けられ、該分割された該部分
のそれぞれと、前記非付加容量領域との間は、該導通部
の少なくとも１個によって電気的に接続されている請求
項１に記載のアクティブマトリクス表示装置。 - 【請求項３】前記非付加容量領域が複数の電極部に分割
され、該電極部の内の互いに隣接する電極部間を電気的
に接続する他の導通部が設けられている請求項２記載の
アクティブマトリクス表示装置。 - 【請求項４】前記導通部の一端と前記付加容量領域の一
部とが重畳され、該導通部の他端と前記非付加容量領域
の一部とが重畳されている請求項１乃至３のいずれかに
記載のアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7782989A JPH0786618B2 (ja) | 1988-12-29 | 1989-03-28 | アクティブマトリクス表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33412688 | 1988-12-29 | ||
| JP63-334126 | 1988-12-29 | ||
| JP7782989A JPH0786618B2 (ja) | 1988-12-29 | 1989-03-28 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02275927A JPH02275927A (ja) | 1990-11-09 |
| JPH0786618B2 true JPH0786618B2 (ja) | 1995-09-20 |
Family
ID=26418884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7782989A Expired - Lifetime JPH0786618B2 (ja) | 1988-12-29 | 1989-03-28 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786618B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100968329B1 (ko) * | 2007-03-12 | 2010-07-08 | 프라임 뷰 인터내셔널 코오포레이션 리미티드 | 표시 전극의 구조 및 수리 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2818197B2 (ja) * | 1989-05-23 | 1998-10-30 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| JP2650780B2 (ja) * | 1990-11-30 | 1997-09-03 | シャープ株式会社 | アクティブマトリクス基板 |
| US5287206A (en) * | 1990-11-30 | 1994-02-15 | Sharp Kabushiki Kaisha | Active matrix display device |
| JPH07119919B2 (ja) * | 1991-05-15 | 1995-12-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JP3312101B2 (ja) * | 1996-07-02 | 2002-08-05 | シャープ株式会社 | 液晶表示装置 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| KR20000002802A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 액정 표시 장치 |
| KR100845667B1 (ko) | 2004-05-28 | 2008-07-11 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판, 액티브 매트릭스 기판의 수정 방법, 대향 기판, 액정 표시 장치, 표시장치 및 표시 장치의 수정 방법 |
| WO2010100790A1 (ja) | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US8976209B2 (en) | 2009-03-05 | 2015-03-10 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940684A (ja) * | 1982-08-31 | 1984-03-06 | セイコーエプソン株式会社 | 表示パネル |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
| JP2619011B2 (ja) * | 1988-09-16 | 1997-06-11 | 株式会社東芝 | 液晶表示素子 |
-
1989
- 1989-03-28 JP JP7782989A patent/JPH0786618B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100968329B1 (ko) * | 2007-03-12 | 2010-07-08 | 프라임 뷰 인터내셔널 코오포레이션 리미티드 | 표시 전극의 구조 및 수리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02275927A (ja) | 1990-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI382221B (zh) | 液晶顯示裝置之陣列基板 | |
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US20130235279A1 (en) | Display device and television device | |
| US6191832B1 (en) | Active matrix display device and methods for correcting defect thereof | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH0786618B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0572540A (ja) | 液晶表示装置 | |
| JP2650780B2 (ja) | アクティブマトリクス基板 | |
| JP2619011B2 (ja) | 液晶表示素子 | |
| JPH11305260A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH0545034B2 (ja) | ||
| KR20040074931A (ko) | 표시 장치용 전극 기판 | |
| JPH0786619B2 (ja) | アクティブマトリクス表示装置 | |
| KR100488942B1 (ko) | 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| JPH0324524A (ja) | アクティブマトリクス表示装置 | |
| KR100529572B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2624812B2 (ja) | 液晶表示装置および液晶表示パネルの製造方法 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| JPH05100237A (ja) | アクテイブマトリクス表示装置の線欠陥修正方法 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPH06230416A (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |