JPH0545034B2 - - Google Patents
Info
- Publication number
- JPH0545034B2 JPH0545034B2 JP59268593A JP26859384A JPH0545034B2 JP H0545034 B2 JPH0545034 B2 JP H0545034B2 JP 59268593 A JP59268593 A JP 59268593A JP 26859384 A JP26859384 A JP 26859384A JP H0545034 B2 JPH0545034 B2 JP H0545034B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- wiring
- intersection
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polyparaxylylene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、薄膜トランジスタ(以下TFTと称
す)アレイを有し、このTFTの電極重なり部の
シヨート部の修復が容易に行ない得る表示素子の
修復方法に関するものである。
す)アレイを有し、このTFTの電極重なり部の
シヨート部の修復が容易に行ない得る表示素子の
修復方法に関するものである。
[従来の技術]
本来、TFTを駆動素子として用いる液晶表示
装置は、透明基板上にTFTに接続した透明な画
素電極と、対向する透明導電膜間に液晶を挾持す
ることによつて、上下基板を光が透過できる透過
構成の表示器を高い画素密度で作れるという特徴
を有している。ところで、この種の従来装置は、
基本的には一枚の基板の上に、ゲート電極、ドレ
イン電極、ソース電極の三つの機能を示す電極を
マトリクス状に配置したTFT基板(マトリクス
基板)と、共通電極となる対向電極基板の二枚の
基板間に液晶を挾持して構成されてきた。このよ
うな従来構成のTFT基板を用いた表示装置の一
例として、TFTアクテイブマトリクス型液晶表
示装置の概略断面図を第4図に示す。
装置は、透明基板上にTFTに接続した透明な画
素電極と、対向する透明導電膜間に液晶を挾持す
ることによつて、上下基板を光が透過できる透過
構成の表示器を高い画素密度で作れるという特徴
を有している。ところで、この種の従来装置は、
基本的には一枚の基板の上に、ゲート電極、ドレ
イン電極、ソース電極の三つの機能を示す電極を
マトリクス状に配置したTFT基板(マトリクス
基板)と、共通電極となる対向電極基板の二枚の
基板間に液晶を挾持して構成されてきた。このよ
うな従来構成のTFT基板を用いた表示装置の一
例として、TFTアクテイブマトリクス型液晶表
示装置の概略断面図を第4図に示す。
第4図を参照して、ガラス基板1上には、スイ
ツチング回路としてのTFTが形成されるが、こ
のTFTは、Al、Cr、Cu等の金属薄膜からなるゲ
ート電極2、たとえばSiN:H層からなる層間絶
縁層3および半導体パツト4を包含する。TFT
を構成する半導体パツト4としてはたとえばSi、
Cds、CdSe、CdTe、Te等が用いられ、特に非晶
質、多結晶又は微晶質のSiが好適に用いられる。
非晶質SiはH原子又はハロゲン原子(特にF原
子)を含むことができる。H原子又はハロゲン原
子はそれぞれ単独で含まれてもよいし双方が含ま
れてもよい。層間絶縁層3及び半導体層4はグロ
ー放電法、CVD法等一般に知られている多くの
方法により作成される。低温で層形成を行うには
グロー放電法を利用することができる。
ツチング回路としてのTFTが形成されるが、こ
のTFTは、Al、Cr、Cu等の金属薄膜からなるゲ
ート電極2、たとえばSiN:H層からなる層間絶
縁層3および半導体パツト4を包含する。TFT
を構成する半導体パツト4としてはたとえばSi、
Cds、CdSe、CdTe、Te等が用いられ、特に非晶
質、多結晶又は微晶質のSiが好適に用いられる。
非晶質SiはH原子又はハロゲン原子(特にF原
子)を含むことができる。H原子又はハロゲン原
子はそれぞれ単独で含まれてもよいし双方が含ま
れてもよい。層間絶縁層3及び半導体層4はグロ
ー放電法、CVD法等一般に知られている多くの
方法により作成される。低温で層形成を行うには
グロー放電法を利用することができる。
半導体パツト4に接続して、それぞれAl、Cr、
Cu等の金属薄膜からなるソース電極5及びドレ
イン電極6が設けられ、このドレイン電極と接続
して、画素(表示部)をなす画素電極7が設けら
れる。画素電極7としては、たとえばインジウム
−スズ酸化物(ITO)、酸化スズ、金薄膜等の透
明電極を用いることができる。
Cu等の金属薄膜からなるソース電極5及びドレ
イン電極6が設けられ、このドレイン電極と接続
して、画素(表示部)をなす画素電極7が設けら
れる。画素電極7としては、たとえばインジウム
−スズ酸化物(ITO)、酸化スズ、金薄膜等の透
明電極を用いることができる。
上記したようなTFT構造を覆つてポリイミド、
ポリパラキシリレン、ポリビニルアルコール等の
有機物薄膜からなる液晶配向のための配向層8が
設けられ、同様な材料からなる対向基板12の配
向層9との間に、ツイステツドネマチツク
(TN)液晶層10が挾持される。対向基板12
は、基板1と同様なガラス基板であり、画素電極
7に対向する対向電極11上に、上記した配向層
9を有する。これら基板1及び12上の電極その
他の素子は通常の薄膜堆積法及びフオトリソエツ
チング法により形成することができる。また基板
1と12とは、適宜シール部材により固定して間
隙を、例えば5〜10μmに保持し、この間隙に液
晶10が封入される。これら基板1および12の
両外側には、更に一対の偏光板13及び14が、
例えばクロスニコルあるいはパラレルニコルの関
係に配置され、照射光15による画像表示に供さ
れる。
ポリパラキシリレン、ポリビニルアルコール等の
有機物薄膜からなる液晶配向のための配向層8が
設けられ、同様な材料からなる対向基板12の配
向層9との間に、ツイステツドネマチツク
(TN)液晶層10が挾持される。対向基板12
は、基板1と同様なガラス基板であり、画素電極
7に対向する対向電極11上に、上記した配向層
9を有する。これら基板1及び12上の電極その
他の素子は通常の薄膜堆積法及びフオトリソエツ
チング法により形成することができる。また基板
1と12とは、適宜シール部材により固定して間
隙を、例えば5〜10μmに保持し、この間隙に液
晶10が封入される。これら基板1および12の
両外側には、更に一対の偏光板13及び14が、
例えばクロスニコルあるいはパラレルニコルの関
係に配置され、照射光15による画像表示に供さ
れる。
第5図は、このようなTFTをマトリクス配置
した時の等価回路図である。前記ゲート電極の配
線が、必要な例えば走査線x1,x2,x3,…xoに相
当する本数設けられ、前記ソースの配線は、所望
の水平方向解像度を与えるに必要な、例えば信号
線y1,y2,y3,…ynに相当する本数設けられる。
各交点に前記TFT21が各々設けられ、各々の
ドレインに対し画素となる電極と対向電極間で液
晶の画素22が構成される。端子23は対向電極
によつて共通接続されている。
した時の等価回路図である。前記ゲート電極の配
線が、必要な例えば走査線x1,x2,x3,…xoに相
当する本数設けられ、前記ソースの配線は、所望
の水平方向解像度を与えるに必要な、例えば信号
線y1,y2,y3,…ynに相当する本数設けられる。
各交点に前記TFT21が各々設けられ、各々の
ドレインに対し画素となる電極と対向電極間で液
晶の画素22が構成される。端子23は対向電極
によつて共通接続されている。
この表示パネルの駆動は、例えばゲート線に画
素信号を、ソース線には駆動用電圧を走査して印
加すると(ゲート線に信号が入力されている間に
限つて)、これらの電極の交点のうちの選択され
た箇所でソース〜ドレイン(ドツト電極)間が導
通して、ドレイン電極と対向電極との間で電場が
生じ、液晶層の液晶分子の配列状態が変化するこ
とにより表示が行われる。
素信号を、ソース線には駆動用電圧を走査して印
加すると(ゲート線に信号が入力されている間に
限つて)、これらの電極の交点のうちの選択され
た箇所でソース〜ドレイン(ドツト電極)間が導
通して、ドレイン電極と対向電極との間で電場が
生じ、液晶層の液晶分子の配列状態が変化するこ
とにより表示が行われる。
第6図は、このような構成の表示装置のTFT
側基板の単位セルを示す平面図である。
側基板の単位セルを示す平面図である。
第6図において、31はゲート配線部で、32
はゲートである。
はゲートである。
このゲート上に絶縁層(図示せず)を介して設
けた半導体パツト34があり、その一端に接して
ソース線及びソース配線35があり、半導体の他
端にはドレイン36があり、絶縁層に設けられた
コンタクトホール36aを介して、透明電極37
が表示画素として設けられている。光導電性を有
する半導体材料を用いるときには、少なくとも半
導体パツト34の下のゲート32は遮光性の材料
が好適であり、ゲート配線部31も金属が用いら
れる。同時にTFT上にも絶縁層を介して遮光層
33が設けられると有効で、例えばこの端子もコ
ンタクトホール33aを介してゲート線31に接
続できる。この構成によつてx方向のピツチPx
と、y方向のピツチPyを繰り返しパターンとし
て、多数の画素が作られる。このパネルで表示に
有効な光学的変化を示す部分は、透明電極37で
構成するドレイン部のみである。図から明らかな
ように、ゲート配線部31、ソース配線35は直
接液晶を動作して表示に利用することはできな
い。即ち1画素に相当するPx×Pyの面積のう
ち、表示効果を示さないスペースは、ゲート線と
その配線の為の〓間、ソース線とその〓間、及び
TFT自体とその遮光部材によるものである。
けた半導体パツト34があり、その一端に接して
ソース線及びソース配線35があり、半導体の他
端にはドレイン36があり、絶縁層に設けられた
コンタクトホール36aを介して、透明電極37
が表示画素として設けられている。光導電性を有
する半導体材料を用いるときには、少なくとも半
導体パツト34の下のゲート32は遮光性の材料
が好適であり、ゲート配線部31も金属が用いら
れる。同時にTFT上にも絶縁層を介して遮光層
33が設けられると有効で、例えばこの端子もコ
ンタクトホール33aを介してゲート線31に接
続できる。この構成によつてx方向のピツチPx
と、y方向のピツチPyを繰り返しパターンとし
て、多数の画素が作られる。このパネルで表示に
有効な光学的変化を示す部分は、透明電極37で
構成するドレイン部のみである。図から明らかな
ように、ゲート配線部31、ソース配線35は直
接液晶を動作して表示に利用することはできな
い。即ち1画素に相当するPx×Pyの面積のう
ち、表示効果を示さないスペースは、ゲート線と
その配線の為の〓間、ソース線とその〓間、及び
TFT自体とその遮光部材によるものである。
[発明が解決しようとする問題点]
この様なTFT基板を用いて平面パネル表示を
行なうに際しては、ゲート配線部31とソース配
線35が、電気的に接続されていてはならない。
しかし、実際には、プロセス中のゴミ等の影響で
ゲート配線部31とソース配線35が重なり合つ
た部分35bでシヨートすることがある。この部
分がシヨートすると、ゲート配線部31に印加さ
れた信号と、ソース配線35に印加された信号と
がまざり合い、結果としてシヨートしたゲート配
線とソース配線にTFTを介して接続しているす
べての透明電極へ、まざり合つた信号が印加さ
れ、パネル表示として見た場合十字線状の欠陥と
なつて現われる。
行なうに際しては、ゲート配線部31とソース配
線35が、電気的に接続されていてはならない。
しかし、実際には、プロセス中のゴミ等の影響で
ゲート配線部31とソース配線35が重なり合つ
た部分35bでシヨートすることがある。この部
分がシヨートすると、ゲート配線部31に印加さ
れた信号と、ソース配線35に印加された信号と
がまざり合い、結果としてシヨートしたゲート配
線とソース配線にTFTを介して接続しているす
べての透明電極へ、まざり合つた信号が印加さ
れ、パネル表示として見た場合十字線状の欠陥と
なつて現われる。
本発明はこの様な従来の問題点に鑑みなされた
もので、比較的製造上の困難性を伴なわずに、十
字線状の欠陥のない高密度画素表示を可能とする
TFT駆動の表示素子の修復方法を提供すること
にある。
もので、比較的製造上の困難性を伴なわずに、十
字線状の欠陥のない高密度画素表示を可能とする
TFT駆動の表示素子の修復方法を提供すること
にある。
[問題点を解決するための手段]及び[作用]
本発明の表示素子の修復方法は、複数個の電極
を備えている、薄膜トランジスタアレイを設けた
第1の基板と、対向電極を設けた第2の基板間に
電気光学的変調材料の層を挟持した構造を有し、
前記薄膜トランジスタアレイのゲート線とソース
線の交差部の該ゲート線部、もしくは該ソース線
部を、少なくとも2本以上に分割し、該交差部の
前後で1本に結合されている表示素子の修復方法
であつて、上記交差部において、該ゲート線と該
ソース線のシヨートしている箇所の前後で分割し
ている該ゲート線部もしくは該ソース線部をレー
ザーにより切断することにより、ゲート信号とソ
ース信号がまざり合うことを防止するものであ
る。またレーザーにより切断すると、シヨート箇
所を含む分割配線が全て除去されてしまうため、
シヨートしていないもう一方の配線のみが残り、
シヨートした配線部分で新たなシヨートを生じる
心配も無い。
を備えている、薄膜トランジスタアレイを設けた
第1の基板と、対向電極を設けた第2の基板間に
電気光学的変調材料の層を挟持した構造を有し、
前記薄膜トランジスタアレイのゲート線とソース
線の交差部の該ゲート線部、もしくは該ソース線
部を、少なくとも2本以上に分割し、該交差部の
前後で1本に結合されている表示素子の修復方法
であつて、上記交差部において、該ゲート線と該
ソース線のシヨートしている箇所の前後で分割し
ている該ゲート線部もしくは該ソース線部をレー
ザーにより切断することにより、ゲート信号とソ
ース信号がまざり合うことを防止するものであ
る。またレーザーにより切断すると、シヨート箇
所を含む分割配線が全て除去されてしまうため、
シヨートしていないもう一方の配線のみが残り、
シヨートした配線部分で新たなシヨートを生じる
心配も無い。
[実施例]
添付の図面に基づいて本発明の実施例を説明す
る。
る。
第1図は、本発明に係る表示素子のソース配線
を分割した一実施例を示す部分平面図、第2図
は、ゲート配線を分割した一実施例を示す部分平
面図であり、第3図はゲート配線部とソース配線
部の交差部の一例を拡大して示す部分平面拡大図
である。第3図においてソース配線35はゲート
配線31と交差する部分の前後で2分割され交差
部65b1と65b2でゲート配線31と交差してい
る。いまソース配線35を形成後、ソース配線部
とゲート配線部のシヨート箇所をシヨートチエツ
カーで15V印加し検査すると、シヨート箇所68
は灰色〜黒色の点となつて顕微鏡で確認できる。
このシヨート箇所68のある交差部65b1の前後
のソース配線部を、炭酸ガスレーザにより切断す
ることにより、シヨート箇所68をソース配線3
5から分離できた。
を分割した一実施例を示す部分平面図、第2図
は、ゲート配線を分割した一実施例を示す部分平
面図であり、第3図はゲート配線部とソース配線
部の交差部の一例を拡大して示す部分平面拡大図
である。第3図においてソース配線35はゲート
配線31と交差する部分の前後で2分割され交差
部65b1と65b2でゲート配線31と交差してい
る。いまソース配線35を形成後、ソース配線部
とゲート配線部のシヨート箇所をシヨートチエツ
カーで15V印加し検査すると、シヨート箇所68
は灰色〜黒色の点となつて顕微鏡で確認できる。
このシヨート箇所68のある交差部65b1の前後
のソース配線部を、炭酸ガスレーザにより切断す
ることにより、シヨート箇所68をソース配線3
5から分離できた。
上記実施例ではソース配線を2分割にした例に
ついて述べたが、第2図に示したように、ゲート
配線を2分割した場合でも、同様にシヨート箇所
を修復することが可能である。
ついて述べたが、第2図に示したように、ゲート
配線を2分割した場合でも、同様にシヨート箇所
を修復することが可能である。
また、本発明は、液晶としての前述のTN液晶
の他に、米国特許第4367924号公報に記載された
カイラルスメクテツクCまたはH液晶を用いた表
子素子にも用いることができる。
の他に、米国特許第4367924号公報に記載された
カイラルスメクテツクCまたはH液晶を用いた表
子素子にも用いることができる。
[発明の効果]
本発明は、ソース配線もしくはゲート配線を、
上記配線の交差部の前で2分割し、後で1本に結
合するようにしたので、シヨート箇所の修復が可
能となり、歩留りが大幅に向上した。
上記配線の交差部の前で2分割し、後で1本に結
合するようにしたので、シヨート箇所の修復が可
能となり、歩留りが大幅に向上した。
すなわち、歩留りについては、交差部がN箇
所、シヨート箇所がn箇所とすると、歩留りY
(%)=(1−n/N)×100となる。ところが、本発
明 の交差部で2分割する方法をとると、同一のソー
ス配線、もしくは同一のゲート配線の2分割した
交差部が両方ともシヨートする確率は、n/N×n/N =n2/N2、実際のNおよびnの数値はN≒10万個、 n≒10個であるため、 n2/N2=(10/105)2=1/1080 よつて本発明の交差部で2分割し、レーザ等の
手段で修復することにより、十字線状の線欠陥
を、ほぼ0%にすることができた。上記のことか
ら、ソース配線部とゲート配線部の交差部の分割
の割合を増していけば、たとえば、ソース配線部
およびゲート配線部とも2分割にし、1本のソー
ス配線と1本のゲート配線の交差部を4箇所にす
ると、さらに歩留りが向上することは、明らかで
ある。しかし、交差部を必要以上に増やすとは、
表示部の有効表示面積率を低下させるため好まし
くなく、ソース配線部、もしくはゲート配線部の
一方を交差部で2本に分割し、該交差部の前後で
1本に結合するだけで、必要かつ十分である。
所、シヨート箇所がn箇所とすると、歩留りY
(%)=(1−n/N)×100となる。ところが、本発
明 の交差部で2分割する方法をとると、同一のソー
ス配線、もしくは同一のゲート配線の2分割した
交差部が両方ともシヨートする確率は、n/N×n/N =n2/N2、実際のNおよびnの数値はN≒10万個、 n≒10個であるため、 n2/N2=(10/105)2=1/1080 よつて本発明の交差部で2分割し、レーザ等の
手段で修復することにより、十字線状の線欠陥
を、ほぼ0%にすることができた。上記のことか
ら、ソース配線部とゲート配線部の交差部の分割
の割合を増していけば、たとえば、ソース配線部
およびゲート配線部とも2分割にし、1本のソー
ス配線と1本のゲート配線の交差部を4箇所にす
ると、さらに歩留りが向上することは、明らかで
ある。しかし、交差部を必要以上に増やすとは、
表示部の有効表示面積率を低下させるため好まし
くなく、ソース配線部、もしくはゲート配線部の
一方を交差部で2本に分割し、該交差部の前後で
1本に結合するだけで、必要かつ十分である。
第1図は本発明で用いる表示素子のソース配
線を分割した一実施例を示す部分平面図、第2図
はゲート配線を分割した一実施例を示す部分平面
図、第3図はゲート配線部とソース配線部の交差
部の一例を拡大して示す部分平面拡大図、第4図
は、従来構成のTFT基板を用いたTFTアクテイ
ブマトリクス型液晶表示装置の概略断面図、第5
図はTFTをマトリクス配置した時の等価回路図、
第6図はTFT側基板の単位セルを示す平面図で
ある。 1,12:ガラス基板、2:ゲート電極、3:
絶縁層、4,34:半導体パツト、5:ソース電
極、6,36:ドレイン、7,37,37a:表
示画素電極、10:液晶、11:対向電極、3
1:ゲート配線、32:ゲート、35:ソース、
35a:ソース配線、x1,x2…xo:ゲート線、
y1,y2…yn:ソース線、65b1,65b2:ソース
配線とゲート配線の交差部、68:交差部のシヨ
ート箇所。
線を分割した一実施例を示す部分平面図、第2図
はゲート配線を分割した一実施例を示す部分平面
図、第3図はゲート配線部とソース配線部の交差
部の一例を拡大して示す部分平面拡大図、第4図
は、従来構成のTFT基板を用いたTFTアクテイ
ブマトリクス型液晶表示装置の概略断面図、第5
図はTFTをマトリクス配置した時の等価回路図、
第6図はTFT側基板の単位セルを示す平面図で
ある。 1,12:ガラス基板、2:ゲート電極、3:
絶縁層、4,34:半導体パツト、5:ソース電
極、6,36:ドレイン、7,37,37a:表
示画素電極、10:液晶、11:対向電極、3
1:ゲート配線、32:ゲート、35:ソース、
35a:ソース配線、x1,x2…xo:ゲート線、
y1,y2…yn:ソース線、65b1,65b2:ソース
配線とゲート配線の交差部、68:交差部のシヨ
ート箇所。
Claims (1)
- 1 複数個の電極を備えている、薄膜トランジス
タアレイを設けた第1の基板と、対向電極を設け
た第2の基板間に電気光学的変調材料の層を挟持
した構造を有し、前記薄膜トランジスタアレイの
ゲート線とソース線の交差部の該ゲート線部、も
しくは該ソース線部を、少なくとも2本以上に分
割し、該交差部の前後で1本に結合されている表
示素子の修復方法であつて、上記交差部におい
て、該ゲート線と該ソース線のシヨートしている
箇所の前後で分割している該ゲート線部もしくは
該ソース線部をレーザーにより切断することを特
徴とする表示素子の修復方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59268593A JPS61147285A (ja) | 1984-12-21 | 1984-12-21 | 表示素子の修復方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59268593A JPS61147285A (ja) | 1984-12-21 | 1984-12-21 | 表示素子の修復方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61147285A JPS61147285A (ja) | 1986-07-04 |
JPH0545034B2 true JPH0545034B2 (ja) | 1993-07-08 |
Family
ID=17460685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59268593A Granted JPS61147285A (ja) | 1984-12-21 | 1984-12-21 | 表示素子の修復方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61147285A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63221325A (ja) * | 1987-03-11 | 1988-09-14 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
GB2212659A (en) * | 1987-11-20 | 1989-07-26 | Philips Electronic Associated | Multi-level circuit cross-overs |
JPH0536844A (ja) * | 1991-08-02 | 1993-02-12 | Mitsubishi Electric Corp | 半導体装置 |
JP2814814B2 (ja) * | 1992-01-30 | 1998-10-27 | 日本電気株式会社 | 薄膜トランジスタ基板 |
JPH08106108A (ja) * | 1994-10-05 | 1996-04-23 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
JP3617719B2 (ja) * | 1996-04-15 | 2005-02-09 | 株式会社東芝 | 液晶表示装置 |
JP5147330B2 (ja) * | 2006-08-25 | 2013-02-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CN101290408B (zh) * | 2007-04-17 | 2010-04-14 | 北京京东方光电科技有限公司 | 一种薄膜晶体管显示器 |
CN101655620B (zh) * | 2008-08-22 | 2011-12-21 | 清华大学 | 液晶显示屏 |
JP5602281B2 (ja) * | 2013-05-29 | 2014-10-08 | シャープ株式会社 | 表示装置用基板及びそれを用いた液晶表示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6088985A (ja) * | 1983-10-21 | 1985-05-18 | セイコーインスツルメンツ株式会社 | 行列型液晶表示パネル |
-
1984
- 1984-12-21 JP JP59268593A patent/JPS61147285A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6088985A (ja) * | 1983-10-21 | 1985-05-18 | セイコーインスツルメンツ株式会社 | 行列型液晶表示パネル |
Also Published As
Publication number | Publication date |
---|---|
JPS61147285A (ja) | 1986-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5086347A (en) | Liquid crystal display device having metallic bus repair layer | |
US5335102A (en) | Liquid crystal display element and method for treating defective pixels therein | |
KR100374435B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
US6724444B2 (en) | Liquid crystal display device | |
US20090087933A1 (en) | Thin Film Transistor Substrate for a Liquid Crystal Display Wherein a Black Matrix Formed on the Substrate Comprises an Inner Aperture Formed Completely Within the Black Matrix | |
KR101238337B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
JPS59101693A (ja) | アクティブマトリクス液晶表示装置の画像欠陥救済方法 | |
JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
JPH095793A (ja) | 液晶表示装置 | |
JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
JPH0545034B2 (ja) | ||
KR101473842B1 (ko) | 액정표시패널의 불량셀 리페어방법 | |
JPH0786618B2 (ja) | アクティブマトリクス表示装置 | |
KR100488942B1 (ko) | 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 | |
JP5111072B2 (ja) | 液晶表示装置 | |
JP3310600B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
KR20080056830A (ko) | 액정표시장치 및 이의 리페어 방법 | |
JP2994905B2 (ja) | アクティブマトリクス表示装置の修正方法 | |
KR100951840B1 (ko) | 액정표시장치 | |
JPH03100626A (ja) | アクティブマトリクス型液晶表示素子 | |
JPH07122720B2 (ja) | アクティブマトリクス型表示装置 | |
KR102054001B1 (ko) | 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법 | |
KR100469505B1 (ko) | 액정 표시장치 및 그 리페어 방법 | |
KR20080049192A (ko) | 액정 표시장치 및 그 제조 방법 | |
JPH04265946A (ja) | アクティブマトリクス表示装置 |