JPH07119919B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07119919B2 JPH07119919B2 JP13866791A JP13866791A JPH07119919B2 JP H07119919 B2 JPH07119919 B2 JP H07119919B2 JP 13866791 A JP13866791 A JP 13866791A JP 13866791 A JP13866791 A JP 13866791A JP H07119919 B2 JPH07119919 B2 JP H07119919B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- lines
- adjacent
- liquid crystal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 30
- 239000003990 capacitor Substances 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 10
- 230000007547 defect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，一般にはＴＦＴ等のア
クティブ素子を用いた液晶表示装置に関し，さらに詳し
く言えば、冗長構成をとりながら、しかも高い開口率を
確保することのできる液晶表示装置に関する。
クティブ素子を用いた液晶表示装置に関し，さらに詳し
く言えば、冗長構成をとりながら、しかも高い開口率を
確保することのできる液晶表示装置に関する。
【０００２】
【従来の技術】大画面・高精細のアクティブ・マトリク
ス型液晶表示装置においては、１Ｍ，４ＭのＤＲＡＭな
どの大容量半導体記憶素子と同程度の規模の表示画素を
対角１０〜１４インチの大きな面積の画面に形成する必
要があり、ＤＲＡＭと同レベルの欠陥密度をもつ製造プ
ロセスを適用しても完全な良品を高歩留まりで得ること
は非常に困難であった。
ス型液晶表示装置においては、１Ｍ，４ＭのＤＲＡＭな
どの大容量半導体記憶素子と同程度の規模の表示画素を
対角１０〜１４インチの大きな面積の画面に形成する必
要があり、ＤＲＡＭと同レベルの欠陥密度をもつ製造プ
ロセスを適用しても完全な良品を高歩留まりで得ること
は非常に困難であった。
【０００３】一方、ＤＲＡＭの場合は、予備の記憶セル
として機能する予備のワード線及びビット線を設け、本
来の記憶セルに欠陥がある場合に予備に切り替えること
で、動作的には外部からはまったく欠陥の無い良品とし
て使用することが出来る。しかしながら、液晶表示装置
の場合、欠陥が存在するその画素で補修しない限り、表
示した際に欠陥が現れてしまい使用に耐えない。
として機能する予備のワード線及びビット線を設け、本
来の記憶セルに欠陥がある場合に予備に切り替えること
で、動作的には外部からはまったく欠陥の無い良品とし
て使用することが出来る。しかしながら、液晶表示装置
の場合、欠陥が存在するその画素で補修しない限り、表
示した際に欠陥が現れてしまい使用に耐えない。
【０００４】従って、アクティブ・マトリクス型液晶表
示装置では、各画素単位ごとに予備の蓄積容量や予備の
非線形素子（ＴＦＴ等）を具備させなければならない。
大画面・高精細が進めば進むほど欠陥の発生する確率も
高くなり、したがってこうした冗長構成を取り入れる必
要性が生じてくる。
示装置では、各画素単位ごとに予備の蓄積容量や予備の
非線形素子（ＴＦＴ等）を具備させなければならない。
大画面・高精細が進めば進むほど欠陥の発生する確率も
高くなり、したがってこうした冗長構成を取り入れる必
要性が生じてくる。
【０００５】一般にＴＦＴアクティブ・マトリクス型液
晶表示装置では、複数の走査線（ゲート線ともいう）と
データ線が各々横方向及び縦方向に形成され、これらの
各交点に非線形素子としてＴＦＴ（薄膜トランジスタ）
を配し、ＴＦＴに対応して表示電極を設け、各走査線に
は走査電圧を、データ線にはデータ信号電圧を印加する
手段をもち、これらの電圧に応じて上記表示電極ごとに
設けられた液晶素子の光学特性が変調される。さらに、
ＴＦＴの特性のバラツキや液晶素子の変動に対して画像
が変化する現象を防ぐため、各画素ごとに液晶素子と並
列に蓄積容量を設けている。蓄積容量の形成方法にはい
くつかあるが、ここでは第４図に示すように、縦方向に
データ線 32 を配置し、蓄積容量の一方の電極を表示電
極に、もう一方を走査線 31 と同じ横方向に形成される
電極線（蓄積容量線または単にＣｓ線ともいう） 36 に
接続される例について説明する。
晶表示装置では、複数の走査線（ゲート線ともいう）と
データ線が各々横方向及び縦方向に形成され、これらの
各交点に非線形素子としてＴＦＴ（薄膜トランジスタ）
を配し、ＴＦＴに対応して表示電極を設け、各走査線に
は走査電圧を、データ線にはデータ信号電圧を印加する
手段をもち、これらの電圧に応じて上記表示電極ごとに
設けられた液晶素子の光学特性が変調される。さらに、
ＴＦＴの特性のバラツキや液晶素子の変動に対して画像
が変化する現象を防ぐため、各画素ごとに液晶素子と並
列に蓄積容量を設けている。蓄積容量の形成方法にはい
くつかあるが、ここでは第４図に示すように、縦方向に
データ線 32 を配置し、蓄積容量の一方の電極を表示電
極に、もう一方を走査線 31 と同じ横方向に形成される
電極線（蓄積容量線または単にＣｓ線ともいう） 36 に
接続される例について説明する。
【０００６】第３図は前記冗長構成においてさらに予備
の蓄積容量を設けた場合の各画素の拡大図である。走査
線 31 とデータ線 32 とにより選択されたＴＦＴ 33 の
ソース電極 30と接続された表示電極34 に電圧を印加し
て液晶素子の光学特性を変調している。さらに表示電極
34 と並列に液晶素子の特性の変動を抑制する蓄積容量
（Ｃｓ１） 35 を形成している。この蓄積容量（Ｃｓ
１） 35 の一方の電極は、表示電極 34 と同じ材料で形
成され、もう一方は絶縁膜をはさんで走査線31 と同じ
方向に延設されるＣｓ線 36で形成されている。また、
予備の蓄積容量（Ｃｓ２） 37 の一方の電極も、表示電
極 34と同じ材料で形成され、もう一方は同じくＣｓ線
36 で形成されている。但し、予備の蓄積容量（Ｃｓ
２） 37は、通常は表示電極 34 とは接続されていない
が、切換え接続部 38 に於いて絶縁膜をはさんで走査線
31 と同じ金属で形成されるパターン（Ｍ） 39 を介
し、さらに絶縁膜をはさんで、必要に応じ表示電極 34
と接続できるような構成になっている。
の蓄積容量を設けた場合の各画素の拡大図である。走査
線 31 とデータ線 32 とにより選択されたＴＦＴ 33 の
ソース電極 30と接続された表示電極34 に電圧を印加し
て液晶素子の光学特性を変調している。さらに表示電極
34 と並列に液晶素子の特性の変動を抑制する蓄積容量
（Ｃｓ１） 35 を形成している。この蓄積容量（Ｃｓ
１） 35 の一方の電極は、表示電極 34 と同じ材料で形
成され、もう一方は絶縁膜をはさんで走査線31 と同じ
方向に延設されるＣｓ線 36で形成されている。また、
予備の蓄積容量（Ｃｓ２） 37 の一方の電極も、表示電
極 34と同じ材料で形成され、もう一方は同じくＣｓ線
36 で形成されている。但し、予備の蓄積容量（Ｃｓ
２） 37は、通常は表示電極 34 とは接続されていない
が、切換え接続部 38 に於いて絶縁膜をはさんで走査線
31 と同じ金属で形成されるパターン（Ｍ） 39 を介
し、さらに絶縁膜をはさんで、必要に応じ表示電極 34
と接続できるような構成になっている。
【０００７】もし、本来の蓄積容量（Ｃｓ１） 35 とＣ
ｓ線 36 が、絶縁膜の欠陥等の何らかの原因で短絡した
場合、この画素は 輝点または滅点として画面上表示さ
れてしまう。この場合ＹＡＧレーザー等を用いて第３図
のＡＡ’部で、蓄積容量（Ｃｓ１）35 を表示電極 34
から切り放し、さらに切換え接続部 38 のＰ点に於いて
予備の蓄積容量（Ｃｓ２） 37 の一方の電極とパターン
（Ｍ） 39 ，Ｑ点に於いて表示電極 34 とパターン
（Ｍ） 39 とをＹＡＧレーザー等で短絡させることによ
り、この表示上の欠陥を補修することができる。なお、
第３図における領域 21 は半導体層である。
ｓ線 36 が、絶縁膜の欠陥等の何らかの原因で短絡した
場合、この画素は 輝点または滅点として画面上表示さ
れてしまう。この場合ＹＡＧレーザー等を用いて第３図
のＡＡ’部で、蓄積容量（Ｃｓ１）35 を表示電極 34
から切り放し、さらに切換え接続部 38 のＰ点に於いて
予備の蓄積容量（Ｃｓ２） 37 の一方の電極とパターン
（Ｍ） 39 ，Ｑ点に於いて表示電極 34 とパターン
（Ｍ） 39 とをＹＡＧレーザー等で短絡させることによ
り、この表示上の欠陥を補修することができる。なお、
第３図における領域 21 は半導体層である。
【０００８】
【発明が解決しようとする課題】第３図のように、従来
の技術では蓄積容量（Ｃｓ１） 35 とＣｓ線 36 の短絡
に起因する画素欠陥を完全に補修することが出来たが、
一方では、冗長構成を取ることにより光が液晶素子を通
過できる有効な面積は減少することになる。すなわち、
単位画素面積に占める表示電極の面積の比率である開口
率が下がってしまう。
の技術では蓄積容量（Ｃｓ１） 35 とＣｓ線 36 の短絡
に起因する画素欠陥を完全に補修することが出来たが、
一方では、冗長構成を取ることにより光が液晶素子を通
過できる有効な面積は減少することになる。すなわち、
単位画素面積に占める表示電極の面積の比率である開口
率が下がってしまう。
【０００９】開口率は画面の表示の明るさを決定する大
きな要素であり、したがってこの値は、表示品位やバッ
ク・ライトを含む液晶表示装置としての消費電力の大き
さを左右する。
きな要素であり、したがってこの値は、表示品位やバッ
ク・ライトを含む液晶表示装置としての消費電力の大き
さを左右する。
【００１０】このように、冗長構成を取ることは表示品
位を決定する開口率の減少を招くことになり、高歩留ま
りと表示品位を両立させることは、大きな課題であっ
た。
位を決定する開口率の減少を招くことになり、高歩留ま
りと表示品位を両立させることは、大きな課題であっ
た。
【００１１】本発明は，かかる技術的課題を解決し、冗
長構成をとりながら、しかも高い開口率を確保できる液
晶表示装置を提供することを目的としている。
長構成をとりながら、しかも高い開口率を確保できる液
晶表示装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】本発明は以下に示す構成
によって上記目的を達成する。
によって上記目的を達成する。
【００１３】複数の走査線及び複数のデータ線の交点に
マトリクス状に複数の画素が配置され、該画素に蓄積容
量を与えるための蓄積容量線が設けられた本発明の液晶
表示装置は、複数の走査線を２本ごとの単位で隣接して
配置させることにより２つの画素を単位としてこれら２
つの画素を隣接して配置させ、かつ、該隣接して配置さ
れた２つの画素に対応して複数の走査線の間にこれらの
走査線と同方向に（または複数のデータ線の間にこれら
のデータ線と同方向に）上記蓄積容量線を設け各蓄積容
量線について隣接する２つの画素に対応して２つの蓄積
容量を配置するとともに隣接する２つの画素に共有され
た１つの予備の蓄積容量を配置したことを特徴としてい
る。
マトリクス状に複数の画素が配置され、該画素に蓄積容
量を与えるための蓄積容量線が設けられた本発明の液晶
表示装置は、複数の走査線を２本ごとの単位で隣接して
配置させることにより２つの画素を単位としてこれら２
つの画素を隣接して配置させ、かつ、該隣接して配置さ
れた２つの画素に対応して複数の走査線の間にこれらの
走査線と同方向に（または複数のデータ線の間にこれら
のデータ線と同方向に）上記蓄積容量線を設け各蓄積容
量線について隣接する２つの画素に対応して２つの蓄積
容量を配置するとともに隣接する２つの画素に共有され
た１つの予備の蓄積容量を配置したことを特徴としてい
る。
【００１４】複数の走査線及び複数のデータ線の交点に
マトリクス状に複数の画素が配置され、該画素に蓄積容
量を与えるための蓄積容量線が設けられた本発明の液晶
表示装置は、複数の走査線を２本ごとの単位で隣接して
配置させるとともに複数のデータ信号線を２本ごとの単
位で隣接して配置させることにより４つの画素を単位と
してこれら４つの画素を隣接して配置させ、かつ、複数
の走査線の間にこれらの走査線と同方向に（または複数
のデータ線の間にこれらのデータ線と同方向に）上記蓄
積容量線を設け各蓄積容量線について隣接する４つの画
素に対応して４つの蓄積容量を配置するとともに隣接す
る４つの画素に共有された１つの予備の蓄積容量を配置
したことを特徴としている。
マトリクス状に複数の画素が配置され、該画素に蓄積容
量を与えるための蓄積容量線が設けられた本発明の液晶
表示装置は、複数の走査線を２本ごとの単位で隣接して
配置させるとともに複数のデータ信号線を２本ごとの単
位で隣接して配置させることにより４つの画素を単位と
してこれら４つの画素を隣接して配置させ、かつ、複数
の走査線の間にこれらの走査線と同方向に（または複数
のデータ線の間にこれらのデータ線と同方向に）上記蓄
積容量線を設け各蓄積容量線について隣接する４つの画
素に対応して４つの蓄積容量を配置するとともに隣接す
る４つの画素に共有された１つの予備の蓄積容量を配置
したことを特徴としている。
【００１５】
【作用】従来の液晶表示装置においては、１画素につき
１つの走査線、１つのデータ線、１つのＣｓ線及び１つ
の予備の蓄積容量が設けられているのに対し、本発明で
はＣｓ線を挟む上下または左右の２画素、あるいはＣｓ
線を挟む上下左右の４画素に共通のＣｓ線及び共有の予
備の蓄積容量を設けることにより、１画素当たりの電極
線の占有面積を減少させ液晶素子の有効面積を増加させ
ている。
１つの走査線、１つのデータ線、１つのＣｓ線及び１つ
の予備の蓄積容量が設けられているのに対し、本発明で
はＣｓ線を挟む上下または左右の２画素、あるいはＣｓ
線を挟む上下左右の４画素に共通のＣｓ線及び共有の予
備の蓄積容量を設けることにより、１画素当たりの電極
線の占有面積を減少させ液晶素子の有効面積を増加させ
ている。
【００１６】また、現実の欠陥密度からいって隣接する
複数の画素で連続して欠陥が発生する確率は非常に小さ
く、したがって隣接する複数の画素で予備の蓄積容量を
共有することは欠陥を補修する上での妨げとはならな
い。
複数の画素で連続して欠陥が発生する確率は非常に小さ
く、したがって隣接する複数の画素で予備の蓄積容量を
共有することは欠陥を補修する上での妨げとはならな
い。
【００１７】特開昭６４−７３３２４号公報はＣｓ線の
共有化について開示するが、予備の蓄積容量を複数の画
素で共有する構成を示唆するものではない。
共有化について開示するが、予備の蓄積容量を複数の画
素で共有する構成を示唆するものではない。
【００１８】
【実施例】以下、非線形素子としてＴＦＴを用いた例で
本発明を説明する。はじめに、本発明の実施例（１）、
（２）及び（３）を要約して列挙しておく。
本発明を説明する。はじめに、本発明の実施例（１）、
（２）及び（３）を要約して列挙しておく。
【００１９】（１）アクティブ・マトリクス型液晶表示
装置に於いて、横方向に敷設される複数の走査線（ゲー
ト線）を２本毎の単位で近接して配置し、走査線により
駆動される液晶素子の表示電極をこれらの隣接して配置
された２本の走査線の両側に配置し、表示電極の走査線
に接しない側で隣接された２画素の間に走査線と同方向
に敷設されるＣｓ線を有し、Ｃｓ線を挟む２画素に共有
の予備の蓄積容量を有する構成
装置に於いて、横方向に敷設される複数の走査線（ゲー
ト線）を２本毎の単位で近接して配置し、走査線により
駆動される液晶素子の表示電極をこれらの隣接して配置
された２本の走査線の両側に配置し、表示電極の走査線
に接しない側で隣接された２画素の間に走査線と同方向
に敷設されるＣｓ線を有し、Ｃｓ線を挟む２画素に共有
の予備の蓄積容量を有する構成
【００２０】（２） 縦方向に敷設される複数のデータ
線を２本毎の単位で近接して配置し、データ線により駆
動される液晶素子の表示電極をこれらの隣接して配置さ
れた２本のデータ線の両側に配置し、表示電極のデータ
線に接しない側で隣接された２画素の間にデータ線と同
方向に敷設されるＣｓ線を有し、Ｃｓ線を挟む２画素に
共有の予備の蓄積容量を有する構成
線を２本毎の単位で近接して配置し、データ線により駆
動される液晶素子の表示電極をこれらの隣接して配置さ
れた２本のデータ線の両側に配置し、表示電極のデータ
線に接しない側で隣接された２画素の間にデータ線と同
方向に敷設されるＣｓ線を有し、Ｃｓ線を挟む２画素に
共有の予備の蓄積容量を有する構成
【００２１】（３） 横方向に敷設される複数の走査線
（ゲート線）を２本毎の単位で隣接して配置し、縦方向
に敷設される複数のデータ線を２本毎の単位で隣接して
配置し、走査線とデータ線とにより駆動される液晶素子
の表示電極をこれらの隣接して配置された２本の走査線
及び２本の信号線の両側に配置し、表示電極の走査線及
びデータ線に接しない側で隣接された４画素の間に走査
線あるいはデータ線と同方向に敷設されるＣｓ線を有
し、Ｃｓ線を挟む４画素に共有の予備の蓄積容量を有す
る構成
（ゲート線）を２本毎の単位で隣接して配置し、縦方向
に敷設される複数のデータ線を２本毎の単位で隣接して
配置し、走査線とデータ線とにより駆動される液晶素子
の表示電極をこれらの隣接して配置された２本の走査線
及び２本の信号線の両側に配置し、表示電極の走査線及
びデータ線に接しない側で隣接された４画素の間に走査
線あるいはデータ線と同方向に敷設されるＣｓ線を有
し、Ｃｓ線を挟む４画素に共有の予備の蓄積容量を有す
る構成
【００２２】以下、これらの実施例を図面を参照しなが
ら説明する。
ら説明する。
【００２３】実施例（１）及び実施例（２） 第５図は本発明の実施例（１）の走査線、データ線、Ｃ
ｓ線の配置を示す図である。第５図のＡ，Ｂの２画素が
繰り返しの基本単位とされる。第５図において、走査線
31はゲート電極バスラインであり、信号線 32 はドレ
イン電極バスラインである。走査線31は第５図に示すよ
うに、２本ごとに隣接して配置され、さらに、Ａ，Ｂ２
画素の間には蓄積容量電極バスラインとなるＣｓ線 36
が配置されている。
ｓ線の配置を示す図である。第５図のＡ，Ｂの２画素が
繰り返しの基本単位とされる。第５図において、走査線
31はゲート電極バスラインであり、信号線 32 はドレ
イン電極バスラインである。走査線31は第５図に示すよ
うに、２本ごとに隣接して配置され、さらに、Ａ，Ｂ２
画素の間には蓄積容量電極バスラインとなるＣｓ線 36
が配置されている。
【００２４】第１図は前記Ａ，Ｂの２画素を拡大したＴ
ＦＴアレイの平面図である。このＴＦＴアレイは、第３
図で示した従来のＴＦＴアレイと同等の機能を有する。
第３図に対応して第１図に於いて、 31 は走査線（ゲー
ト電極）、 32 はデータ線（ドレイン電極）、 36は共
有のＣｓ線、 35 は蓄積容量、 37 は２つの画素Ａ及び
Ｂで共有される予備の蓄積容量、 33 はＴＦＴ部、 34
は表示電極、 38 は切換え接続部、 39 は切換え接続部
を構成する走査線（ゲート電極）と同じ金属で形成され
るパターン、 21 は半導体層、 30はＴＦＴ部と表示電
極を接続するソース電極である。本発明の構成によれ
ば、Ｃｓ線 36と予備の蓄積容量 37 は第１図のごとく
それぞれ２つの画素で共有されるので、表示電極の占め
る面積を大きくすることができる。パターンの設計寸法
ルールにより一概に言及はできないが、同一のルールで
書かれた第３図と第１図で比較すると、本発明を適用し
た第１図の表示電極面積は第３図の従来のそれに比べ、
約２０％大きくすることができる。実施例（２）は図５
及び図１において走査線ではなく、データ線を２本ごと
に隣接して配置するとともに横方向に隣接されたＡおよ
びＢの２つ画素の間にデータ線と同方向にＣｓ線 36 を
配置することにより、実施例（１）と同様に構成するこ
とができる。なお、図は省略した。
ＦＴアレイの平面図である。このＴＦＴアレイは、第３
図で示した従来のＴＦＴアレイと同等の機能を有する。
第３図に対応して第１図に於いて、 31 は走査線（ゲー
ト電極）、 32 はデータ線（ドレイン電極）、 36は共
有のＣｓ線、 35 は蓄積容量、 37 は２つの画素Ａ及び
Ｂで共有される予備の蓄積容量、 33 はＴＦＴ部、 34
は表示電極、 38 は切換え接続部、 39 は切換え接続部
を構成する走査線（ゲート電極）と同じ金属で形成され
るパターン、 21 は半導体層、 30はＴＦＴ部と表示電
極を接続するソース電極である。本発明の構成によれ
ば、Ｃｓ線 36と予備の蓄積容量 37 は第１図のごとく
それぞれ２つの画素で共有されるので、表示電極の占め
る面積を大きくすることができる。パターンの設計寸法
ルールにより一概に言及はできないが、同一のルールで
書かれた第３図と第１図で比較すると、本発明を適用し
た第１図の表示電極面積は第３図の従来のそれに比べ、
約２０％大きくすることができる。実施例（２）は図５
及び図１において走査線ではなく、データ線を２本ごと
に隣接して配置するとともに横方向に隣接されたＡおよ
びＢの２つ画素の間にデータ線と同方向にＣｓ線 36 を
配置することにより、実施例（１）と同様に構成するこ
とができる。なお、図は省略した。
【００２５】実施例（３） 第２図は本発明の実施例（３）の画素部を拡大したＴＦ
Ｔアレイの平面図である。第２図に示すように実施例
（３）においては走査線（ゲート電極） 31 を２本ごと
に隣接して配置するとともにさらにデータ線 32 も２本
ごとに隣接して配置することにより、４画素を繰り返し
の基本単位としている。第２図においてはＣｓ線 36 は
走査線（ゲート電極） 31 と同方向に配置されている
が、Ｃｓ線 36はデータ線 32 と同方向に配置してもよ
い。本実施例に於いては、予備の蓄積容量を４画素で共
有することにより、本発明を適用した第２図の表示電極
の面積は第３図の従来のそれに比べ、約３０％大きくす
ることができる。第２図における各構成要素の番号は、
第１図のそれと同じである。
Ｔアレイの平面図である。第２図に示すように実施例
（３）においては走査線（ゲート電極） 31 を２本ごと
に隣接して配置するとともにさらにデータ線 32 も２本
ごとに隣接して配置することにより、４画素を繰り返し
の基本単位としている。第２図においてはＣｓ線 36 は
走査線（ゲート電極） 31 と同方向に配置されている
が、Ｃｓ線 36はデータ線 32 と同方向に配置してもよ
い。本実施例に於いては、予備の蓄積容量を４画素で共
有することにより、本発明を適用した第２図の表示電極
の面積は第３図の従来のそれに比べ、約３０％大きくす
ることができる。第２図における各構成要素の番号は、
第１図のそれと同じである。
【００２６】なお、本発明に於いて非線形素子としてＴ
ＦＴの代わりにダイオードを用いても良いことは、当然
である。
ＦＴの代わりにダイオードを用いても良いことは、当然
である。
【００２７】これらの実施例では 予備の蓄積容量 37
の大きさを本来の蓄積容量 35 と同じサイズであると仮
定して説明したが、予備の蓄積容量 37 の大きさは、欠
陥の目だたない範囲で本来の蓄積容量 35より小さくし
てもよい。そのようにすれば、一層の開口率の増大をは
かることができる。
の大きさを本来の蓄積容量 35 と同じサイズであると仮
定して説明したが、予備の蓄積容量 37 の大きさは、欠
陥の目だたない範囲で本来の蓄積容量 35より小さくし
てもよい。そのようにすれば、一層の開口率の増大をは
かることができる。
【００２８】また、表示画面上において欠陥の発生する
領域が一定の傾向を有する場合は、欠陥の発生しやすい
領域に対応して図３に示す従来の構成、２画素で予備の
蓄積容量を共有する構成、４画素で予備の蓄積容量を共
有する構成を組み合わせて用いるようにしてもよい。た
とえば、表示画面の中央の領域より表示画面の上方及び
下方の領域において欠陥の発生する確率が高い場合は、
表示画面の中央の領域において実施例（１）の構成を用
い、表示画面の上方及び下方の領域においてそれよりも
冗長性の大きい従来の構成を用いることができる。同様
にして、欠陥発生の領域依存性に応じて、従来の構成と
４画素で予備の蓄積容量を共有する構成との組み合わ
せ、２画素で予備の蓄積容量を共有する構成と４画素で
予備の蓄積容量を共有する構成との組み合わせ、従来の
構成と、２画素で予備の蓄積容量を共有する構成と、４
画素で予備の蓄積容量を共有する構成との組み合わせの
いずれかを選択することができる。
領域が一定の傾向を有する場合は、欠陥の発生しやすい
領域に対応して図３に示す従来の構成、２画素で予備の
蓄積容量を共有する構成、４画素で予備の蓄積容量を共
有する構成を組み合わせて用いるようにしてもよい。た
とえば、表示画面の中央の領域より表示画面の上方及び
下方の領域において欠陥の発生する確率が高い場合は、
表示画面の中央の領域において実施例（１）の構成を用
い、表示画面の上方及び下方の領域においてそれよりも
冗長性の大きい従来の構成を用いることができる。同様
にして、欠陥発生の領域依存性に応じて、従来の構成と
４画素で予備の蓄積容量を共有する構成との組み合わ
せ、２画素で予備の蓄積容量を共有する構成と４画素で
予備の蓄積容量を共有する構成との組み合わせ、従来の
構成と、２画素で予備の蓄積容量を共有する構成と、４
画素で予備の蓄積容量を共有する構成との組み合わせの
いずれかを選択することができる。
【００２９】なお、以上に説明した本発明は、モノクロ
表示及びカラー表示のいずれにも適用することができ
る。
表示及びカラー表示のいずれにも適用することができ
る。
【００３０】
【発明の効果】以上説明したとおり，本発明によれば、
冗長構成をとりながら、しかも高い開口率を確保するこ
とができるという効果がある。
冗長構成をとりながら、しかも高い開口率を確保するこ
とができるという効果がある。
【図１】本発明の１つの実施例を示す図である。
【図２】本発明の他の１つの実施例を示す図である。
【図３】従来の冗長構成を示す図である。
【図４】従来の冗長構成の全体的な構成を示す図であ
る。
る。
【図５】図１の本発明の１つの実施例の全体的な構成を
示す図である。
示す図である。
３１ 走査線 ３２ データ線 ３４ 表示電極 ３５ 蓄積容量 ３６ 蓄積容量線 ３７ 予備蓄積容量
フロントページの続き (72)発明者 吉田 俊彦 神奈川県横浜市緑区三保町930番地24 フ ォレストヒルズ三保１棟211号 (56)参考文献 特開 平２−284120（ＪＰ，Ａ)
Claims (5)
- 【請求項１】複数の走査線及び複数のデータ線の交点に
マトリクス状に複数の画素が配置され、該画素に蓄積容
量を与えるための蓄積容量線が設けられた液晶表示装置
であって、上記複数の走査線を２本ごとの単位で隣接し
て配置させることにより２つの画素を単位としてこれら
２つの画素を隣接して配置させ、かつ、該隣接して配置
された２つの画素に対応して上記複数の走査線の間にこ
れらの走査線と同方向に上記蓄積容量線を設け各蓄積容
量線について上記隣接する２つの画素に対応して２つの
蓄積容量を配置するとともに上記隣接する２つの画素に
共有された１つの予備の蓄積容量を配置したことを特徴
とする液晶表示装置。 - 【請求項２】複数の走査線及び複数のデータ線の交点に
マトリクス状に複数の画素が配置され、該画素に蓄積容
量を与えるための蓄積容量線が設けられた液晶表示装置
であって、上記複数のデータ線を２本ごとの単位で隣接
して配置させることにより２つの画素を単位としてこれ
ら２つの画素を隣接して配置させ、かつ、該隣接して配
置された２つの画素に対応して上記複数のデータ線の間
にこれらのデータ線と同方向に上記蓄積容量線を設け各
蓄積容量線について上記隣接する２つの画素に対応して
２つの蓄積容量を配置するとともに上記隣接する２つの
画素に共有された１つの予備の蓄積容量を配置したこと
を特徴とする液晶表示装置。 - 【請求項３】複数の走査線及び複数のデータ線の交点に
マトリクス状に複数の画素が配置され、該画素に蓄積容
量を与えるための蓄積容量線が設けられた液晶表示装置
であって、上記複数の走査線を２本ごとの単位で隣接し
て配置させるとともに上記複数のデータ線を２本ごとの
単位で隣接して配置させることにより４つの画素を単位
としてこれら４つの画素を隣接して配置させ、かつ、上
記複数の走査線の間にこれらの走査線と同方向に上記蓄
積容量線を設け各蓄積容量線について上記隣接する４つ
の画素に対応して４つの蓄積容量を配置するとともに上
記隣接する４つの画素に共有された１つの予備の蓄積容
量を配置したことを特徴とする液晶表示装置。 - 【請求項４】複数の走査線及び複数のデータ線の交点に
マトリクス状に複数の画素が配置され、該画素に蓄積容
量を与えるための蓄積容量線が設けられた液晶表示装置
であって、上記複数の走査線を２本ごとの単位で隣接し
て配置させるとともに上記複数のデータ線を２本ごとの
単位で隣接して配置させることにより４つの画素を単位
としてこれら４つの画素を隣接して配置させ、かつ、上
記複数のデータ線の間にこれらのデータ線と同方向に上
記蓄積容量線を設け各蓄積容量線について上記隣接する
４つの画素に対応して４つの蓄積容量を配置するととも
に上記隣接する４つの画素に共有された１つの予備の蓄
積容量を配置したことを特徴とする液晶表示装置。 - 【請求項５】上記予備の蓄積容量は上記蓄積容量よりも
小さい請求項１ないし４のいずれか１つに記載の液晶表
示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13866791A JPH07119919B2 (ja) | 1991-05-15 | 1991-05-15 | 液晶表示装置 |
| EP19920303657 EP0514029A3 (en) | 1991-05-15 | 1992-04-23 | Liquid crystal display apparatus |
| BR929201561A BR9201561A (pt) | 1991-05-15 | 1992-04-28 | Dispositivo exibidor de cristal liquido |
| US07/883,094 US5337173A (en) | 1991-05-15 | 1992-05-15 | Liquid crystal display having a redundant storage capacitor for connection to one of plural pixels |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13866791A JPH07119919B2 (ja) | 1991-05-15 | 1991-05-15 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04347821A JPH04347821A (ja) | 1992-12-03 |
| JPH07119919B2 true JPH07119919B2 (ja) | 1995-12-20 |
Family
ID=15227312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13866791A Expired - Lifetime JPH07119919B2 (ja) | 1991-05-15 | 1991-05-15 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5337173A (ja) |
| EP (1) | EP0514029A3 (ja) |
| JP (1) | JPH07119919B2 (ja) |
| BR (1) | BR9201561A (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392143A (en) * | 1989-11-30 | 1995-02-21 | Kabushiki Kaisha Toshiba | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential |
| JP3263250B2 (ja) * | 1994-08-24 | 2002-03-04 | 株式会社東芝 | 液晶表示装置 |
| JP3081474B2 (ja) * | 1994-11-11 | 2000-08-28 | 三洋電機株式会社 | 液晶表示装置 |
| JP3406772B2 (ja) * | 1996-03-28 | 2003-05-12 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| US6005990A (en) * | 1996-06-10 | 1999-12-21 | International Business Machines Corporation | System for optically scanning images using optical shutter |
| TW479151B (en) * | 1996-10-16 | 2002-03-11 | Seiko Epson Corp | Substrate for liquid crystal device, the liquid crystal device and projection-type display |
| KR100209281B1 (ko) * | 1996-10-16 | 1999-07-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| DE19652325C1 (de) * | 1996-12-16 | 1998-05-07 | Siemens Ag | Integrierte Halbleiterschaltung mit Kapazitäts-Redundanz |
| JP3680527B2 (ja) * | 1997-01-31 | 2005-08-10 | 富士通ディスプレイテクノロジーズ株式会社 | 薄膜トランジスタマトリクス基板及びその製造方法 |
| US6518945B1 (en) * | 1997-07-25 | 2003-02-11 | Aurora Systems, Inc. | Replacing defective circuit elements by column and row shifting in a flat-panel display |
| KR19990056771A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 액정 표시 장치 |
| JP3291249B2 (ja) * | 1998-07-16 | 2002-06-10 | アルプス電気株式会社 | アクティブマトリクス型液晶表示装置およびそれに用いる基板 |
| KR20000041955A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 박막 트랜지스터 액정표시소자 |
| TWI282457B (en) * | 2000-04-06 | 2007-06-11 | Chi Mei Optoelectronics Corp | Liquid crystal display component with defect restore ability and restoring method of defect |
| TW507189B (en) * | 2001-02-23 | 2002-10-21 | Chi Mei Optoelectronics Corp | Liquid crystal display capable of repairing the defects of data line |
| KR100796749B1 (ko) * | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| GB0112563D0 (en) * | 2001-05-23 | 2001-07-18 | Koninl Philips Electronics Nv | Active plate |
| US7023500B2 (en) * | 2002-06-05 | 2006-04-04 | Hitachi, Ltd. | Display device with active-matrix transistor having silicon film modified by selective laser irradiation |
| KR100840326B1 (ko) | 2002-06-28 | 2008-06-20 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판 |
| JP2004038041A (ja) * | 2002-07-05 | 2004-02-05 | Chi Mei Electronics Corp | 画像表示素子及び画像表示装置 |
| DE602004032344D1 (de) * | 2003-06-26 | 2011-06-01 | Philips Intellectual Property | Integrierte anzeigevorrichtung |
| KR20050041010A (ko) * | 2003-10-29 | 2005-05-04 | 삼성전자주식회사 | 박막 다이오드 표시판 및 그 제조 방법 |
| KR100631012B1 (ko) * | 2003-12-04 | 2006-10-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| JP4088619B2 (ja) * | 2004-01-28 | 2008-05-21 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| JP2005252228A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 表示装置及びその製造方法 |
| JP4584614B2 (ja) | 2004-04-20 | 2010-11-24 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| US20050275352A1 (en) * | 2004-06-14 | 2005-12-15 | Au Optronics Corporation. | Redundant storage capacitor and method for repairing OLED pixels and driving circuits |
| JP4606103B2 (ja) | 2004-09-22 | 2011-01-05 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| TWI284241B (en) * | 2004-11-02 | 2007-07-21 | Au Optronics Corp | Thin film transistor array substrate and repairing method thereof |
| EP1837842B1 (en) | 2004-12-16 | 2014-01-22 | Sharp Kabushiki Kaisha | Active matrix substrate, method for manufacturing active matrix substrate, display, liquid crystal display and television system |
| US7671932B2 (en) | 2005-03-18 | 2010-03-02 | Sharp Kabushiki Kaisha | Active matrix substrate and pixel defect correcting method therefor |
| KR20070031620A (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 액정 표시 장치 |
| JP4702003B2 (ja) * | 2005-11-16 | 2011-06-15 | セイコーエプソン株式会社 | 液晶装置およびプロジェクタ |
| US8212953B2 (en) | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JPWO2009041112A1 (ja) * | 2007-09-27 | 2011-01-20 | シャープ株式会社 | 表示装置 |
| EP2226938A4 (en) * | 2007-12-28 | 2011-07-20 | Sharp Kk | SEMICONDUCTOR DEVICE AND DISPLAY DEVICE |
| US8587572B2 (en) * | 2007-12-28 | 2013-11-19 | Sharp Kabushiki Kaisha | Storage capacitor line drive circuit and display device |
| WO2009084269A1 (ja) * | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置及び表示装置 |
| EP2226788A4 (en) * | 2007-12-28 | 2012-07-25 | Sharp Kk | DISPLAY CONTROL, DISPLAY ARRANGEMENT AND DISPLAY CONTROL PROCEDURE |
| JP5288095B2 (ja) * | 2008-02-07 | 2013-09-11 | ソニー株式会社 | 薄膜トランジスタ基板およびその欠陥修復方法、並びに表示装置 |
| KR101501497B1 (ko) * | 2008-09-18 | 2015-03-12 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| WO2010100789A1 (ja) | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| WO2010100790A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| KR101723255B1 (ko) * | 2011-06-27 | 2017-04-04 | 가부시키가이샤 제이올레드 | 표시 장치 및 그 제조 방법 |
| WO2013001566A1 (ja) | 2011-06-27 | 2013-01-03 | パナソニック株式会社 | 表示装置及びその製造方法 |
| CN103728800B (zh) * | 2013-11-29 | 2016-04-27 | 深圳市华星光电技术有限公司 | 一种能消除可移动云纹的液晶显示器 |
| KR102216659B1 (ko) * | 2014-07-15 | 2021-02-18 | 엘지디스플레이 주식회사 | 액정표시장치의 픽셀 어레이 |
| CN107665863B (zh) * | 2016-07-29 | 2020-02-07 | 京东方科技集团股份有限公司 | 像素结构及制作方法、阵列基板及制作方法和显示装置 |
| US11092863B2 (en) * | 2018-10-24 | 2021-08-17 | Lg Display Co., Ltd. | Storage capacitor, display device using the same and method for manufacturing the same |
| US11194202B2 (en) * | 2019-01-28 | 2021-12-07 | Sharp Kabushiki Kaisha | Substrate for display device, and display device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4368523A (en) * | 1979-12-20 | 1983-01-11 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal display device having redundant pairs of address buses |
| DE3113041A1 (de) * | 1980-04-01 | 1982-01-28 | Canon K.K., Tokyo | Verfahren und vorrichtung zur anzeige von informationen |
| US4775861A (en) * | 1984-11-02 | 1988-10-04 | Nec Corporation | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects |
| JPS6473324A (en) * | 1987-09-14 | 1989-03-17 | Matsushita Electric Ind Co Ltd | Display device and its driving method |
| JPH0750278B2 (ja) * | 1988-06-01 | 1995-05-31 | 松下電器産業株式会社 | 液晶表示装置 |
| JPH0833555B2 (ja) * | 1988-10-17 | 1996-03-29 | シャープ株式会社 | マトリクス表示装置 |
| JPH02165125A (ja) * | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | 表示装置 |
| JPH0786618B2 (ja) * | 1988-12-29 | 1995-09-20 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JPH02232626A (ja) * | 1989-03-06 | 1990-09-14 | Nec Corp | アクティブマトリクス基板 |
| JPH02242228A (ja) * | 1989-03-16 | 1990-09-26 | Fujitsu Ltd | 液晶表示装置 |
| KR940005124B1 (ko) * | 1989-10-04 | 1994-06-11 | 호시덴 가부시기가이샤 | 액정표시소자 |
| DE69108062T2 (de) * | 1990-01-17 | 1995-07-20 | Toshiba Kawasaki Kk | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix. |
-
1991
- 1991-05-15 JP JP13866791A patent/JPH07119919B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-23 EP EP19920303657 patent/EP0514029A3/en not_active Withdrawn
- 1992-04-28 BR BR929201561A patent/BR9201561A/pt not_active IP Right Cessation
- 1992-05-15 US US07/883,094 patent/US5337173A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0514029A2 (en) | 1992-11-19 |
| BR9201561A (pt) | 1993-01-05 |
| EP0514029A3 (en) | 1993-02-24 |
| US5337173A (en) | 1994-08-09 |
| JPH04347821A (ja) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07119919B2 (ja) | 液晶表示装置 | |
| US7830467B2 (en) | Electrodes located at storage capacitor wiring in active matrix substrate | |
| JP3164489B2 (ja) | 液晶表示パネル | |
| JP5078416B2 (ja) | 反射型液晶表示装置及び反射型液晶表示装置用の基板 | |
| US6226057B1 (en) | Liquid crystal display having overlapped pixel electrodes and method for fabricating the same | |
| JPH0359522A (ja) | 液晶表示装置 | |
| US6927807B2 (en) | Liquid crystal display device | |
| KR100698048B1 (ko) | 액정표시장치 | |
| US7515215B2 (en) | Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same | |
| US6608655B2 (en) | Liquid crystal display device including identical shape dummy wire surrounding each pixel and capable of reducing the influence of parasitic capacities | |
| KR940016866A (ko) | 티에프티-엘씨디(tft-lcd)의 구조 | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| KR20030084699A (ko) | 표시 장치 | |
| JP3031664B2 (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JP2006030782A (ja) | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 | |
| JP4709532B2 (ja) | 液晶表示装置 | |
| JPH0279026A (ja) | 液晶表示素子 | |
| JPH02176725A (ja) | 液晶表示装置 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| KR20010064411A (ko) | 박막 트랜지스터-액정 표시 소자 | |
| US11735600B2 (en) | Pixel layout and display panel having pixel layout | |
| KR19990052415A (ko) | 액정표시소자 및 그의 리페어방법 | |
| CN212112072U (zh) | 一种阵列基板、显示面板及显示装置 | |
| JPH0750278B2 (ja) | 液晶表示装置 |