JPH02232626A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH02232626A JPH02232626A JP1054294A JP5429489A JPH02232626A JP H02232626 A JPH02232626 A JP H02232626A JP 1054294 A JP1054294 A JP 1054294A JP 5429489 A JP5429489 A JP 5429489A JP H02232626 A JPH02232626 A JP H02232626A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- active matrix
- matrix substrate
- signal
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 26
- 239000011159 matrix material Substances 0.000 title claims description 24
- 239000010409 thin film Substances 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 25
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶ディスプレイ用のアクティブマトリクス基
板に関し、特に製造歩留りの高いアクティブマトリクス
基板に関する． 〔従来の技術〕 従来この種のアクティブマトリクス基板は配線欠陥や画
素欠陥の発生する確率が高く、歩留りが非常に低かった
。従来の歩留り改善方法として配線欠陥対策としては、
２本の配線を行ない両者を接続電極で電気的に並列に接
続するものがある（例えば昭和６１年実用新案登録Ｍ願
第１５５９７７号）．また、従来の画素欠陥対策として
は、ｌ画素に４個の薄膜トランジスタを２１１１ずつ直
並列に接続するものがある（昭和６２年特許願第２０８
７１８号）。
板に関し、特に製造歩留りの高いアクティブマトリクス
基板に関する． 〔従来の技術〕 従来この種のアクティブマトリクス基板は配線欠陥や画
素欠陥の発生する確率が高く、歩留りが非常に低かった
。従来の歩留り改善方法として配線欠陥対策としては、
２本の配線を行ない両者を接続電極で電気的に並列に接
続するものがある（例えば昭和６１年実用新案登録Ｍ願
第１５５９７７号）．また、従来の画素欠陥対策として
は、ｌ画素に４個の薄膜トランジスタを２１１１ずつ直
並列に接続するものがある（昭和６２年特許願第２０８
７１８号）。
上述した従来のアクティブマトリクス基板は、配線欠陥
による歩留り低下と画素欠陥による歩留り低下とを同時
に解決できなかったために、アクティブマトリクス基板
の製造歩留りが充分には高くないという欠点がある。
による歩留り低下と画素欠陥による歩留り低下とを同時
に解決できなかったために、アクティブマトリクス基板
の製造歩留りが充分には高くないという欠点がある。
本発明の目的は配線欠陥対策と点欠陥対策とを同時に解
決した製造歩留りの高い液晶ディスプレイ用アクティブ
マトリクス基板を得ることにある。
決した製造歩留りの高い液晶ディスプレイ用アクティブ
マトリクス基板を得ることにある。
本発明によれば、同一走査端子電極に接続する２本の走
査電極と、同一信号端子電極に接続する２本の信号電極
とを１組とし、こｈら２本の走査電極と２本の信号ＩＩ
極との各々の交点に１つずつ計４つのスイッチング素子
を形成し、これら４つのスイッチング素子の４つの制御
ｉＩ掻を前記２本の走査電極に２個ずつ接続し、４つの
スイッチング素子はその導通が制御される電極の一方は
それぞれ各表示電極に接続され、導通が制御される電極
の他方は２つづつ各信号電極に接続さｈたアクティブマ
トリクス基板を得る。このスイッチング素子としては薄
膜トランジスタやＭ Ｉ Ｍ （Ｍｅｔａ １−Ｉｎｓ
ｕｌａｔｏｒ−Ｍｅｔａ１）素子が考えられる。
査電極と、同一信号端子電極に接続する２本の信号電極
とを１組とし、こｈら２本の走査電極と２本の信号ＩＩ
極との各々の交点に１つずつ計４つのスイッチング素子
を形成し、これら４つのスイッチング素子の４つの制御
ｉＩ掻を前記２本の走査電極に２個ずつ接続し、４つの
スイッチング素子はその導通が制御される電極の一方は
それぞれ各表示電極に接続され、導通が制御される電極
の他方は２つづつ各信号電極に接続さｈたアクティブマ
トリクス基板を得る。このスイッチング素子としては薄
膜トランジスタやＭ Ｉ Ｍ （Ｍｅｔａ １−Ｉｎｓ
ｕｌａｔｏｒ−Ｍｅｔａ１）素子が考えられる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すもので、画素数４００
Ｘ６４０，表示面積１８０ｍｍｘ２４０ｍｍのＯＡ用液
晶ディスプレイに用いるアクティブマトリクス基板を示
したものである。薄膜トランジスタの構造としては逆ス
タガード電極構造のものを用いた。走査端子電極１およ
び同一走査端子電極に接続する２本の走査電極３−１〜
２、２本の走査電極に２個ずつ接続する４つのゲート電
極５一１〜４を同時にクロム膜１０００人をアルゴンス
バッタ法により形成してバターニングした後、プラズマ
ＣＶＤ法により窒化シリコン膜，アモルファスシリコン
膜，リンドーブアモルファスシリコン膜を３０００人，
３０００人，３００人同一真空巾で形成し、所望のバタ
ーニングを行ない、その上にクロム膜を１５００人アル
ゴンスバッタ法により形成しバターニングして、信号端
子電極２，同一信号端子電極に接続する２本の信号電極
４−１〜２、２本の信号電極に２個ずつ接続する４つの
ドレイン１［６−１〜４，ソース！ｉ ７ 一１〜４を
同時に形成した。その後表示電極８−１〜４をＩＴＯ（
酸化インジウムスズ）を１０００人形成しパターニング
するとともに薄膜トランジスタのチャンネルとなるリン
ドーブアモルファスシリコン膜を除去してアクティブマ
トリクス基板を得た。同様に、１つの信号端子電極と１
つの走査電極との交点に各１つの画素となる表示電極を
形成した従来のアクティブマトリクス基板を形成して本
発明の効果を確認した。このようにして形成した本発明
の一実施例によるアクティフマトリクス基板と従来構造
によるアクティブマトリクス基板とを所定の方法を用い
て組み立て、液晶ディスプレイを形成した。従来のアク
ティブマトリクス基板を用いたものは配線欠陥および画
素欠陥により歩留りが約６０％であったが、本発明の一
実施例によるアクティブマトリクス基板を用いたものは
製造歩留りが９５％以上であった。これは配線欠陥に対
しては２本の配線を行なっているためであり画素欠陥に
対しては素子欠陥としては同程度の欠陥率と予想さｈる
が４つの素子で１画素を構成しているため画素欠陥が目
立たないためと考えられる。
Ｘ６４０，表示面積１８０ｍｍｘ２４０ｍｍのＯＡ用液
晶ディスプレイに用いるアクティブマトリクス基板を示
したものである。薄膜トランジスタの構造としては逆ス
タガード電極構造のものを用いた。走査端子電極１およ
び同一走査端子電極に接続する２本の走査電極３−１〜
２、２本の走査電極に２個ずつ接続する４つのゲート電
極５一１〜４を同時にクロム膜１０００人をアルゴンス
バッタ法により形成してバターニングした後、プラズマ
ＣＶＤ法により窒化シリコン膜，アモルファスシリコン
膜，リンドーブアモルファスシリコン膜を３０００人，
３０００人，３００人同一真空巾で形成し、所望のバタ
ーニングを行ない、その上にクロム膜を１５００人アル
ゴンスバッタ法により形成しバターニングして、信号端
子電極２，同一信号端子電極に接続する２本の信号電極
４−１〜２、２本の信号電極に２個ずつ接続する４つの
ドレイン１［６−１〜４，ソース！ｉ ７ 一１〜４を
同時に形成した。その後表示電極８−１〜４をＩＴＯ（
酸化インジウムスズ）を１０００人形成しパターニング
するとともに薄膜トランジスタのチャンネルとなるリン
ドーブアモルファスシリコン膜を除去してアクティブマ
トリクス基板を得た。同様に、１つの信号端子電極と１
つの走査電極との交点に各１つの画素となる表示電極を
形成した従来のアクティブマトリクス基板を形成して本
発明の効果を確認した。このようにして形成した本発明
の一実施例によるアクティフマトリクス基板と従来構造
によるアクティブマトリクス基板とを所定の方法を用い
て組み立て、液晶ディスプレイを形成した。従来のアク
ティブマトリクス基板を用いたものは配線欠陥および画
素欠陥により歩留りが約６０％であったが、本発明の一
実施例によるアクティブマトリクス基板を用いたものは
製造歩留りが９５％以上であった。これは配線欠陥に対
しては２本の配線を行なっているためであり画素欠陥に
対しては素子欠陥としては同程度の欠陥率と予想さｈる
が４つの素子で１画素を構成しているため画素欠陥が目
立たないためと考えられる。
第２図は本発明の他の実施例を示す平面図である。画素
数４ＱＯＸ６４Ｏ，表示面積１８０悶×２４０ｍｍのＯ
Ａ用液晶ディスプレイに用いるアクティブマトリクス基
板を構成している。信号端子電極２および同一信号端子
電極に接続する２本の信号電極４−１〜２、ＭＩＭ素子
の下部電極をタンタル膜を用い所望パターンに加工した
後、ＭＩＭ素子となる部分のみタンタル膜を陽極酸化し
た後、上部電極および表示電極８−１〜４をＩＴＯ（酸
化インジウムスズ）を８００人形成しパターニングする
ことによりアクティブマトリクス基板を形成した。この
ようにして形成したアクティブマトリクス基板と、走査
電極１０を形成した対向基板とともに組み立て液晶ディ
スプレイを形成した。この本発明の他の実施例によるア
クティブマトリクス基板を用いた液晶ディスプレイは、
製造歩留りが９７％以上であった．これは第１図に示し
た本発明の一実施例で説明した理由と同じ理由により配
線欠陥が少なく、画素欠陥が目立たないためと考えられ
る。この実施例が本発明の一実施例よりもやや製造歩留
りが高いのはアクティブ素子として製造工程数の少ない
ＭＩＭ素子を用いたことによるものと考えられる。
数４ＱＯＸ６４Ｏ，表示面積１８０悶×２４０ｍｍのＯ
Ａ用液晶ディスプレイに用いるアクティブマトリクス基
板を構成している。信号端子電極２および同一信号端子
電極に接続する２本の信号電極４−１〜２、ＭＩＭ素子
の下部電極をタンタル膜を用い所望パターンに加工した
後、ＭＩＭ素子となる部分のみタンタル膜を陽極酸化し
た後、上部電極および表示電極８−１〜４をＩＴＯ（酸
化インジウムスズ）を８００人形成しパターニングする
ことによりアクティブマトリクス基板を形成した。この
ようにして形成したアクティブマトリクス基板と、走査
電極１０を形成した対向基板とともに組み立て液晶ディ
スプレイを形成した。この本発明の他の実施例によるア
クティブマトリクス基板を用いた液晶ディスプレイは、
製造歩留りが９７％以上であった．これは第１図に示し
た本発明の一実施例で説明した理由と同じ理由により配
線欠陥が少なく、画素欠陥が目立たないためと考えられ
る。この実施例が本発明の一実施例よりもやや製造歩留
りが高いのはアクティブ素子として製造工程数の少ない
ＭＩＭ素子を用いたことによるものと考えられる。
以上説明したように、本発明は、配線欠陥を減少させ画
素欠陥を目立たなくできることにより、製造歩留りを大
幅に改善できる効果がある。
素欠陥を目立たなくできることにより、製造歩留りを大
幅に改善できる効果がある。
平面図である。
１・・・・・・走査端子電極、２・・・・・・信号端子
電極、３−１〜２・・・・・・走査電極、４−１〜２・
・・・・・信号電極、５−１〜４・・・・・・ゲート電
極、６−１〜４・・・・・・ドレイン電極、７−１〜４
・・・・・・ソース電極、８−１〜４・・・・・・表示
電極、９−１〜４・・・・・・ＭＩＭ素子、１０・・・
・・・対向基板の走査電極。
電極、３−１〜２・・・・・・走査電極、４−１〜２・
・・・・・信号電極、５−１〜４・・・・・・ゲート電
極、６−１〜４・・・・・・ドレイン電極、７−１〜４
・・・・・・ソース電極、８−１〜４・・・・・・表示
電極、９−１〜４・・・・・・ＭＩＭ素子、１０・・・
・・・対向基板の走査電極。
代理人 弁理士 内 原 晋
第１図は本発明の一実施例によるアクティブマトリクス
基板を示す平面図、第２図は本発明の他の実施例による
アクティブマトリクス基板を示す第１図 第２図
基板を示す平面図、第２図は本発明の他の実施例による
アクティブマトリクス基板を示す第１図 第２図
Claims (1)
- 【特許請求の範囲】 １）同一走査電極端子に接続する２本の走査電極と、同
一信号電極端子に接続する２本の信号電極とを１組とし
、前記２本の走査電極と前記２本の信号電極との各々の
交点に１つずつ計４つのスイッチング素子を有し、該４
つを一組とするスイッチング素子の４つの制御電極を前
記２本の走査電極に２個ずつ接続し、前記４つのスイッ
チング素子の導通が制御される電極の一方はそれぞれ表
示電極に接続され、該制御される電極の他方は２つづつ
が前記信号電極のそれぞれに接続されて前記１組となる
４つの表示電極で１画素を構成することを特徴とするア
クティブマトリクス基板。 ２）前記スイッチング素子は薄膜トランジスタであるこ
とを特徴とする特許請求の範囲第１項記載のアクティブ
マトリクス基板。 ３）前記スイッチング素子はＭＩＭ素子であることを特
徴とする特許請求の範囲第１項記載のアクティブマトリ
クス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054294A JPH02232626A (ja) | 1989-03-06 | 1989-03-06 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054294A JPH02232626A (ja) | 1989-03-06 | 1989-03-06 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02232626A true JPH02232626A (ja) | 1990-09-14 |
Family
ID=12966548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1054294A Pending JPH02232626A (ja) | 1989-03-06 | 1989-03-06 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02232626A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337173A (en) * | 1991-05-15 | 1994-08-09 | International Business Machines Corporation | Liquid crystal display having a redundant storage capacitor for connection to one of plural pixels |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267782A (ja) * | 1985-05-23 | 1986-11-27 | 三菱電機株式会社 | 表示素子 |
| JPH02186325A (ja) * | 1989-01-12 | 1990-07-20 | Nippon Soken Inc | アクティブマトリクス表示装置用基板 |
-
1989
- 1989-03-06 JP JP1054294A patent/JPH02232626A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267782A (ja) * | 1985-05-23 | 1986-11-27 | 三菱電機株式会社 | 表示素子 |
| JPH02186325A (ja) * | 1989-01-12 | 1990-07-20 | Nippon Soken Inc | アクティブマトリクス表示装置用基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337173A (en) * | 1991-05-15 | 1994-08-09 | International Business Machines Corporation | Liquid crystal display having a redundant storage capacitor for connection to one of plural pixels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPS61185724A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01217423A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JPH02232626A (ja) | アクティブマトリクス基板 | |
| JPH0764112A (ja) | 液晶表示装置とその製造方法 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JP2527032B2 (ja) | アクティブマトリクス基板 | |
| JP2605346B2 (ja) | 表示装置の製造方法 | |
| JPS61161764A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0281028A (ja) | 液晶表示装置 | |
| JPH02157827A (ja) | 薄膜トランジスタアレイ装置 | |
| JPH01200231A (ja) | 液晶ディスプレイ用アクティブマトリクス基板 | |
| JPH0396922A (ja) | マトリクス型表示装置 | |
| JPS63103210A (ja) | アクテイブマトリツクス形液晶表示素子 | |
| JPH04313733A (ja) | マトリックス型表示装置 | |
| JP2646612B2 (ja) | 液晶ディスプレイ | |
| JPH11510266A (ja) | フラット画面用アクティブマトリクスの組立方法、該方法に従い得られたアクティブマトリクスを含む液晶表示画面及びこの型の画面をアドレスする方法 | |
| JPH01198723A (ja) | 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 | |
| JPH03137621A (ja) | Ｔｆｔパネルの製造方法 | |
| JPH01191830A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0822029A (ja) | 液晶表示装置及びその製造方法 | |
| JPH01211730A (ja) | 薄膜電界効果型トランジスタ基板の製造方法 | |
| KR920006195B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JPS63124033A (ja) | 薄膜トランジスタ基板 |