JP2646612B2 - 液晶ディスプレイ - Google Patents
液晶ディスプレイInfo
- Publication number
- JP2646612B2 JP2646612B2 JP2442288A JP2442288A JP2646612B2 JP 2646612 B2 JP2646612 B2 JP 2646612B2 JP 2442288 A JP2442288 A JP 2442288A JP 2442288 A JP2442288 A JP 2442288A JP 2646612 B2 JP2646612 B2 JP 2646612B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶ディスプレイに関し、特に高画質でかつ
製造歩留りの高い液晶ディスプレイに関する。
製造歩留りの高い液晶ディスプレイに関する。
近年オフィスオートメーションの進展に伴い、マンマ
シンインターフェイスとしての平板表示デバイスの開発
が活発に進められている。液晶表示装置においてもCRT
と同等以上の表示情報量を得るため、アクティブマトリ
クス基板の開発が盛んである。アクティブマトリクス基
板は金属・絶縁物・金属（MIM）素子等の二端子や薄膜
トランジスタ等の三端子素子で構成される。
シンインターフェイスとしての平板表示デバイスの開発
が活発に進められている。液晶表示装置においてもCRT
と同等以上の表示情報量を得るため、アクティブマトリ
クス基板の開発が盛んである。アクティブマトリクス基
板は金属・絶縁物・金属（MIM）素子等の二端子や薄膜
トランジスタ等の三端子素子で構成される。
従来の技術であるMIM素子を用いた液晶ディスプレイ
の場合、第４図に示す模式図のように、同一の基板上に
MIM素子９と走査電極１と表示電極６とを形成し、対向
基板に信号電極２を形成しているので同一基板内では走
査電極１と信号電極２とが交差しないため比較的製造歩
留りは高いといわれている。しかしながら素子特性が膜
厚分布や界面特性の大きく依存し、不安定で特に大面積
ディスプレイを形成する際表示が不均一で画質が低下す
るという欠点があった。
の場合、第４図に示す模式図のように、同一の基板上に
MIM素子９と走査電極１と表示電極６とを形成し、対向
基板に信号電極２を形成しているので同一基板内では走
査電極１と信号電極２とが交差しないため比較的製造歩
留りは高いといわれている。しかしながら素子特性が膜
厚分布や界面特性の大きく依存し、不安定で特に大面積
ディスプレイを形成する際表示が不均一で画質が低下す
るという欠点があった。
他の従来の技術である薄膜トランジスタを用いた液晶
ディスプレイの場合素子特性は安定であるが第５図に示
す模式図のように走査電極１、薄膜トランジスタのゲー
ト電極３、ドレイン電極４、ソース電極５、表示電極
６、信号電極２を同一基板上に形成し対向基板に共通電
極10を形成するので同一基板内で走査電極１と信号電極
２が交差するため製造歩留りが低いという欠点があっ
た。
ディスプレイの場合素子特性は安定であるが第５図に示
す模式図のように走査電極１、薄膜トランジスタのゲー
ト電極３、ドレイン電極４、ソース電極５、表示電極
６、信号電極２を同一基板上に形成し対向基板に共通電
極10を形成するので同一基板内で走査電極１と信号電極
２が交差するため製造歩留りが低いという欠点があっ
た。
従来の第４図に示す液晶ディスプレイでは素子特性が
膜厚分布や界面特性に大きく依存し、不安定で、大画面
ディスプレイには適しておらず、また第５図に示す液晶
ディスプレイでは同一基板内で走査電極と信号電極とが
交差するため製造歩留りが低いという欠点があった。
膜厚分布や界面特性に大きく依存し、不安定で、大画面
ディスプレイには適しておらず、また第５図に示す液晶
ディスプレイでは同一基板内で走査電極と信号電極とが
交差するため製造歩留りが低いという欠点があった。
本発明の目的は大画面でも高画質でしかも製造歩留り
の高い液晶ディスプレイを提供することにある。
の高い液晶ディスプレイを提供することにある。
本発明の液晶ディスプレイは、マトリクス状に配置さ
れた第１の薄膜トランジスタの各ゲート電極および各ド
レイン電極に接続され夫々平行に延在する複数の走査電
極と、該第１の薄膜トランジスタの各ソース電極に接続
された複数の透明表示電極とを有する走査電極基板と、
前記第１の薄膜トランジスタに対応してマトリクス状に
配置された第２の薄膜トランジスタの各ゲート電極およ
び各ドレイン電極に接続され夫々平行に延在する複数の
信号電極と、該第２の薄膜トランジスタの各ソース電極
に接続された複数の透明表示電極とを有する信号電極基
板とを備え、前記走査電極基板上の前記複数の透明表示
電極とそれに対応する前記信号電極基板上の前記複数の
透明表示電極とが対向するように対面配置させた構造を
有している。
れた第１の薄膜トランジスタの各ゲート電極および各ド
レイン電極に接続され夫々平行に延在する複数の走査電
極と、該第１の薄膜トランジスタの各ソース電極に接続
された複数の透明表示電極とを有する走査電極基板と、
前記第１の薄膜トランジスタに対応してマトリクス状に
配置された第２の薄膜トランジスタの各ゲート電極およ
び各ドレイン電極に接続され夫々平行に延在する複数の
信号電極と、該第２の薄膜トランジスタの各ソース電極
に接続された複数の透明表示電極とを有する信号電極基
板とを備え、前記走査電極基板上の前記複数の透明表示
電極とそれに対応する前記信号電極基板上の前記複数の
透明表示電極とが対向するように対面配置させた構造を
有している。
本発明の液晶ディスプレイは、第１図に示す模式図の
ように薄膜トランジスタのゲート電極３とドレイン電極
４を走査電極１に、ソース電極５を透明表示電極６に接
続し画素を構成する走査電極基板と信号電極２に薄膜ト
ランジスタのゲート電極３′とドレイン電極４′を、透
明表示電極６′にソース電極５′を接続し画素を構成す
る信号電極基板とを対向させているため、同一基板内で
は走査電極１と信号電極２が交差することがなく歩留り
が非常に高く、かつ素子特性が安定である。
ように薄膜トランジスタのゲート電極３とドレイン電極
４を走査電極１に、ソース電極５を透明表示電極６に接
続し画素を構成する走査電極基板と信号電極２に薄膜ト
ランジスタのゲート電極３′とドレイン電極４′を、透
明表示電極６′にソース電極５′を接続し画素を構成す
る信号電極基板とを対向させているため、同一基板内で
は走査電極１と信号電極２が交差することがなく歩留り
が非常に高く、かつ素子特性が安定である。
次に、本発明について図面を参照して説明する。
第２図（ａ），（ｂ），（ｃ）は本発明の一実施例に
よる液晶ディスプレイの走査電極基板を製造工程順に示
した平面図、第３図（ａ），（ｂ），（ｃ）は本発明の
一実施例による液晶ディスプレイの信号電極基板を製造
工程順に示した平面図である。ディスプレイサイズは24
0mm×180mm、表示画素数640×400ドットの液晶ディスプ
レイを作成した。まず第２図（ａ）に示すように、絶縁
基板上にアルゴンスパッタ法によりクロムを1000Å形成
し、フォトレジスト法によりパターニングして走査電極
１と薄膜トランジスタのゲート電極３を形成する。次に
第２図（ｂ）示すように、ゲート絶縁膜としてプラズマ
CVD法による窒化シリコン膜、半導体膜としてプラズマC
VD法によるアモルファスシリコン膜を連続形成した後、
フォトレジスト法によりゲート近傍上の半導体膜とゲー
ト絶縁膜７を残し他の部分を連続してエッチング除去す
る。更に第２図（ｃ）に示すようにITO（酸化インジウ
ムスズ）をアルゴンスパッタ法により1000Å形成し、フ
ォトレジスト法によりパターニングして、薄膜トランジ
スタのドレイン電極４とソース電極５および表示電極６
とを形成するとともに、ドレイン電極４を走査電極１に
ソース電極５を表示電極６に接続し走査電極基板を形成
した。
よる液晶ディスプレイの走査電極基板を製造工程順に示
した平面図、第３図（ａ），（ｂ），（ｃ）は本発明の
一実施例による液晶ディスプレイの信号電極基板を製造
工程順に示した平面図である。ディスプレイサイズは24
0mm×180mm、表示画素数640×400ドットの液晶ディスプ
レイを作成した。まず第２図（ａ）に示すように、絶縁
基板上にアルゴンスパッタ法によりクロムを1000Å形成
し、フォトレジスト法によりパターニングして走査電極
１と薄膜トランジスタのゲート電極３を形成する。次に
第２図（ｂ）示すように、ゲート絶縁膜としてプラズマ
CVD法による窒化シリコン膜、半導体膜としてプラズマC
VD法によるアモルファスシリコン膜を連続形成した後、
フォトレジスト法によりゲート近傍上の半導体膜とゲー
ト絶縁膜７を残し他の部分を連続してエッチング除去す
る。更に第２図（ｃ）に示すようにITO（酸化インジウ
ムスズ）をアルゴンスパッタ法により1000Å形成し、フ
ォトレジスト法によりパターニングして、薄膜トランジ
スタのドレイン電極４とソース電極５および表示電極６
とを形成するとともに、ドレイン電極４を走査電極１に
ソース電極５を表示電極６に接続し走査電極基板を形成
した。
次に第３図（ａ）に示すように、絶縁基板上にアルゴ
ンスパッタ法によりクロムを1000Å形成し、フォトレジ
スト法によりパターニングして、信号電極２と薄膜トラ
ンジスタのゲート電極３′を形成する。次に第３図
（ｂ）に示すように、ゲート絶縁膜としてプラズマCVD
法による窒化シリコン膜、半導体膜としてプラズマCVD
法によるアモルファスシリコン膜を連続形成した後フォ
トレジスト法によりゲート近傍上の半導体膜とゲート絶
縁膜７′を残し他の部分を連続して、エッチング除去す
る。更に第３図（ｃ）に示すようにITOをアルゴンスパ
ッタ法により1000Å形成し、フォトレジスト法によりパ
ターニングして薄膜トランジスタのドレイン電極４′と
ソース電極５′及び表示電極６′とを形成するととも
に、ドレイン電極４′を信号電極２に、ソース電極５′
を表示電極６′に接続し信号電極基板を形成した。
ンスパッタ法によりクロムを1000Å形成し、フォトレジ
スト法によりパターニングして、信号電極２と薄膜トラ
ンジスタのゲート電極３′を形成する。次に第３図
（ｂ）に示すように、ゲート絶縁膜としてプラズマCVD
法による窒化シリコン膜、半導体膜としてプラズマCVD
法によるアモルファスシリコン膜を連続形成した後フォ
トレジスト法によりゲート近傍上の半導体膜とゲート絶
縁膜７′を残し他の部分を連続して、エッチング除去す
る。更に第３図（ｃ）に示すようにITOをアルゴンスパ
ッタ法により1000Å形成し、フォトレジスト法によりパ
ターニングして薄膜トランジスタのドレイン電極４′と
ソース電極５′及び表示電極６′とを形成するととも
に、ドレイン電極４′を信号電極２に、ソース電極５′
を表示電極６′に接続し信号電極基板を形成した。
以上のようにして形成した走査電極基板と信号電極基
板とを所定の方法で組み立て、液晶ディスプレイを形成
した。この液晶ディスプレイの歩留りは90％以上で画質
も非常に優れていた。
板とを所定の方法で組み立て、液晶ディスプレイを形成
した。この液晶ディスプレイの歩留りは90％以上で画質
も非常に優れていた。
上記に示した実施例の製造工程において、ゲート絶縁
膜としてスパッタ法による酸化シリコン膜、半導体膜と
して蒸着法による硫化カドミウムを使用して液晶ディス
プレイを作成することもできる。この場合でも上記の一
実施例と同様に歩留りが高くかつ画質も優れ液晶ディス
プレイを得ることができる。
膜としてスパッタ法による酸化シリコン膜、半導体膜と
して蒸着法による硫化カドミウムを使用して液晶ディス
プレイを作成することもできる。この場合でも上記の一
実施例と同様に歩留りが高くかつ画質も優れ液晶ディス
プレイを得ることができる。
以上説明したように、本発明の液晶ディスプレイは、
同一基板内で走査電極と信号電極とが交差することがな
いため製造歩留りが高くかつ薄膜トランジスタを２端子
素子として使用しているため高画質にできる効果があ
る。
同一基板内で走査電極と信号電極とが交差することがな
いため製造歩留りが高くかつ薄膜トランジスタを２端子
素子として使用しているため高画質にできる効果があ
る。
第１図は本発明の液晶ディスプレイを示す模式図、第２
図（ａ）〜（ｃ）は本発明の一実施例による液晶ディス
プレイに用いる走査電極基板の製造を工程順に示した平
面図、第３図（ａ）〜（ｃ）は信号電極基板の製造を工
程順に示した平面図、第４図および第５図は従来の液晶
ディスプレイをそれぞれ示す模式図である。 １……走査電極、２……信号電極、3,3′……ゲート電
極、4,4′……ドレイン電極、5,5′……ソース電極、6,
6′……表示電極、7,7′……半導体膜とゲート絶縁膜、
９……MIM素子、10……共通電極。
図（ａ）〜（ｃ）は本発明の一実施例による液晶ディス
プレイに用いる走査電極基板の製造を工程順に示した平
面図、第３図（ａ）〜（ｃ）は信号電極基板の製造を工
程順に示した平面図、第４図および第５図は従来の液晶
ディスプレイをそれぞれ示す模式図である。 １……走査電極、２……信号電極、3,3′……ゲート電
極、4,4′……ドレイン電極、5,5′……ソース電極、6,
6′……表示電極、7,7′……半導体膜とゲート絶縁膜、
９……MIM素子、10……共通電極。
Claims (1)
- 【請求項１】マトリクス状に配置された第１の薄膜トラ
ンジスタの各ゲート電極および各ドレイン電極に接続さ
れ夫々平行に延在する複数の走査電極と、該第１の薄膜
トランジスタの各ソース電極に接続された複数の透明表
示電極とを有する走査電極基板と、前記第１の薄膜トラ
ンジスタに対応してマトリクス状に配置された第２の薄
膜トランジスタの各ゲート電極および各ドレイン電極に
接続され夫々互いに平行に延在する複数の信号電極と、
該第２の薄膜トランジスタの各ソース電極に接続された
複数の透明表示電極とを有する信号電極基板とを備え、
前記走査電極基板上の前記複数の透明表示電極とそれに
対応する前記信号電極基板上の前記複数の透明表示電極
とが対向するように重ね合せられていることを特徴とす
る液晶ディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2442288A JP2646612B2 (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2442288A JP2646612B2 (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01200230A JPH01200230A (ja) | 1989-08-11 |
| JP2646612B2 true JP2646612B2 (ja) | 1997-08-27 |
Family
ID=12137720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2442288A Expired - Lifetime JP2646612B2 (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646612B2 (ja) |
-
1988
- 1988-02-03 JP JP2442288A patent/JP2646612B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01200230A (ja) | 1989-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933296A (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
| US4697331A (en) | Method of fabrication of a control transistor for a flat-panel display screen | |
| JP2001517377A (ja) | 薄膜トランジスタおよびかかるトランジスタを具える電子装置 | |
| JPH01217421A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法 | |
| US20140175448A1 (en) | Array substrate, manufacturing method thereof and display device | |
| JPS6270817A (ja) | 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法 | |
| JPS63289533A (ja) | 液晶ディスプレイ装置 | |
| TW586238B (en) | Circular thin film transistor structure | |
| JPH0580650B2 (ja) | ||
| JP2646612B2 (ja) | 液晶ディスプレイ | |
| JPH01200231A (ja) | 液晶ディスプレイ用アクティブマトリクス基板 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH01198723A (ja) | 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 | |
| JPH0396922A (ja) | マトリクス型表示装置 | |
| JPS63103210A (ja) | アクテイブマトリツクス形液晶表示素子 | |
| KR910008946B1 (ko) | 평판 디스플레이용 박막트랜지스터 | |
| JP2704212B2 (ja) | 電気光学装置の製造方法 | |
| JPH0396923A (ja) | 液晶表示装置 | |
| JPH03257829A (ja) | 透明絶縁層の製造方法並びに表示装置の製造方法 | |
| JPH0239130A (ja) | 液晶表示装置 | |
| JPH01211730A (ja) | 薄膜電界効果型トランジスタ基板の製造方法 | |
| JP2831666B2 (ja) | アクティブマトリクス型液晶表示素子及びその製造方法 | |
| JPH05281574A (ja) | 液晶表示装置 | |
| JPH07119914B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP2001318392A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 11 |