JPH01200230A - 液晶ディスプレイ - Google Patents
液晶ディスプレイInfo
- Publication number
- JPH01200230A JPH01200230A JP63024422A JP2442288A JPH01200230A JP H01200230 A JPH01200230 A JP H01200230A JP 63024422 A JP63024422 A JP 63024422A JP 2442288 A JP2442288 A JP 2442288A JP H01200230 A JPH01200230 A JP H01200230A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- thin film
- liquid crystal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶デイスプレィに関し、特に高画質でかつ製
造歩留りの高い液晶デイスプレィに関する。
造歩留りの高い液晶デイスプレィに関する。
近年オフィスオートメーションの進展に伴い、マンマシ
ンインターフェイスとしての平板表示デバイスの開発が
活発に進めれている。液晶表示装置においてもＣＲＴと
同等以上の表示情報量を得るため、アクティブマトリク
ス基板の開発が盛んである。アクティブマトリクス基板
は金属・絶縁物・金属（ＭＩＭ）素子等の二端子や薄膜
トランジスタ等の三端子素子で構成される。
ンインターフェイスとしての平板表示デバイスの開発が
活発に進めれている。液晶表示装置においてもＣＲＴと
同等以上の表示情報量を得るため、アクティブマトリク
ス基板の開発が盛んである。アクティブマトリクス基板
は金属・絶縁物・金属（ＭＩＭ）素子等の二端子や薄膜
トランジスタ等の三端子素子で構成される。
従来の技術であるＭＩＭ素子を用いた液晶デイスプレィ
の場合、第４図に示す模式図のように、同一の基板上に
ＭＩＭ素子９と走査電極１と表示電極６とを形成し、対
向基板に信号電極２を形成しているので同一基板内では
走査電極１と信号電極２とが交差しないため比較的製造
歩留りは高いといわれている。しかしながら素子特性が
膜厚分布や界面特性に大きく依存し、不安定で特に大面
積デイスプレィを形成する際表示が不均一で画質が低下
するという欠点があった。
の場合、第４図に示す模式図のように、同一の基板上に
ＭＩＭ素子９と走査電極１と表示電極６とを形成し、対
向基板に信号電極２を形成しているので同一基板内では
走査電極１と信号電極２とが交差しないため比較的製造
歩留りは高いといわれている。しかしながら素子特性が
膜厚分布や界面特性に大きく依存し、不安定で特に大面
積デイスプレィを形成する際表示が不均一で画質が低下
するという欠点があった。
他の従来の技術である薄膜トランジスタを用いた液晶デ
イスプレィの場合素子特性は安定であるが第５図に示す
模式図のように走査電極１、薄膜トランジスタのゲート
電極３、ドレイン電極４、ソース電極５、表示電極６、
信号電極２を同一基板上に形成し対向基板に共通電極１
ｏを形成するので同一基板内で走査電極ｌと信号電極２
が交差するため製造歩留りが低いという欠点があった。
イスプレィの場合素子特性は安定であるが第５図に示す
模式図のように走査電極１、薄膜トランジスタのゲート
電極３、ドレイン電極４、ソース電極５、表示電極６、
信号電極２を同一基板上に形成し対向基板に共通電極１
ｏを形成するので同一基板内で走査電極ｌと信号電極２
が交差するため製造歩留りが低いという欠点があった。
゛〔発明が解決しようとする課題〕
従来の第４図に示す液晶デイスプレィでは素子特性が膜
厚分布や界面特性に大きく依存し、不安定で、大画面デ
イスプレィには適しておらず、また第５図に示す液晶デ
イスプレィでは同一基板内で走査電極と信号電極とが交
差するため製造歩留りが低いという欠点があった。
厚分布や界面特性に大きく依存し、不安定で、大画面デ
イスプレィには適しておらず、また第５図に示す液晶デ
イスプレィでは同一基板内で走査電極と信号電極とが交
差するため製造歩留りが低いという欠点があった。
本発明の目的は大画面でも高画質でしかも製造歩留りの
高い液晶ティスプレィを提供することにある。
高い液晶ティスプレィを提供することにある。
本発明の液晶ティスプレィは、マトリクス状に配置され
た複数の第１の薄膜トランジスタのゲート電極およびト
レイン電極に接続された複数の走査電極と該第１の薄膜
トランジスタの各ソース電極に接続された複数の透明表
示電極とを有する走査電極基板と、第１の薄膜トランジ
スタに対応してマトリクス状に配置された第２の薄膜ト
ランジスタのゲート電極およびドレイン電極に接続され
た複数の信号電極と、これら第２の薄膜トランジスタの
各ソース電極に接続された複数の透明表示電極とを有す
る信号′ポ極基板とを走査電極と信号電極とが対向する
ように対面配置させた構造を有している。
た複数の第１の薄膜トランジスタのゲート電極およびト
レイン電極に接続された複数の走査電極と該第１の薄膜
トランジスタの各ソース電極に接続された複数の透明表
示電極とを有する走査電極基板と、第１の薄膜トランジ
スタに対応してマトリクス状に配置された第２の薄膜ト
ランジスタのゲート電極およびドレイン電極に接続され
た複数の信号電極と、これら第２の薄膜トランジスタの
各ソース電極に接続された複数の透明表示電極とを有す
る信号′ポ極基板とを走査電極と信号電極とが対向する
ように対面配置させた構造を有している。
本発明の液晶デイスプレィは、第１図に示す模式図のよ
うに薄膜トランジスタのゲート電極３とドレイン電極４
を走査電極１に、ソー°ス電極５を透明表示電極６に接
続し画素を構成する走査電極基板と信号電極２に薄膜ト
ランジスタのゲート電極３′とトレイン電極４′を、透
明表示電極６′にソース電極５′を接続し画素を構成す
る信号電極基板とを対向させているため、同一基板内で
は走査電極１と信号電極２が交差することがなく歩留り
が非常に高く、かつ素子特性が安定である。
うに薄膜トランジスタのゲート電極３とドレイン電極４
を走査電極１に、ソー°ス電極５を透明表示電極６に接
続し画素を構成する走査電極基板と信号電極２に薄膜ト
ランジスタのゲート電極３′とトレイン電極４′を、透
明表示電極６′にソース電極５′を接続し画素を構成す
る信号電極基板とを対向させているため、同一基板内で
は走査電極１と信号電極２が交差することがなく歩留り
が非常に高く、かつ素子特性が安定である。
次に５本発明について図面を参照して説明する。
第２図（ａ）、 （ｂ）、 （ｃ）は本発明の一実施例
による液晶デイスプレィの走査電極基板を製造工程順に
示した平面図、第３図（ａ）、 （ｂ）、 （ｃ）は本
発明の一実施例による液晶デイスプレィの信号電極基板
を製造工程順に示した平面図である。デイスプレィサイ
ズは２４０ｍｍＸ１８０ｍｍ、表示画素数６４０×４０
０ドツトの液晶ナイスプレイを作成した。まず第２図（
ａ）に示すように、絶縁基板上にアルゴンスパッタ法に
よりクロムを１０００人形成し、フォトレジスト法によ
りパターニングして走査電極１と薄膜トランジスタのゲ
ート電極３を形成する。次に第２図（ｂ）に示すように
、ゲート絶縁膜としてプラズマＣＶＤ法による窒化シリ
コン膜、半導体膜としてプラズマＣＶＤ法によるアモル
ファスシリコン膜を連続形成した後、フォトレジスト法
によりゲート近傍上の半導体膜とゲート絶縁膜７を残し
他の部分を連続してエツチング除去する。更に第２図（
ｃ）に示すようにＩＴＯ（酸化インジウムスズ）をアル
ゴンスパッタ法により１０００人形成し、フォトレジス
ト法によりパターニングして、薄膜トランジスタのドレ
イン電極４とソース電極５および表示電極６とを形成す
るとともに、ドレイン電極４を走査電極１にソース電極
５を表示電極６に接続し走査電極基板を形成した。
による液晶デイスプレィの走査電極基板を製造工程順に
示した平面図、第３図（ａ）、 （ｂ）、 （ｃ）は本
発明の一実施例による液晶デイスプレィの信号電極基板
を製造工程順に示した平面図である。デイスプレィサイ
ズは２４０ｍｍＸ１８０ｍｍ、表示画素数６４０×４０
０ドツトの液晶ナイスプレイを作成した。まず第２図（
ａ）に示すように、絶縁基板上にアルゴンスパッタ法に
よりクロムを１０００人形成し、フォトレジスト法によ
りパターニングして走査電極１と薄膜トランジスタのゲ
ート電極３を形成する。次に第２図（ｂ）に示すように
、ゲート絶縁膜としてプラズマＣＶＤ法による窒化シリ
コン膜、半導体膜としてプラズマＣＶＤ法によるアモル
ファスシリコン膜を連続形成した後、フォトレジスト法
によりゲート近傍上の半導体膜とゲート絶縁膜７を残し
他の部分を連続してエツチング除去する。更に第２図（
ｃ）に示すようにＩＴＯ（酸化インジウムスズ）をアル
ゴンスパッタ法により１０００人形成し、フォトレジス
ト法によりパターニングして、薄膜トランジスタのドレ
イン電極４とソース電極５および表示電極６とを形成す
るとともに、ドレイン電極４を走査電極１にソース電極
５を表示電極６に接続し走査電極基板を形成した。
次に第３図（ａ）に示すように、絶縁基板上にアルゴン
スパッタ法によりクロムを１０００人形成し、フォトレ
ジスト法によりパターニングして、信号電極２と薄膜ト
ランジスタのゲート電極３′を形成する。次に第３図（
ｂ）に示すように、ゲート絶縁膜としてプラズマＣＶＤ
法による窒化シリコン膜、半導体膜としてプラズマＣＶ
Ｄ法によるアモルファスシリコン膜を連続形成した後フ
ォトレジスト法によりゲート近傍上の半導体膜とゲート
絶縁膜７′を残し他の部分を連続して、エッチンク除去
する。更に第３図（ｃ）に示すようにＩＴＯをアルゴン
スパッタ法により１０００人形成し、フォトレジスト法
によりパターニングして薄膜トランジスタのドレイン電
極４′とソース電極５′および表示電極６′とを形成す
るとともに、ドレイン電極４′を信号電極２に、ソース
電極５′を表示電極６′に接続し信号電極基板を形成し
た。
スパッタ法によりクロムを１０００人形成し、フォトレ
ジスト法によりパターニングして、信号電極２と薄膜ト
ランジスタのゲート電極３′を形成する。次に第３図（
ｂ）に示すように、ゲート絶縁膜としてプラズマＣＶＤ
法による窒化シリコン膜、半導体膜としてプラズマＣＶ
Ｄ法によるアモルファスシリコン膜を連続形成した後フ
ォトレジスト法によりゲート近傍上の半導体膜とゲート
絶縁膜７′を残し他の部分を連続して、エッチンク除去
する。更に第３図（ｃ）に示すようにＩＴＯをアルゴン
スパッタ法により１０００人形成し、フォトレジスト法
によりパターニングして薄膜トランジスタのドレイン電
極４′とソース電極５′および表示電極６′とを形成す
るとともに、ドレイン電極４′を信号電極２に、ソース
電極５′を表示電極６′に接続し信号電極基板を形成し
た。
以上のようにして形成した走査電極基板と信号電極基板
とを所定の方法で組み立て、液晶デイスプレィを形成し
た。この液晶デイスプレィの歩留りは９０％以上で画質
も非常に優れていた。
とを所定の方法で組み立て、液晶デイスプレィを形成し
た。この液晶デイスプレィの歩留りは９０％以上で画質
も非常に優れていた。
上記に示した実施例の製造工程において、ゲート絶縁膜
としてスパッタ法による酸化シリコン膜、半導体膜とし
て蒸着法による硫化カドミウムを使用して液晶デイスプ
レィを作成することもできる。
としてスパッタ法による酸化シリコン膜、半導体膜とし
て蒸着法による硫化カドミウムを使用して液晶デイスプ
レィを作成することもできる。
この場合でも上記の一実施例と同様に歩留りが高くかつ
画質も擾れ液晶デイスプレィを得ることができる。
画質も擾れ液晶デイスプレィを得ることができる。
以上説明したように、本発明の液晶デイスプレィは、同
一基板内で走査電極と信号電極とが交差することがない
ため製造歩留りが高くかつ薄膜トランジスタを２端子素
子として使用しているため高画質にできる効果がある。
一基板内で走査電極と信号電極とが交差することがない
ため製造歩留りが高くかつ薄膜トランジスタを２端子素
子として使用しているため高画質にできる効果がある。
第１図は本発明の液晶デイスプレィを示す模式図、第２
図（ａ）〜（ｃ）は本発明の一実施例による液晶デイス
プレィに用いる走査電極基板の製造を工程順に示した平
面図、第３図（ａ）〜（ｃ）は信号電極基板の製造を工
程順に示した平面図、第４図および第５図は従来の液晶
デイスプレィをそれぞれ示す模式図である。 １・・・・・・走査電極、２・・・・・・信号電極、３
，３′・・・・・・ゲート電極、４，４′・・・・・・
ドレイン電極、５゜５′・・・・・・ソース電極、６，
６′・・・・・・表示電極、７゜７′・・・・・・半導
体膜とゲート絶縁膜、９・・・・・・ＭＩＭ素子、１０
・・・・・・共通電極。 代理人 弁理士 内 原 音 箭１図（肺 コ □ ｎ 第３図（め 第３５Ｊ（Ｃジ
図（ａ）〜（ｃ）は本発明の一実施例による液晶デイス
プレィに用いる走査電極基板の製造を工程順に示した平
面図、第３図（ａ）〜（ｃ）は信号電極基板の製造を工
程順に示した平面図、第４図および第５図は従来の液晶
デイスプレィをそれぞれ示す模式図である。 １・・・・・・走査電極、２・・・・・・信号電極、３
，３′・・・・・・ゲート電極、４，４′・・・・・・
ドレイン電極、５゜５′・・・・・・ソース電極、６，
６′・・・・・・表示電極、７゜７′・・・・・・半導
体膜とゲート絶縁膜、９・・・・・・ＭＩＭ素子、１０
・・・・・・共通電極。 代理人 弁理士 内 原 音 箭１図（肺 コ □ ｎ 第３図（め 第３５Ｊ（Ｃジ
Claims (1)
- マトリクス状に配置された第１の薄膜トランジスタの
各ゲート電極およびドレイン電極に接続する複数の走査
電極と、該薄膜トランジスタの各ソース電極に接続され
た複数の透明表示電極とを有する走査電極基板と、前記
第１の薄膜トランジスタに対応してマトリクス状に配置
された第２の薄膜トランジスタのゲート電極およびドレ
イン電極に接続された複数の信号電極と、該第２の薄膜
トランジスタの各ソース電極に接続された透明表示電極
とを有する信号電極基板とを前記透明表示電極とそれに
対応する前記信号電極とが対向するように重ね合せたこ
とを特徴とする液晶ディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2442288A JP2646612B2 (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2442288A JP2646612B2 (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01200230A true JPH01200230A (ja) | 1989-08-11 |
| JP2646612B2 JP2646612B2 (ja) | 1997-08-27 |
Family
ID=12137720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2442288A Expired - Lifetime JP2646612B2 (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646612B2 (ja) |
-
1988
- 1988-02-03 JP JP2442288A patent/JP2646612B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2646612B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697331A (en) | Method of fabrication of a control transistor for a flat-panel display screen | |
| EP0211401A2 (en) | N+ Amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
| JPS6265017A (ja) | 冗長な導体構造を持つ薄膜ｆｅｔ駆動形液晶表示装置 | |
| WO2021169755A1 (zh) | 阵列基板及显示装置 | |
| JP3099274B2 (ja) | ハーフトーンのグレースケールを有する広視角型アクテイブマトリツクス液晶表示装置およびそれを製作する方法 | |
| JP2000196104A (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| JPS62265756A (ja) | 薄膜トランジスタマトリクス | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN101868757A (zh) | 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法 | |
| US6952251B2 (en) | Method for forming data lines of a liquid crystal display device | |
| JPH01200230A (ja) | 液晶ディスプレイ | |
| JPH01200231A (ja) | 液晶ディスプレイ用アクティブマトリクス基板 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPH01198723A (ja) | 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 | |
| JP2005508526A (ja) | アクティブマトリックス画素装置 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JPH0331823A (ja) | 液晶表示装置及び電極基板の製造方法 | |
| JPH02100022A (ja) | 液晶表示装置 | |
| JPS63103210A (ja) | アクテイブマトリツクス形液晶表示素子 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63124033A (ja) | 薄膜トランジスタ基板 | |
| KR940004243B1 (ko) | 액정평판 표시장치의 제조방법 | |
| JPH0396922A (ja) | マトリクス型表示装置 | |
| JPH05224218A (ja) | 液晶装置 | |
| JPH01211730A (ja) | 薄膜電界効果型トランジスタ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 11 |