KR940004243B1 - 액정평판 표시장치의 제조방법 - Google Patents

액정평판 표시장치의 제조방법 Download PDF

Info

Publication number
KR940004243B1
KR940004243B1 KR1019910022672A KR910022672A KR940004243B1 KR 940004243 B1 KR940004243 B1 KR 940004243B1 KR 1019910022672 A KR1019910022672 A KR 1019910022672A KR 910022672 A KR910022672 A KR 910022672A KR 940004243 B1 KR940004243 B1 KR 940004243B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
liquid crystal
pattern
electrode
Prior art date
Application number
KR1019910022672A
Other languages
English (en)
Other versions
KR930013807A (ko
Inventor
배병성
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910022672A priority Critical patent/KR940004243B1/ko
Publication of KR930013807A publication Critical patent/KR930013807A/ko
Application granted granted Critical
Publication of KR940004243B1 publication Critical patent/KR940004243B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

내용 없음.

Description

액정평판 표시장치의 제조방법
제1도는 종래의 액정평판 표시장치에 있어서 반도체소자평판의 구조형상을 나타낸 단면도이고,
제2a도 내지 제2d도는 본 발명의 방법에 있어서, 반도체소자평판의 공정에 의한 제조형상을 순서대로 나타낸 평면도이고,
제2a'도 내지 제2d'도는 본 발명의 방법에 있어서, 상기 평면도와 대응한 제조 공정 순서 단면도를 나타낸다.
본 발명은 액정 평판 표시 장치에 관한 것으로 특히, 반도체 층간 외부 오염을 줄이고 막 단차에 의한 배선불량 모드를 방지할 수 있는 액정 평판 표시 장치의 제조 방법에 관한 것이다.
최근 정보화시대의 총아인 화상정보의 전달매체로 표시장치(Display)의 소형화 및 고품질화에 많은 관심이 모아지고 있으며, 이로인해 지금까지 사용되어온 부피가 큰(Bulky)CRT에 대신한 각종 평판 표시장치가 개발되어 급속히 보급되고 있다. 그 가운데 액정평판 표시장치(Liquid Crystal Display) 기술의 발전은 현저하여 이미 색상(Color) 화질면에서 CRT에 필적하거나 그 이상을 실현하게 되었고 특히, 액정기술과 반도체 기술이 혼합 응용된 액티브 매트릭스(Active Matrix)형 액정평판 표시장치는 매트릭스 형태로 배열된 각 화소에 비선형특성을 갖춘 액티브 소자를 부가함으로서 액정의 전기광학효과에 메모리 기능이 구비된 것으로, 상기한 액티브소자로는 통상의 박막 트랜지스터(thin film transistor : TFT), 또는 박막다이오드(TFD)를 이용하여 매트릭스의 화소선택용 어드레스(address) 배선과 함께 수만개 내지 수백만개가 유리기판상에 집적화 되어 매트릭스 회로를 구성한다. 이와 같은 회로의 고집적기술은 LSI제조기술과 비교하면 사용되는 기판재료(LCD : 유리, LSI : 실리콘)는 다르지만 반도체소자 및 배선 형성 공정은 LSI제조기술이 거의 그대로 활용되므로 LSI반도체 제조 공정상의 문제점이 액정평판 표시장치에서도 여전히 해결되지 못하고 있다.
종래의 액정평판 표시장치는 상하 두개의 칼라필터평판과 반도체소자평판이 봉합되고 그 사이에 액정이 주입되어 이루어지는데 첨부된 제1도는 종래의 액정 평판 표시 장치의 반도체소자평판의 구조를 나타낸 단면도이다.
도면을 참조하면, 유리기판(100)상에 게이트전극(11)을 형성한 다음, 상기 구조물상의 전면에 절연막(12)을 형성하고 그 위에 투명도전막으로 이루어진 화소전극패턴(16), 및 수소화된 비정질실리콘으로 이루어진 반도체층패턴(13)을 형성하고 반도체층패턴 상부를 질화하여 고농도의 n+층(14)을 형성한 다음, 계속해서 금속층을 상기 구조물 전면에 침적하고 소오스/드레인 전극 및 배선(15)을 패턴 형성 하여서 반도체소자평판이 만들어지게 된다.
상기와 같은 구조의 종래기술은 게이트전극 및 반도체층패턴으로 인해 단차피복성이 불량하여 상하 전극 층간의 단선, 또는 배선의 오픈(Open)불량 가능성이 크며, 각각의 막층을 적층 패터닝 할 때 층간 오염 발생의 소지가 있으며, 반도체층을 형성하고 패턴닝하여 후공정에 이르는 동안 반도체층 표면에 자연 산화막이 형성되어 접촉 저항이 증가하게 된다.
따라서, 본 발명에서는 게이트전극 및 배선을 형성후 연속적으로 반도체소자 형성을 위한 모든층들을 적층형성한 다음, 상층으로부터 아래층으로 순차적으로 패턴을 형성하여서 공정상의 층간 계면오염 및 반도체층의 자연 산화막 성장 조건을 최소화하고 반도체층 패턴에 의한 단차 요인을 구조적으로 개선하는 액정평판 표시장치의 반도체소자 평판 제조방법을 제공하는데 그 목적이 있다.
상술한 본 발명의 목적을 달성하기 위한 액정평판 표시장치에 있어서 반도체소자 평판은 유리기판 위에 게이트 전극 및 배선을 패턴 형성한 후 상기 구조물 위에 게이트층, 반도체층, n+층 및 금속층을 순차로 적층 형성한 다음, 상기 금속층으로부터 반도체층까지 차례로 패터닝하여 반도체소자를 패턴형성하고, 이어서 상기 결과물상에 반도체소자의 일단자와 접촉하여 화소전극패턴이 형성되어 이루어진 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명의 방법에 의한 액정평판 표시장치에 있어서 반도체소자 평판의 제조 공정 순서도로, 제2a도에서 제2d도는 반도체소자평판의 제조 공정에 의한 형상을 나타낸 평면 순서도이고, 제2a'도에서 제2d'도는 상기 평면 순서도와 대응 관계에 있은 제조 공정에 있어서 X-X'축의 형상 순서 단면도이다.
먼저, 제2a도 및 제2a'도를 참조하면, 유리기판(200)상에 게이트 전극(21) 및 배선(21')이 금속층을 이용하여 패턴 형성하여 있고, 상기 구조물 위에 게이트 절연층(22), 반도체층(23) n+층(24), 금속층(25)을 순차로 적층 형성한다.
이때, 상기 금속층은 알루미늄(Al), 알루미늄합금, 또는 크롬(Cr)등을 스퍼터링(Sputtering)하여 형성하고, 게이트절연층은 질화실리콘(SiNx), 반도체층은 수소화된 비정질실리콘(a-Si : H)을 플라즈마 화학기상증착하여 형성한다.
따라서 상기한 구조물을 평면적으로 볼 때, 2a도에서 처럼 게이트 전극 및 배선의 패턴(점선으로 표시됨)은 적층막들에 의해 덮어져 실제로는 보이지 않게 된다.
이어서, 제2b도 및 제2b'도를 참조하면, 상기 최상위층인 금속층(25)을 사진식각공정에 의해 드레인(25a')/소오스(25b')전극 및 데이터선(25')으로 패턴형성 시킨다.
따라서 제2b도를 참조하여 평면적 시각으로보면 게이트 전극(21)패턴(점선으로 표시됨)이 일부 포함되도록 드레인/소오스 전극이 형성되어 있고 각 드레인전극은 데이터선과 연결되어 있다. 또한 상기 드레인/소오스 전극 및 데이터선의 패턴을 제외한 전표면은 사실상 n+층으로 이루어져 있다.
계속해서, 제2c도 및 제2c'도를 참조하면, 먼저 상기 드레인/소오스전극 및 데이터선의 패턴에 의해 가려져 있지 않은 n+(24)을 에칭한 다음, 드레인/소오스 전극 및 데이터선의 패턴이 내부에 포함되도록 선폭을 대략 2∼3㎛정도로 더 넓게 하여 상기 반도체층(23)을 사진식각하면 반도체소자 영역(23')이 형성된다.
따라서, 소오스/드레인 전극 및 배선은 반도체 소자영역(23)과의 단차를 구조적으로 만들지 않으므로 전극층간의 단선, 및 배선의 오픈(Open) 불량을 크게 개선 시킬 수 있다.
그 다음 제2d도 및 제2d'도를 참조하면, 상기 결과물 위의 전면에 투명도전막(indium-tin-oxide)을 증착한 다음, 상기 소오스전극(25b')과 접촉 연결되도록 화소전극(26) 패턴을 형성하여서 본 발명을 달성된다.
따라서 상술한 본 발명의 방법에 의하면 반도체소자 형성을 위한 모든층들을 한꺼번에 적층형성한 다음, 상층으로부터 순차로 패턴을 형성함으로서 공정상의 층간계면 오염 및 반도체층의 자연산화막 성장 조건을 최소화하고 반도체층 패턴에 의한 단차를 구조적으로 개선하여 반도체층과 소오스/드레인 전극사이의 접촉저항을 크게 줄일 수 있을 뿐아니라 전극층간의 단선 및 배선의 오픈 불량을 크게 개선하므로 액정평판 표시장치의 특성 및 수율향상에 크게 기여 할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며 예컨대, 게이트 전극 패턴 형성시 저장 캐패시터 전극을 동시에 형성하여 후공정으로 상기 본 발명의 실시예가 이용될 수 있으며, 또한 화소전극을 게이트 전극 패턴 형성전에 동위치에 형성하고 후공정으로 상기 본 발명의 실시예를 이용하여 반도체소자를 형성한 다음 게이트 절연막의 비아홀(via hole)을 통해 소오스 전극과 연결시키는 등 본 발명의 기술적 사상내에서 동분야에 통상의 지식을 가진자에 의해 수많은 변형으로 실시가능함이 명백하다.

Claims (4)

  1. 액정평판 표시장치에 있어서, 하나의 유리기판 위에 게이트 전극 및 배선을 패턴 형성한 후, 상기 구조물 위에 게이트층, 반도체층, n+층 및 금속층을 순차로 적층 형성한 다음, 상기 금속층으로부터 반도체층까지 차례로 패터닝하여 반도체소자를 패턴 형성하고, 이어서 상기 결과물상에 반도체소자의 일단자와 접촉하여 화소전극패턴이 형성되어 이루어진 것을 특징으로 하는 반도체소자평판 제조 방법.
  2. 제1항에 있어서, 사진식각공정에 의해 상기 금속층을 패터닝하여 소오스/드레인 전극 및 데이터선이 패턴형성되는 것을 특징으로 하는 반도체소자평판 제조방법.
  3. 제1항 및 제2항에 있어서, 상기 금속층 패턴(소오스/드레인 전극 및 데이터선)을 이용하여 n+층을 식각시키는 것을 특징으로 하는 반도체소자평판 제조방법.
  4. 제1항 및 제2항에 있어서, 상기 금속층 패턴의 선폭보다 2∼3㎛정도 더 넓게 상기 반도체층을 패터닝하여 반도체소자 영역이 패턴 형성되는 것을 특징으로 하는 반도체소자평판 제조방법.
KR1019910022672A 1991-12-11 1991-12-11 액정평판 표시장치의 제조방법 KR940004243B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022672A KR940004243B1 (ko) 1991-12-11 1991-12-11 액정평판 표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022672A KR940004243B1 (ko) 1991-12-11 1991-12-11 액정평판 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR930013807A KR930013807A (ko) 1993-07-22
KR940004243B1 true KR940004243B1 (ko) 1994-05-19

Family

ID=19324565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022672A KR940004243B1 (ko) 1991-12-11 1991-12-11 액정평판 표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR940004243B1 (ko)

Also Published As

Publication number Publication date
KR930013807A (ko) 1993-07-22

Similar Documents

Publication Publication Date Title
KR100190023B1 (ko) 박막트랜지스터-액정표시장치 및 그 제조방법
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
US6985193B2 (en) Liquid crystal display device and method for manufacturing the same
US5923390A (en) Liquid crystal display with high aperture ratio and method for manufacturing the same
CN100559238C (zh) 液晶显示装置及其制造方法
US7515216B2 (en) Liquid crystal display and fabrication method thereof
US6411350B2 (en) Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JP3454340B2 (ja) 液晶表示装置
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
KR20010058159A (ko) 박막 트랜지스터-액정표시소자의 제조방법
JP3084981B2 (ja) 液晶表示装置及びその製造方法
JP2000214481A (ja) 液晶表示装置およびその製造方法
KR940004243B1 (ko) 액정평판 표시장치의 제조방법
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
KR100303348B1 (ko) 액정표시소자의 데이터 라인 형성방법
JPH10268346A (ja) アクティブマトリクス型液晶表示装置
US5916737A (en) Method for fabricating liquid crystal display device
JPH04253033A (ja) 液晶表示装置
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR20030021382A (ko) 액정표시장치의 제조방법
KR20040046384A (ko) 액정표시장치 및 그 제조방법
US20070138472A1 (en) Method for fabricating TFT array substrate
KR100219476B1 (ko) 반사형 박막트랜지스터-액정표시소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110516

Year of fee payment: 18

EXPY Expiration of term