KR20030021382A - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR20030021382A KR20030021382A KR1020010054520A KR20010054520A KR20030021382A KR 20030021382 A KR20030021382 A KR 20030021382A KR 1020010054520 A KR1020010054520 A KR 1020010054520A KR 20010054520 A KR20010054520 A KR 20010054520A KR 20030021382 A KR20030021382 A KR 20030021382A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- resin layer
- forming
- pad
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000011347 resin Substances 0.000 claims abstract description 84
- 229920005989 resin Polymers 0.000 claims abstract description 84
- 239000010408 film Substances 0.000 claims abstract description 51
- 239000010409 thin film Substances 0.000 claims abstract description 44
- 238000002161 passivation Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 235000006408 oxalic acid Nutrition 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시장치의 제조방법에 관한 것으로, 박막트랜지스터부 및 패드부로 구분되는 기판을 제공하는 단계; 상기 기판상에 게이트 및 패드를 형성하는 단계; 상기 기판 전면상에 게이트 절연막 및 반도체층을 형성한 다음, 상기 반도체층을 선택적으로 제거하여 상기 게이트 절연막 상부에 액티브층을 형성하는 단계; 상기 액티브층 상부 및 게이트 절연막 일부 표면상에 소오스/드레인을 형성하는 단계; 상기 기판의 전면상에 패시베이션막 및 수지층을 형성한 다음, 상기 소오스/드레인 일부 표면을 노출시키도록 비아홀을 형성하고, 이와 병행하여 상기 기판의 패드부상에는 패드만 남도록 상기 수지층, 페시베이션막 및 게이트 절연막을 제거하는 단계; 및 상기 기판상에 화소전극을 형성하는 단계를 포함하는 것이며, 패드부상에 수지층이 존재하지 않도록 수지층을 패터닝하여 어레이 테스트시 핀과 패드의 콘택 불량을 제거하여, 어레이 테스트 신뢰성을 향상시키는 효과가 있는 것이다.
Description
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 패드부상의 수지층을 제거하여 어레이 테스트의 신뢰성을 향상시킬 수 있는 액정표시장치의 제조방법에 관한 것이다.
일반적으로, 액정표시장치(Liquid Crystal Display; 이하, LCD)는 경량, 박형, 및 저소비전력 등의 특성을 갖기 때문에 음극선관(CRT: Cathode Ray Tube)을 대신하여 각종 정보기기의 단말기 또는 비디오기기 등에 사용되고 있다. 특히, 박막트랜지스(Thin Film Transistor: 이하, TFT)가 구비된 TFT-LCD는 응답특성이 우수하고 고화소수에 적합하기 때문에 고화질 및 대형표시장치를 실현할 수 있다.
특히, 고개구율 LCD를 제조하기 위해선 화소전극(Pexel Electrode)의 면적비를 증가시킬 필요가 있는데, 이를 위해서는 화소전극 면적 증가에 따른 기생 커패시턴스(Capacitance) 증가를 억제시켜야 했다.
기생 커패시턴스 증가를 억제시키기 위하여 종래 TOP ITO 방식의 BCE(Back Channel Etch)형 5 마스크 프로세스에 추가로 패시베이션(Passivation)층 상부에 두터운 수지(Resin)층을 형성시켰다.
구체적으로, 기생 커패시턴스 증가 억제을 위하여 종래 기술에 따른 액정표시장치에 있어서 박막트랜지스터부는, 도 1에 도시된 바와 같이, 기판(1)상에 도전성 금속 물질을 증착한 후, 마스크 공정으로 게이트(2)를 형성하는 제1마스크 공정과, 상기 게이트(2)가 형성된 기판(1)상에 게이트 절연막(4) 및 반도체층(6)을 형성하는 제2마스크 공정과, 상기 반도체층(6)상에 소오스/드레인 전극(8a)(8b)을 형성하는 제3마스크 공정과, 상기 소오스/드레인 전극(8a)(8b)상에 패시베이션막(10)을 형성하고 연속하여 수지층(12)을 도포하고, 상기 수지층(12)상에 비아홀(14)을 형성하는 제4마스크 공정과, 상기 비아홀(14)을 포함한 수지층(12)상에 화소전극(16)을 형성하는 제5마스크 공정을 수행하여 고개구율 액정표시장치를 제조하였다.
위와 같은 공정을 통하여 제조된 액정표시장치는, 수지층 자체의 낮은 유전율 및 화소전극과 그 하부에 형성된 금속막 사이의 큰 간격을 이유로 기생 커패시턴스를 효과적으로 감소시킬 수 있었고, 부가적으로 수지층 도포로 인하여 평탄화 효과도 얻을 수 있었다.
그러나, 종래 기술에 따른 액정표시장치의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
종래 기술에 있어서 패드부는, 도 2에 도시된 바와 같이, 게이트 패드부(22) 및 데이터 패드부(24)에 대응되는 마스크 부분에 다수의 홈이 형성된 마스크(20)로 패터닝된다.
그 결과, 도 3에 도시된 바와 같이, 기판(1)상에 패드(3), 상기 패드(3) 사이에 게이트 절연막(4), 패시베이션막(10) 및 수지층(12), 상기 기판(1)의 최상층에 화소전극(16)이 순차로 형성된 패드부가 완성된다.
상기와 같은 패드부에 있어서 패드(3), 게이트 절연막(4) 및 패시베이션막(10)의 두께에 비해 상대적으로 두터운 수지층(12)은 그 자체가 연한 성질을 지니며, 또한 상기 수지층(12)에는 함몰되는 깊이가 큰 다수의 비아홀(15)이 형성된다. 이와 같은 원인으로 인하여 어레이 공정에서의 어레이 테스트(Array Test)시 핀(Pin)과 패드(13) 사이의 콘택이 방해되어 어레이 테스트 신뢰성에 문제가 있었다.
또한, 어레이 공정에 이은 후속 공정에 있어서도 상기와 유사한 문제점이 있었다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 패드부상의 수지층을 제거하여 어레이 테스트시 핀과 패드의 콘택 불량을 제거하는 액정표시장치의 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 액정표시장치의 박막트랜지스터부를 도시한 단면도.
도 2는 종래 기술에 따른 액정표시장치의 제조방법에 사용되는 마스크를 도시한 평면도.
도 3은 종래 기술에 따른 액정표시장치의 패드부를 도시한 단면도.
도 4a 내지 도 4e는 본 발명의 일실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 각 공정 단계별 단면도.
도 5a 및 5b는 본 발명의 일실시예에 따른 액정표시장치의 제조방법에 있어서, 제4마스크 공정 단계를 설명하기 위한 단면도.
도 6은 본 발명의 일실시예에 따른 액정표시장치의 제조방법에 사용되는 마스크를 도시한 평면도.
도 7a 내지 7f는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 각 공정 단계별 단면도.
도 8a 및 8b는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법에 있어서, 제5마스크 공정 단계를 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기판120: 게이트
130: 패드140: 게이트 절연막
160: 액티브층180a,180b: 소오스/드레인
200: 패시베이션막220: 수지층
220a: 감광성 수지층220b: 비감광성 수지층
240: 비아홀260: 화소전극
270: 포토레지스트층280: 마스크
상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 액정표시장치의 제조방법은, 박막트랜지스터부 및 패드부로 구분되는 기판을 제공하는 단계; 상기 기판의 박막트랜지스터부상에 게이트를 형성하고, 이와 병행하여 상기 기판의 패드부상에 패드를 형성하는 제1마스크 공정 단계; 상기 게이트 및 패드가 형성된 기판 전면상에 게이트 절연막 및 반도체층을 형성한 다음, 상기 반도체층을 선택적으로 제거하여 상기 기판의 박막트랜지스터부상의 게이트 절연막 상부에 액티브층을 형성하는 제2마스크 공정 단계; 상기 기판의 박막트랜지스터부상의 액티브층 상부 및 게이트 절연막 일부 표면상에 소오스/드레인을 형성하는 제3마스크 공정 단계; 상기 소오스/드레인을 포함한 기판의 전면상에 패시베이션막 및 수지층을 형성한 다음, 상기 소오스/드레인 일부 표면을 노출시키도록 상기 기판의 박막트랜지터부상에 형성된 수지층 및 패시베이션막을 선택적으로 제거하여 비아홀을 형성하고, 이와 병행하여 상기 기판의 패드부상에 패드만 남도록 상기 수지층, 패시베이션막 및 게이트 절연막을 제거하는 제4마스크 공정 단계; 및 상기 기판의 박막트랜지스터부상의 비아홀 표면 및 수지층 표면 일부에 화소전극을 형성하고, 이와 병행하여 상기 기판의 패드부상의 패드를 도포하도록 화소전극을 형성하는 제5마스크 공정 단계를 포함하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법은, 박막트랜지스터부 및 패드부로 구분되는 기판을 제공하는 단계; 상기 기판의 박막트랜지스터부상에 게이트를 형성하고, 이와 병행하여 상기 기판의 패드부상에 패드를 형성하는 제1마스크 공정 단계; 상기 게이트 및 패드가 형성된기판 전면상에 게이트 절연막 및 반도체층을 형성한 다음, 상기 반도체층을 선택적으로 제거하여 상기 기판의 박막트랜지스터부상의 게이트 절연막 상부에 액티브층을 형성하는 제2마스크 공정 단계; 상기 기판의 박막트랜지스터부상의 액티브층 상부 및 게이트 절연막 일부 표면상에 소오스/드레인을 형성하는 제3마스크 공정 단계; 상기 소오스/드레인을 포함한 기판의 전면상에 패시베이션막을 형성한 다음, 상기 소오스/드레인 일부 표면 및 패드 표면이 노출되도록 상기 패시베이션막을 선택적으로 제거하여 비아홀을 형성하는 제4마스크 공정 단계; 상기 기판 전면상에 수지층을 형성한 다음, 상기 기판의 박막트랜지스터부상의 수지층을 상기 비아홀에 정렬되도록 선택적으로 제거하고, 이와 병행하여 상기 기판의 패드부상의 수지층을 제거하는 제5마스크 공정 단계; 및 상기 기판의 박막트랜지스터부상의 비아홀 표면 및 수지층 표면 일부에 화소전극을 형성하고, 이와 병행하여 상기 기판의 패드부상의 비아홀 내표면 및 패시베이션막 표면 일부상에 화소전극을 형성하는 제6마스크 공정 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 액정표시장치의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 3은 종래 기술에 따른 액정표시장치의 패드부를 도시한 단면도이고, 도 4a 내지 도 4e는 본 발명의 일실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 각 공정 단계별 단면도이고, 도 5a 및 5b는 본 발명의 일실시예에 따른 액정표시장치의 제조방법에 있어서 제4마스크 공정 단계를 설명하기 위한 단면도이고, 도 6은 본 발명의 일실시예에 따른 액정표시장치의 제조방법에 사용되는 마스크를도시한 평면도이고, 도 7a 내지 7f는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 각 공정 단계별 단면도이고, 도 8a 밀 8b는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법에 있어서 제5마스크 공정 단계를 설명하기 위한 단면도이다.
본 발명의 일실시예에 따른 액정표시장치의 제조방법은 먼저, 도 4a에 도시된 바와 같이, 박막트랜지스터부(A) 및 패드부(B)로 구분된 기판, 예를 들어, 유리와 같은 투명성 절연기판(100)을 준비한다. 준비된 기판(100) 전면상에 전기전도성이 우수한 알루미늄(Al)이나 알루미늄 합금, 몰리브덴-텅스텐(MoW) 합금 등을 증착한 다음, 상기 증착물을 일정한 형태의 마스크(미도시)로 패터닝하여 상기 기판의 박막트랜지스터부(A)상에는 게이트(120)를 형성하고, 이와 병행하여 상기 기판(100)의 패드부(B)상에는 다수개의 패드(130)를 형성한다.(제1마스크 공정 단계)
그런 다음, 도 4b에 도시된 바와 같이, 상기 게이트(120) 및 패드(130)가 형성된 기판(100) 전면상에, 예를 들어, 실리콘산화물 SiOx등을 사용하여 게이트 절연막(140)을 증착한다. 계속하여, 상기 게이트 절연막(140)상에 액티브층으로 사용될 반도체층, 예를 들어, 비정질실리콘(a-Si:H)과 불순물이 도핑된 비정질실리콘(n+a-Si:H)을 증착한다. 이어서, 일정한 형태의 마스크(미도시)로 상기 반도체층을 선택적으로 제거하여 상기 기판(100)의 박막트랜지스터부(A)상의 게이트(120) 및 게이트 절연막(140) 상부에만 액티브층(160)이 형성되도록 한다.(제2마스크 공정 단계)
이어서, 도 4c에 도시된 바와 같이, 상기 기판(100)상에 전도성 물질을 증착한 다음, 일정한 형태의 마스크(미도시)로 패터닝하여 상기 기판(100)의 박막트랜지스터부(A)상의 액티브층(160) 표면 및 상기 게이트 절연막(140) 표면 일부에 소오스/드레인(180a)(180b)을 형성한다.(제3마스크 공정 단계)
그런 다음, 도 4d에 도시된 바와 같이, 상기 소오스/드레인(180a)(180b)이 형성된 상기 기판(100)의 박막트랜지스터부(A)에는 패시베이션막(200:Passivation layer) 및 수지층(220:Resin layer)을 형성하고, 또한 상기 소오스/드레인(180a)(180b) 표면 일부가 노출된 비아홀(240: Via hole)을 형성한다. 이와 달리, 상기 기판(100)의 패드부(B)는 패드(130)만이 남도록 형성한다.(제4마스크 공정 단계)
상기 제4마스크 공정 단계에 있어서, 상기 수지층(220)의 감광 여부에 따라 다음과 같이 공정을 진행할 수 있다.
먼저, 상기 수지층(220)에 감광성 수지를 사용하는 경우는, 도 5a에 도시된 바와 같이, 상기 기판(100) 전면상에 패시베이션막(200) 및 감광성 수지층(220a)을 형성한다. 그런 다음, 상기 감광성 수지층(220a) 상부에 일정한 형태의 마스크(280)로 상기 감광성 수지층(220a)을 감광 및 현상시켜 선택적으로 제거한다. 계속하여 선태적으로 제거된 감광성 수지층(220a)을 마스크로 상기 패시베이션막(200)을 선택적으로 제거하여 상기 기판(100)의 박막트랜지스터부(A)상에 도 4d에 도시된 바와 같은 비아홀(240)을 형성한다.
한편, 상기 기판(100)의 패드부(B)상의 감광성 수지층(220a)은, 도 6에 도시된 바와 같이, 패드와 패드 사이에 마스크 패턴이 없어서 빛이 완전히 통과될 수 있도록 개방되어 있는 게이트 패드부(282) 및 데이터 패드부(284) 마스크에 의해 상기 감광성 수지층(220a)은 완전히 제거된다. 또한, 상기 기판(100)의 패드부(B)상의 패시베이션층(200) 및 게이트 절연막(140)은 상기 비아홀(240)을 형성하기 위한 식각 과정에서 제거된다.
만일, 상기 수지층(220)에 비감광성 수지를 사용하는 경우는, 도 5b에 도시된 바와 같이, 상기 기판(100) 전면상에 패시베이션막(200), 비감광성 수지층(220b) 및 포토레지스트층(270)을 형성한다. 그런 다음, 상기 포토레지스트층(270)을 상기 일정한 형태의 마스크(280)로 상기 포토레지스트층(270)을 패터닝한 다음, 상기 패터닝된 포토레지스트층(270)을 마스크로 상기 비감광성 수지층(220b)을 제거한다. 그 결과는 상기한 바와 같이 도 4d에 도시된 바와 같다.
이어서, 도 4e에 도시된 바와 같이, 상기 기판(100)의 박막트랜지스터부(A)상의 비아홀(240) 내표면 및 수지층(220) 표면 일부상에 화소전극(260)을 형성한다. 이와 병행하여, 상기 기판(100)의 패드부(B)상의 패드(130)를 도포하도록 화소전극(260)을 습식 또는 건식 식각 공정으로 형성한다.(제5마스크 공정 단계)
이때, 상기 기판(100)의 패드부(B)상에 화소전극(260)을 형성하는 경우, 전 공정 단계에서 패시베이션막(200) 및 게이트 절연막(140)이 모두 제거되기 때문에 식각액에 의하여 상기 패드(130)가 케미컬 어택(Chemical Attack) 받지 않도록 하여야 한다. 이를 위해 제1마스크 공정 단계에서 상기 패드(130) 자체를 식각액에 의한 케미컬 어택이 없는 재료, 예를 들어, 몰리브덴-텅스텐 합금 등으로 형성한다. 한편, 상기 패드(130)를 전기저항도가 낮은 금속, 예를 들어, 알루미늄이나 알루미늄 합금 등으로 형성하는 경우에는 케미컬 어택이 없는 식각액, 바람직하게는 옥살산을 사용하거나, 또는 건식 식각 공정을 적용한다.
또한, 본 발명의 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법은, 도 7a에 도시된 바와 같이, 먼저 박막트랜지스터부(A) 및 패드부(B)로 구분된 기판, 예를 들어, 유리와 같은 투명성 절연기판(500)을 준비한다. 준비된 기판(500) 전면상에 전기전도성이 우수한 알루미늄(Al)이나 알루미늄 합금, 몰리브덴-텅스텐(MoW) 합금 등을 증착한 다음, 상기 증착물을 일정한 형태의 마스크(미도시)로 패터닝하여 상기 기판의 박막트랜지스터부(A)상에는 게이트(520)를 형성하고, 이와 병행하여 상기 기판(500)의 패드부(B)상에는 다수개의 패드(530)를 형성한다.(제1마스크 공정 단계)
그런 다음, 도 7b에 도시된 바와 같이, 상기 게이트(520) 및 패드(530)가 형성된 기판(500) 전면상에, 예를 들어, 실리콘산화물 SiOx등을 사용하여 게이트 절연막(540)을 증착한다. 계속하여, 상기 게이트 절연막(540)상에 액티브층으로 사용될 반도체층, 예를 들어, 비정질실리콘(a-Si:H)과 불순물이 도핑된 비정질실리콘(n+a-Si:H)을 증착한다. 이어서, 일정한 형태의 마스크(미도시)로 상기 반도체층을 선택적으로 제거하여 상기 기판(500)의 박막트랜지스터부(A)상의 게이트(120) 및 게이트 절연막(540) 상부에만 액티브층(560)이 형성되도록 한다.(제2마스크 공정 단계)
이어서, 도 7c에 도시된 바와 같이, 상기 기판(500)상에 전도성 물질을 증착한 다음, 일정한 형태의 마스크(미도시)로 패터닝하여 상기 기판(500)의 박막트랜지스터부(A)상의 액티브층(560) 표면 및 상기 게이트 절연막(540) 표면 일부에 소오스/드레인(580a)(580b)을 형성한다.(제3마스크 공정 단계)
그런 다음, 도 7d에 도시된 바와 같이, 상기 소오스/드레인(580a)(580b)이 형성된 상기 기판(500)의 전면상에 패시베이션막(600)을 형성한다. 이어서, 상기 기판(500)의 상기 소오스/드레인(580a)(580b) 표면 일부 및 패드(640)가 노출되도록 상기 패시베이션막(600)을 선택적으로 제거하여 비아홀(640)(650)을 형성한다.(제4마스크 공정 단계)
이어서, 도 7e에 도시된 바와 같이, 상기 기판(500) 전면상에 수지층(620)을 형성한 다음, 일정한 형태의 마스크(미도시)로 상기 수지층(620)을 선택적으로 제거한다. 이때, 상기 기판(100)의 박막트랜지스터부(A)에 있어서는 상기 비아홀(640)에 정렬되도록 상기 수지층(620)을 제거하며, 상기 기판(500)의 패드부(B)에 있어서는 상기 수지층(620)을 완전히 제거한다.(제5마스크 공정 단계)
상기 제5마스크 공정 단계에 있어서, 상기 수지층(620)의 감광 여부에 따라 다음과 같이 공정을 진행할 수 있다.
먼저, 상기 수지층(620)에 감광성 수지를 사용하는 경우는, 도 8a에 도시된 바와 같이, 상기 기판(500) 전면상에 감광성 수지층(220a)을 형성한다. 그런 다음, 상기 감광성 수지층(620a) 상부에 일정한 형태의 마스크(680)로 상기 감광성 수지층(620a)을 감광 및 현상시켜 선택적으로 제거하여 상기 기판(500)의 박막트랜지스터부(A)상에 비아홀(640)을 형성한다.
한편, 상기 기판(500)의 패드부(B)상의 감광성 수지층(600a)은, 도 6에 도시된 바와 같은 형태를 지닌 마스크(680)에 의해 완전히 제거된다.
만일, 상기 수지층(620)에 비감광성 수지를 사용하는 경우는, 도 8b에 도시된 바와 같이, 상기 비감광성 수지층(220b)상에 포토레지스트층(670)을 형성한다. 그런 다음, 상기 포토레지스트층(670)을 상기 일정한 형태의 마스크(680)로 상기 포토레지스트층(670)을 패터닝한 다음, 상기 패터닝된 포토레지스트층(670)을 마스크로 상기 비감광성 수지층(620b)을 제거한다. 이때, 상기 일정한 형태의 마스크(680)도 6에 도시된 바와 같은 형태를 지닌 마스크이다.
이어서, 도 7f에 도시된 바와 같이, 상기 기판(500)의 박막트랜지스터부(A)상의 비아홀(540) 내표면 및 수지층(620) 표면 일부상에 화소전극(660)을 형성한다. 이와 병행하여, 상기 기판(500)의 패드부(B)상의 패드(530) 표면 및 패시베이션막(540) 표면의 일부상에 화소전극(260)을 형성한다.(제6마스크 공정 단계)
그런 다음, 도면에 도시하지 않았지만 예정된 후속공정을 진행하여 액정표시장치를 완성한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 패드부상에 수지층이 존재하지 않도록 하는 마스크로 수지층을 패터닝하여 어레이 테스트시 핀과 패드의 콘택 불량을 제거하여, 어레이 테스트 신뢰성을 향상시키는 효과가 있다.
Claims (10)
- 박막트랜지스터부 및 패드부로 구분되는 기판을 제공하는 단계;상기 기판의 박막트랜지스터부상에 게이트를 형성하고, 이와 병행하여 상기 기판의 패드부상에 패드를 형성하는 제1마스크 공정 단계;상기 게이트 및 패드가 형성된 기판 전면상에 게이트 절연막 및 반도체층을 형성한 다음, 상기 반도체층을 선택적으로 제거하여 상기 기판의 박막트랜지스터부상의 게이트 절연막 상부에 액티브층을 형성하는 제2마스크 공정 단계;상기 기판의 박막트랜지스터부상의 액티브층 상부 및 게이트 절연막 일부 표면상에 소오스/드레인을 형성하는 제3마스크 공정 단계;상기 소오스/드레인을 포함한 기판의 전면상에 패시베이션막 및 수지층을 형성한 다음, 상기 소오스/드레인 일부 표면을 노출시키도록 상기 기판의 박막트랜지터부상에 형성된 수지층 및 패시베이션막을 선택적으로 제거하여 비아홀을 형성하고, 이와 병행하여 상기 기판의 패드부상에 패드만 남도록 상기 수지층, 패시베이션막 및 게이트 절연막을 제거하는 제4마스크 공정 단계; 및상기 기판의 박막트랜지스터부상의 비아홀 표면 및 수지층 표면 일부에 화소전극을 형성하고, 이와 병행하여 상기 기판의 패드부상의 패드 및 패시베이션막 표면 일부상에 화소전극을 형성하는 제5마스크 공정 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제1항에 있어서,상기 제4마스크 공정 단계는, 상기 수지층상에 포토레지스트막을 형성하지 않고 상기 수지층을 패터닝하여 마스크로 사용하거나, 또는 상기 수지층상에 포토레지스트층을 형성하고 상기 포토레지스트층을 패터닝하여 마스크로 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제2항에 있어서,상기 수지층을 마스크로 사용하는 제4마스크 공정 단계는, 상기 수지층이 감광성 수지로 구성되어 있는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제2항에 있어서,상기 포토레지스트층을 마스크로 사용하는 제4마스크 공정 단계는, 상기 수지층이 비감광성 수지로 구성되어 있는 것을 특징으로 하는 액정표시장치.
- 제1항에 있어서,상기 기판의 패드부상에 화소전극을 형성하는 제5마스크 공정 단계는, 상기 화소전극을 습식식각 또는 건식식각으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제5항에 있어서,상기 기판의 패드부상에 화소전극을 형성하는 습식식각은, 습식식각액으로 옥살산을 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 박막트랜지스터부 및 패드부로 구분되는 기판을 제공하는 단계;상기 기판의 박막트랜지스터부상에 게이트를 형성하고, 이와 병행하여 상기 기판의 패드부상에 패드를 형성하는 제1마스크 공정 단계;상기 게이트 및 패드가 형성된 기판 전면상에 게이트 절연막 및 반도체층을 형성한 다음, 상기 반도체층을 선택적으로 제거하여 상기 기판의 박막트랜지스터부상의 게이트 절연막 상부에 액티브층을 형성하는 제2마스크 공정 단계;상기 기판의 박막트랜지스터부상의 액티브층 상부 및 게이트 절연막 일부 표면상에 소오스/드레인을 형성하는 제3마스크 공정 단계;상기 소오스/드레인을 포함한 기판의 전면상에 패시베이션막을 형성한 다음, 상기 소오스/드레인 일부 표면 및 패드 표면이 노출되도록 상기 패시베이션막을 선택적으로 제거하여 비아홀을 형성하는 제4마스크 공정 단계;상기 기판 전면상에 수지층을 형성한 다음, 상기 기판의 박막트랜지스터부상의 수지층을 상기 비아홀에 정렬되도록 선택적으로 제거하고, 이와 병행하여 상기 기판의 패드부상의 수지층을 제거하는 제5마스크 공정 단계; 및상기 기판의 박막트랜지스터부상의 비아홀 표면 및 수지층 표면 일부에 화소전극을 형성하고, 이와 병행하여 상기 기판의 패드부상의 비아홀 내표면 및 패시베이션막 표면 일부상에 화소전극을 형성하는 제6마스크 공정 단계를 포함하는 것을특징으로 하는 액정표시장치의 제조방법.
- 제7항에 있어서,상기 제5마스크 공정 단계는, 상기 수지층상에 포토레지스트막을 형성하지 않고 상기 수지층을 패터닝하여 마스크로 사용하거나, 또는 상기 수지층상에 포토레지스트층을 형성하고 상기 포토레지스트층을 패터닝하여 마스크로 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제8항에 있어서,상기 수지층을 마스크로 사용하는 제5마스크 공정 단계는, 상기 수지층이 감광성 수지로 구성되어 있는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제8항에 있어서,상기 포토레지스트층을 마스크로 사용하는 제5마스크 공정 단계는, 상기 수지층이 비감광성 수지로 구성되어 있는 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0054520A KR100527086B1 (ko) | 2001-09-05 | 2001-09-05 | 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0054520A KR100527086B1 (ko) | 2001-09-05 | 2001-09-05 | 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030021382A true KR20030021382A (ko) | 2003-03-15 |
| KR100527086B1 KR100527086B1 (ko) | 2005-11-09 |
Family
ID=27722636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0054520A KR100527086B1 (ko) | 2001-09-05 | 2001-09-05 | 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100527086B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100785196B1 (ko) * | 2006-04-06 | 2007-12-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| KR20100108215A (ko) * | 2009-03-27 | 2010-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 표시장치 및 전자기기 |
| CN110850651A (zh) * | 2019-11-05 | 2020-02-28 | 武汉华星光电技术有限公司 | 显示面板和测试系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101094296B1 (ko) | 2010-05-31 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 표시장치 및 그 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247277B1 (ko) * | 1992-12-28 | 2000-03-15 | 윤종용 | 액정 평판 표시장치 및 그의 제조방법 |
| KR100235594B1 (ko) * | 1997-02-13 | 1999-12-15 | 구본준 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 |
| KR100443840B1 (ko) * | 1998-09-01 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
| US6204081B1 (en) * | 1999-05-20 | 2001-03-20 | Lg Lcd, Inc. | Method for manufacturing a substrate of a liquid crystal display device |
| KR100669093B1 (ko) * | 1999-11-05 | 2007-01-16 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR100640089B1 (ko) * | 2001-02-07 | 2006-10-31 | 삼성전자주식회사 | 반사형 액정 표시 장치 및 그 제조방법 |
-
2001
- 2001-09-05 KR KR10-2001-0054520A patent/KR100527086B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100785196B1 (ko) * | 2006-04-06 | 2007-12-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| KR20100108215A (ko) * | 2009-03-27 | 2010-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 표시장치 및 전자기기 |
| CN110850651A (zh) * | 2019-11-05 | 2020-02-28 | 武汉华星光电技术有限公司 | 显示面板和测试系统 |
| CN110850651B (zh) * | 2019-11-05 | 2022-05-31 | 武汉华星光电技术有限公司 | 显示面板和测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100527086B1 (ko) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183070B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| US20070153170A1 (en) | Method of fabricating pixel structure | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| KR100303348B1 (ko) | 액정표시소자의 데이터 라인 형성방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| US9780221B2 (en) | Thin film transistor substrate comprising a photoresist layer formed between a first dielectric layer and an amorphous silicon layer | |
| KR100190035B1 (ko) | 액정표시장치의 제조방법 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100710158B1 (ko) | 액정표시소자의 제조방법 | |
| KR20030064975A (ko) | 고개구율 액정표시장치의 제조방법 | |
| US20060033101A1 (en) | Pixel structure and fabricating method thereof | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20000061175A (ko) | 액정표시장치의 제조방법 | |
| KR100577788B1 (ko) | 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법 | |
| KR0146252B1 (ko) | 액정표시장치용 박막트랜지스터 및 그 제조방법 | |
| KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100577777B1 (ko) | 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
| KR100698043B1 (ko) | 액정 표시 장치의 형성 방법 | |
| KR100527082B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20030032242A (ko) | 액정표시장치의 제조방법 | |
| KR100476051B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 13 |