KR101094296B1 - 표시장치 및 그 제조 방법 - Google Patents
표시장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101094296B1 KR101094296B1 KR1020100051070A KR20100051070A KR101094296B1 KR 101094296 B1 KR101094296 B1 KR 101094296B1 KR 1020100051070 A KR1020100051070 A KR 1020100051070A KR 20100051070 A KR20100051070 A KR 20100051070A KR 101094296 B1 KR101094296 B1 KR 101094296B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- contact hole
- semiconductor layer
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 239000010410 layer Substances 0.000 claims description 134
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000012535 impurity Substances 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 239000012044 organic layer Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims 2
- 238000002161 passivation Methods 0.000 claims 2
- 239000010409 thin film Substances 0.000 abstract description 23
- 239000002245 particle Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 24
- 238000002425 crystallisation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 표시장치 및 그의 제조 방법에 관한 것으로, CMOS 박막 트랜지스터를 포함하는 유기전계발광 표시장치의 제조 공정에 소요되는 마스크 수를 저감하여 공정에 소요되는 비용, 공정 시간 및 마스크 사용에 따른 파티클 발생을 감소시킴으로써, 상기 유기전계발광 표시장치의 공정 효율을 향상시킬 수 있는 표시장치 및 그의 제조 방법에 관한 것이다.
Description
본 발명은 표시장치 및 그의 제조 방법에 관한 것으로, CMOS 박막 트랜지스터를 포함하는 유기전계발광 표시장치의 제조 공정에 소요되는 마스크 수를 저감하여 공정에 소요되는 비용, 공정 시간, 마스크 사용에 따른 정렬 오차 및 파티클 발생을 감소시킴으로써, 상기 유기전계발광 표시장치의 공정 효율을 향상시킬 수 있는 표시장치 및 그의 제조 방법에 관한 것이다.
평판표시장치(Flat Panel Display device) 중 유기전계발광 표시장치(Organic Light Emitting diode Display device; OLED)는 유기박막에 음극(Cathode)과 양극(Anode)을 통하여 주입된 전자(Electron)와 정공(Hole)이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한 표시장치이다.
상기 유기전계발광 표시장치는 구동 방법에 따라 수동 구동(Passive matrix) 방식과 능동 구동(Active matrix) 방식으로 나뉘는데, 상기 능동 구동 방식의 유기전계발광 표시장치는 상기 유기박막을 포함하는 유기전계발광 다이오드를 구동하기 위하여 두 개의 박막트랜지스터(Thin Film Transistor; TFT), 즉 상기 유기전계발광 다이오드에 구동 전류를 인가하기 위한 구동 트랜지스터 및 상기 구동 트랜지스터에 데이터 신호를 전달하여 상기 구동 트랜지스터의 on/off를 결정하는 스위칭 트랜지스터가 형성되어야 하므로, 상기 수동 구동 방식의 유기전계발광 표시장치와 비교하여 제조가 복잡하다는 단점이 있다.
그러나, 상기 수동 구동 방식의 유기전계발광 표시장치는 해상도, 구동 전압의 상승, 재료 수명의 저하 등의 문제로 인하여 저해상도 및 소형 디스플레이의 응용분야로 제한되는 반면, 상기 능동 구동 방식의 유기전계발광 표시장치는 표시 영역의 각 화소에 위치하는 스위칭 트랜지스터 및 구동 트랜지스터를 이용하여 공급되는 일정한 전류에 따라 안정적인 휘도를 나타낼 수 있으며, 전력소모가 적어, 고해상도 및 대형 디스플레이를 구현할 수 있다는 장점이 있다.
상기와 같은 능동 구동 방식의 유기전계발광 표시장치에 있어서, 상기 구동 트랜지스터는 유기전계발광 다이오드로 일정 구동 전류를 공급하므로 높은 전류 구동 능력이 요구되는 반면, 상기 스위칭 트랜지스터는 상기 구동 트랜지스터의 on/off를 결정하기 위하여 낮은 누설 전류 특성이 유지되어야 하므로, NMOS 박막 트랜지스터 또는 PMOS 박막 트랜지스터만으로는 각 화소의 스위칭 트랜지스터와 구동 트랜지스터의 해당 역할을 모두 만족시킬 수 없어, 각 화소의 발광 효율을 향상시키기 위하여, NMOS 박막 트랜지스터 및 PMOS 박막 트랜지스터를 모두 구비하는 CMOS 박막 트랜지스터를 포함하는 유기전계발광 표시장치를 형성하고 있다.
그러나, 상기와 같은 CMOS 박막 트랜지스터를 포함하는 유기전계발광표시장치는 통상적으로 NMOS 박막 트랜지스터 및 PMOS 박막 트랜지스터를 동시에 형성하기 위하여, 일반적인 유기전계발광 표시장치에 비하여 상대적으로 많은 10 내지 12매의 마스크가 사용되고 있으므로, 제조 공정에 소요되는 비용 및 공정 시간이 증가하며, 상기 마스크를 정렬하는 과정에서 발생하는 파티클이 증가하여 전체적인 유기전계발광 표시장치의 공정 효율을 저하시키는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, CMOS 박막 트랜지스터를 포함하는 유기전계발광 표시장치의 구조 및 제조 공정을 변경하여, 상기 유기전계발광 표시장치의 제조 공정에 사용되는 마스크의 수를 저감함으로써, 전체적인 공정 효율을 향상시킬 수 있는 유기전계발광 표시장치 및 그의 제조 방법을 제공함에 목적이 있다.
본 발명의 일 실시예에 따른 표시장치는 제 1 영역, 제 2 영역 및 제 3 영역을 포함하는 기판; 상기 기판의 제 1 영역 상에 위치하는 다수의 신호 배선; 상기 기판의 제 2 영역 상에 위치하는 제 1 게이트 전극; 상기 기판의 제 3 영역 상에 위치하는 제 2 게이트 전극; 상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극 상에 위치하는 게이트 절연막; 상기 게이트 절연막의 제 1 영역 상에 위치하며, P형 불순물로 도핑 된 제 1 소오스/드레인 영역을 포함하는 제 1 반도체층; 상기 게이트 절연막의 제 2 영역 상에 위치하며, N형 불순물로 도핑 된 제 2 소오스/드레인 영역을 포함하는 제 2 반도체층; 상기 제 1 반도체층 및 제 2 반도체층 상에 위치하며, 상기 제 1 소오스/드레인의 일부를 노출시키는 제 1 컨택홀, 상기 제 2 소오스/드레인 영역의 일부를 노출시키는 제 2 컨택홀 및 상기 다수의 신호 배선 중 어느 하나의 일부를 노출시키는 제 3 컨택홀이 형성된 평탄화막; 상기 평탄화막 상에 위치하며, 상기 제 1 컨택홀 및 제 2 컨택홀을 통해 상기 제 1 소오스/드레인 영역의 일측과 상기 제 2 소오스/드레인 영역의 일측을 연결하는 제 1 연결 전극; 상기 평탄화막 상에 위치하며, 상기 제 1 컨택홀 및 제 3 컨택홀을 통해 상기 제 1 소오스/드레인 영역의 타측과 상기 다수의 신호 배선 중 어느 하나를 연결하는 제 2 연결 전극; 상기 평탄화막 상에 위치하며, 상기 제 2 컨택홀을 통해 상기 제 2 소오스/드레인 영역의 타측과 연결되는 하부 전극; 상기 하부 전극 상에 하나 또는 다수의 발광층을 포함하는 유기막층; 및 상기 유기막층 상에 위치하는 상부 전극을 포함하며, 상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극은 동일 재질로 형성되는 것을 포함한다.
또한, 본 발명의 일 실시예에 따른 표시장치의 제조방법은 제 1 영역, 제 2 영역 및 제 3 영역을 포함하는 기판을 제공하고, 상기 기판 상에 제 1 도전성 물질층을 형성하고, 상기 제 1 도전성 물질층을 식각하여, 상기 제 1 영역에 위치하는 다수의 신호 배선, 상기 제 2 영역에 위치하는 제 1 게이트 전극 및 상기 제 3 영역에 위치하는 제 2 게이트 전극을 형성하고, 상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 다결정 실리콘층을 형성하고, 상기 제 2 영역에 위치하는 다결정 실리콘의 일부 영역을 P형 불순물로 도핑하고, 상기 제 3 영역에 위치하는 다결정 실리콘의 일부 영역을 N형 불순물로 도핑하고, 상기 다결정 실리콘층을 식각하여, 상기 P형 불순물로 도핑 된 다결정 실리콘 영역을 포함하는 제 1 반도체층 및 상기 N형 불순물로 도핑 된 다결정 실리콘 영역을 포함하는 제 2 반도체층을 형성하고, 상기 제 1 반도체층 및 제 2 반도체층 상에 평탄화막을 형성하고, 상기 평탄화막을 식각하여, 상기 제 1 반도체층의 P형 불순물로 도핑 된 영역을 노출시키는 제 1 컨택홀, 상기 제 2 반도체층의 N형 불순물로 도핑 된 영역을 노출시키는 제 2 컨택홀 및 상기 다수의 신호 배선 중 어느 하나의 일부를 노출시키는 제 3 컨택홀을 형성하고, 상기 평탄화막 상에 상기 제 1 컨택홀 및 제 2 컨택홀을 통해 상기 제 1 반도체층의 일단과 상기 제 2 반도체층의 일단을 연결하는 제 1 연결 전극, 상기 제 1 컨택홀 및 제 3 컨택홀을 통해 상기 제 1 반도체층의 타단과 다수의 신호 배선 중 어느 하나를 연결하는 제 2 연결 전극 및 상기 제 2 컨택홀을 통해 상기 제 2 반도체층의 타단과 연결되는 하부 전극을 형성하고, 상기 하부 전극 상에 하나 또는 다수의 발광층을 포함하는 유기막층 및 상부 전극을 형성하는 것을 포함한다.
본 발명의 일 실시예에 따른 유기전계발광 표시장치는 CMOS 박막 트랜지스터를 게이트 전극이 반도체층의 하부에 위치하는 바텀-게이트(Bottom-gate) 타입으로 형성하고, 상기 CMOS 박막 트랜지스터의 게이트 전극과 동시에 신호 배선을 형성하며, 하부 전극을 형성하기 위한 도전성 물질층으로 상기 CMOS 박막 트랜지스터 및 신호 배선의 연결을 하여, CMOS 박막 트랜지스터를 포함하는 유기전계발광 표시장치의 제조 공정에 사용되는 마스크의 수를 저감함으로써, 상기 유기전계발광 표시장치의 제조 공정에 소요되는 비용, 공정 시간 및 마스크 사용에 따른 파티클 발생을 감소시켜, 전체적인 공정 효율을 향상시키는 효과가 있다.
도 1 내지 8은 본 발명의 실시예에 따른 유기전계발광 표시장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성 요소를 나타내는 것이며, 도면에 있어서 층 및 영역의 길이, 두께 등은 설명의 편의를 위하여 과장되어 표현될 수 있다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 제조 공정을 순차적으로 나타낸 단면도들이다.
도 1 내지 도 8을 참조하여, 본 발명의 실시예에 따른 유기전계발광 표시장치의 제조 공정을 설명하면, 먼저 도 1에 도시된 바와 같이 제 1 영역(A), 제 2 영역(B), 제 3 영역(C) 및 제 4 영역(D)을 포함하며, 유리나 합성 수지, 스테인레스 스틸 등의 재질로 형성되는 기판(110) 상에 제 1 도전성 물질층(미도시)을 형성하고, 제 1 마스크(미도시)를 이용하여 상기 제 1 도전성 물질층을 식각함으로써, 상기 기판(110)의 제 1 영역(A) 상에 위치하는 다수의 신호 배선(121, 122), 제 2 영역(B) 상에 위치하는 제 1 게이트 전극(120P), 제 3 영역(C) 상에 위치하는 제 2 게이트 전극(120N) 및 제 4 영역(D) 상에 위치하는 커패시터 하부 전극(120C)을 형성한다.
여기서, 상기 제 1 도전성 물질층은 몰리텅스텐(MoW), 텅스텐(W), 몰리브덴(Mo), 텅스텐 실리사이드(WSi2), 몰리브데늄 실리사이드(MoSi2), 크롬(Cr), 알루미늄(Al) 및 이들의 합금으로 이루어진 그룹에서 선택된 어느 하나로 형성되는 단일 층이나, 텅스텐(W), 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 다중으로 적층된 다중층일 수 있다.
또한, 상기 다수의 신호 배선(121, 122)는 스캔 신호를 인가하기 위한 스캔 라인, 데이터 신호를 인가하기 위한 데이터 라인 및 전원전압을 공급하기 위한 전원전압 라인을 포함한다.
이어서, 도 2에 도시된 바와 같이, 상기 다수의 신호 배선(121, 122), 제 1 게이트 전극(120P), 제 2 게이트 전극(120N) 및 커패시터 하부 전극(120C)를 포함하는 기판(110) 상에 게이트 절연막(130) 및 다결정 실리콘층(140)을 순차적으로 형성한다.
여기서, 상기 다결정 실리콘층(140)은 상기 게이트 절연막(130) 상에 비정질 실리콘층(미도시)을 증착한 후, 상기 비정질 실리콘층을 고상 결정화법(Solid Phase Crystallization, SPC), 급속열처리방법(Rapid Thermal Annealing : RTA), 금속 유도 결정화(Metal Induced Crystallization : MIC), 금속 유도 측면 결정화(Metal Induced Lateral Crystallization : MILC), 엑시머 레이저 어닐링(Excimer Laser Annealing : ELA) 결정화법 및 순차측면고상(Sequential Lateral Solidification : SLS) 결정화법 중 선택된 어느 하나를 통해 결정화하여 형성할 수 있다.
계속해서, 도 3에 도시된 바와 같이, 상기 다결정 실리콘층(140) 상에 상기 제 2 영역(B)의 다결정 실리콘층의 일부를 노출시키는 제 1 포토 레지스트막(Photo resist layer, 141)을 형성하고, 상기 포토 레지스트막(141)을 제 2 마스크로 상기 다결정 실리콘층에 P형 불순물로 도핑하여, 상기 제 2 영역(B)의 다결정 실리콘층에 P형 불순물로 도핑 된 제 1 소오스/드레인 영역(140P)를 형성한다. 여기서, 상기 P형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 그룹에서 선택된 어느 하나일 수 있다.
다음으로, 도 4에 도시된 바와 같이, 상기 제 1 포토 레지스트막(141)을 제거하고, 상기 다결정 실리콘층(140) 상에 상기 제 3 영역(C)의 다결정 실리콘층의 일부를 노출시키는 제 2 포토 레지스트막(142)을 형성한 후, 상기 제 2 포토 레지스트막(142)을 제 3 마스크로 상기 다결정 실리콘층에 N형 불순물로 도핑하여, 상기 제 3 영역(C)의 다결정 실리콘층에 N형 불순물로 도핑 된 제 2 소오스/드레인 영역(140N)를 형성한다. 여기서, 상기 N형 불순물은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 그룹에서 선택된 어느 하나일 수 있다.
이어서, 도 5에 도시된 바와 같이, 제 4 마스크(미도시)를 이용하여 상기 다결정 실리콘층(140)을 식각함으로써, 상기 제 2 영역(B)에 위치하며, P형 불순물로 도핑 된 제 1 소오스/드레인 영역(140P)을 포함하는 제 1 반도체층(144), 상기 제 3 영역(C)에 위치하며, N형 불순물로 도핑 된 제 2 소오스/드레인 영역(140N)을 포함하는 제 2 반도체층(143) 및 상기 제 4 영역(D)에 위치하는 커패시터 상부 전극(140C)을 형성한다.
계속해서, 도 6에 도시된 바와 같이, 상기 제 1 반도체층(144), 제 2 반도체층(143) 및 커패시터 상부 전극(140C)를 포함하는 기판(110) 상에 평탄화막(150)을 형성하고, 제 5 마스크(미도시)를 이용하여 상기 평탄화막(150)을 식각함으로써, 상기 제 1 반도체층(144)의 제 1 소오스/드레인 영역(140P) 중 일부를 노출시키는 제 1 컨택홀(153, 154), 상기 제 2 반도체층(143)의 제 2 소오스/드레인 영역(140N) 중 일부를 노출시키는 제 2 컨택홀(151, 152) 및 상기 다수의 신호 배선(121, 122) 중 하나의 일부를 노출시키는 제 3 컨택홀(155)을 형성한다.
여기서, 상기 다수의 신호 배선(121, 122) 중 상기 제 3 컨택홀(155)에 의해 노출되는 신호 배선(122)은 각 화소의 화소 회로에 따라 선택될 수 있으며, 일반적인 유기전계발광 표시장치의 화소 회로에서는 각 화소에 전원전압을 공급하기 위한 전원전압 라인인 것이 바람직하다.
또한, 상기 평탄화막(150)은 벤조사이클로부텐(Benzo Cyclo Butene; BCB), 폴리이미드(polyimide; PI), 폴리아마이드(polyamaide; PA), 아크릴 수지 및 페놀 수지로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 상기 제 1 반도체층(144) 및 제 2 반도체층(143)을 보다 견고히 보호하기 위하여, 상기 제 1 반도체층(144), 제 2 반도체층(143) 및 커패시터 상부 전극(140C)를 포함하는 기판(110) 상에 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 그 적층 구조를 갖는 무기 절연막의 보호막(미도시)을 형성한 후, 상기 평탄화막(150)을 형성할 수도 있다.
다음으로, 도 7에 도시된 바와 같이, 상기 평탄화막(150) 상에 제 2 도전성 물질층(미도시)을 형성하고, 제 6 마스크(미도시)를 이용하여 상기 도전성 물질층을 식각함으로써, 상기 제 1 컨택홀(153) 및 제 2 컨택홀(152)을 통해 상기 제 1 소오스/드레인 영역(140P)의 일측과 상기 제 2 소오스/드레인 영역(140N)의 일측을 연결하는 제 1 연결 전극(162), 상기 제 1 컨택홀(154) 및 제 3 컨택홀(155)을 통해 상기 제 1 소오스/드레인 영역(140P)의 타측과 상기 다수의 신호 배선(121, 122) 중 상기 제 3 컨택홀(155)에 의해 노출된 신호 배선(121)을 연결하는 제 2 연결 전극(163) 및 상기 제 2 컨택홀(151)을 통해 상기 제 2 소오스/드레인 영역(140N)의 타측과 연결되는 하부 전극(161)을 형성한다.
여기서, 상기 제 2 도전성 물질층은 ITO, IZO와 같은 전도성 투명 도전막일 수 있으며, 알루미늄, 알루미늄 합금, 은 및 은 합금으로 이루어진 그룹에서 선택된 어느 하나로 반사막층(미도시)을 형성하고, 상기 반사막층 상에 전도성 투명 도전막층을 형성하여, 상기 제 2 도전성 물질층이 반사막층 및 전도성 투명 도전막층의 이중 구조를 갖도록 함으로써, 상기 제 2 도전성 물질층을 식각하여 형성되는 제 1 연결 전극(162), 제 2 연결 전극(163) 및 하부 전극(161)이 반사막 및 전도성 투명 도전막을 포함하도록 할 수도 있다.
이어서, 도 8에 도시된 바와 같이, 상기 하부 전극(161) 상에 하나 또는 다수의 발광층(미도시)을 포함하는 유기막층(180)을 형성하고, 상기 유기막층(180) 상에 상부 전극(190)을 함으로써, 유기전계발광 표시장치를 완성한다.
여기서, 본 발명의 실시예에 따른 유기전계발광 표시장치는 인접한 화소를 분리시키기 위하여, 상기 평탄화막(150) 상에 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutens series resin), 페놀계 수지(phenol resin) 및 아크릴레이트(acrylate)로 이루어진 군에서 선택되는 1종의 물질로 화소 정의막층(미도시)을 형성하고, 상기 화소 정의막층을 식각하여 상기 하부 전극(161)의 일부를 노출시키는 화소 정의막(170)를 형성한 후, 상기 유기막층(180)을 상기 화소 정의막(170)에 의해 노출된 하부 전극(180) 상에 형성할 수도 있다.
또한, 본 발명의 실시예에 따른 유기전계발광 표시장치는 상기 기판(110) 상에 제 1 영역(A), 제 2 영역(B) 및 제 3 영역(C)과 분리되는 상기 제 4 영역(D)에 상기 제 1 도전성 물질층을 식각하여 상기 커패시터 하부 전극(120C)을 형성하고, 상기 다결정 실리콘층(140)을 식각하여 상기 커패시터 상부 전극(140C)를 형성하고 있으나, 상기 커패시터 하부 전극(120C) 및 커패시터 상부 전극(140C)를 상기 제 2 영역(B) 또는 제 3 영역(C)에 형성할 수 있으며, 이 경우, 상기 다결정 실리콘층(140)을 식각하여 상기 커패시터 하부 전극(120C)을 형성하고, 상기 제 2 도전성 물질층을 식각하여 상기 커패시터 상부 전극(140C)을 형성할 수도 있다.
결과적으로, 본 발명의 실시예에 따른 유기전계발광 표시장치는 CMOS 박막 트랜지스터를 게이트 전극이 반도체층의 하부에 위치하는 바텀-게이트(Bottom-gate) 타입으로 형성하고, 상기 CMOS 박막 트랜지스터의 게이트 전극과 동시에 신호 배선을 형성하며, 하부 전극을 형성하기 위한 도전성 물질층으로 상기 CMOS 박막 트랜지스터 및 신호 배선의 연결을 함으로써, CMOS 박막 트랜지스터를 포함하는 유기전계발광 표시장치의 제조 공정에 사용되는 마스크의 수를 기존에 비해서 저감할 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예로 유기전계발광 표시장치를 예로 들어 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
110 : 기판 120P : 제 1 소오스/드레인 영역
120N : 제 2 소오스/드레인 영역 130 : 게이트 절연막
143 : 제 2 반도체층 144 : 제 1 반도체층
150 : 평탄화막 162 : 제 1 연결 전극
163 : 제 2 연결 전극
120N : 제 2 소오스/드레인 영역 130 : 게이트 절연막
143 : 제 2 반도체층 144 : 제 1 반도체층
150 : 평탄화막 162 : 제 1 연결 전극
163 : 제 2 연결 전극
Claims (17)
- 제 1 영역, 제 2 영역 및 제 3 영역을 포함하는 기판;
상기 기판의 제 1 영역 상에 위치하는 다수의 신호 배선;
상기 기판의 제 2 영역 상에 위치하는 제 1 게이트 전극;
상기 기판의 제 3 영역 상에 위치하는 제 2 게이트 전극;
상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극 상에 위치하는 게이트 절연막;
상기 게이트 절연막의 제 1 영역 상에 위치하며, P형 불순물로 도핑 된 제 1 소오스/드레인 영역을 포함하는 제 1 반도체층;
상기 게이트 절연막의 제 2 영역 상에 위치하며, N형 불순물로 도핑 된 제 2 소오스/드레인 영역을 포함하는 제 2 반도체층;
상기 제 1 반도체층 및 제 2 반도체층 상에 위치하며, 상기 제 1 소오스/드레인의 일부를 노출시키는 제 1 컨택홀, 상기 제 2 소오스/드레인 영역의 일부를 노출시키는 제 2 컨택홀 및 상기 다수의 신호 배선 중 어느 하나의 일부를 노출시키는 제 3 컨택홀이 형성된 평탄화막;
상기 평탄화막 상에 위치하며, 상기 제 1 컨택홀 및 제 2 컨택홀을 통해 상기 제 1 소오스/드레인 영역의 일측과 상기 제 2 소오스/드레인 영역의 일측을 연결하는 제 1 연결 전극;
상기 평탄화막 상에 위치하며, 상기 제 1 컨택홀 및 제 3 컨택홀을 통해 상기 제 1 소오스/드레인 영역의 타측과 상기 다수의 신호 배선 중 어느 하나를 연결하는 제 2 연결 전극;
상기 평탄화막 상에 위치하며, 상기 제 2 컨택홀을 통해 상기 제 2 소오스/드레인 영역의 타측과 연결되는 하부 전극;
상기 하부 전극 상에 하나 또는 다수의 발광층을 포함하는 유기막층; 및
상기 유기막층 상에 위치하는 상부 전극을 포함하며,
상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극은 동일 재질로 형성되는 표시장치. - 제 1 항에 있어서,
상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극은 몰리텅스텐, 몰리브덴, 텅스텐 실리사이드, 몰리브데늄 실리사이드, 알루미늄 및 이들의 합금으로 이루어진 그룹에서 선택된 어느 하나로 형성되는 표시장치. - 제 1 항에 있어서,
상기 N형 불순물은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 그룹에서 선택된 어느 하나인 표시장치. - 제 1 항에 있어서,
상기 P형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 그룹에서 선택된 어느 하나인 표시장치. - 제 1 항에 있어서,
상기 하부 전극, 제 1 연결 전극 및 제 2 연결 전극이 반사막 및 투명 도전막을 포함하도록 형성되는 표시장치. - 제 1 항에 있어서,
상기 제 1 컨택홀을 통해 상기 제 2 연결 전극과 연결되는 신호 배선은 전원전압 라인인 표시장치. - 제 1 항에 있어서,
상기 제 1 반도체층 및 제 2 반도체층과 평탄화막 사이에 위치하는 보호막을 더 포함하는 표시장치. - 제 1 항에 있어서,
상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극과 동일층에 위치하는 커패시터 하부 전극 및 상기 제 1 반도체층 및 제 2 반도체층과 동일층에 위치하는 커패시터 상부 전극을 포함하는 커패시터를 더 포함하는 표시장치. - 제 1 영역, 제 2 영역 및 제 3 영역을 포함하는 기판을 제공하고,
상기 기판 상에 제 1 도전성 물질층을 형성하고,
상기 제 1 도전성 물질층을 식각하여, 상기 제 1 영역에 위치하는 다수의 신호 배선, 상기 제 2 영역에 위치하는 제 1 게이트 전극 및 상기 제 3 영역에 위치하는 제 2 게이트 전극을 형성하고,
상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극 상에 게이트 절연막을 형성하고,
상기 게이트 절연막 상에 다결정 실리콘층을 형성하고,
상기 제 2 영역에 위치하는 다결정 실리콘의 일부 영역을 P형 불순물로 도핑하고,
상기 제 3 영역에 위치하는 다결정 실리콘의 일부 영역을 N형 불순물로 도핑하고,
상기 다결정 실리콘층을 식각하여, 상기 P형 불순물로 도핑 된 다결정 실리콘 영역을 포함하는 제 1 반도체층 및 상기 N형 불순물로 도핑 된 다결정 실리콘 영역을 포함하는 제 2 반도체층을 형성하고,
상기 제 1 반도체층 및 제 2 반도체층 상에 평탄화막을 형성하고,
상기 평탄화막을 식각하여, 상기 제 1 반도체층의 P형 불순물로 도핑 된 영역을 노출시키는 제 1 컨택홀, 상기 제 2 반도체층의 N형 불순물로 도핑 된 영역을 노출시키는 제 2 컨택홀 및 상기 다수의 신호 배선 중 어느 하나의 일부를 노출시키는 제 3 컨택홀을 형성하고,
상기 평탄화막 상에 상기 제 1 컨택홀 및 제 2 컨택홀을 통해 상기 제 1 반도체층의 일단과 상기 제 2 반도체층의 일단을 연결하는 제 1 연결 전극, 상기 제 1 컨택홀 및 제 3 컨택홀을 통해 상기 제 1 반도체층의 타단과 다수의 신호 배선 중 어느 하나를 연결하는 제 2 연결 전극 및 상기 제 2 컨택홀을 통해 상기 제 2 반도체층의 타단과 연결되는 하부 전극을 형성하고,
상기 하부 전극 상에 하나 또는 다수의 발광층을 포함하는 유기막층 및 상부 전극을 형성하는 것을 포함하는 표시장치의 제조 방법. - 제 9 항에 있어서,
상기 도전성 물질층을 텅스텐, 몰리브덴, 텅스텐 실리사이드, 몰리브데늄 실리사이드, 알루미늄 및 이들의 합금으로 이루어진 그룹에서 선택된 어느 하나로 형성하는 표시장치의 제조 방법. - 제 9 항에 있어서,
상기 다결정 실리콘층은 상기 게이트 절연막 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 결정화함으로써 형성하는 표시장치의 제조 방법. - 제 9 항에 있어서,
상기 N형 불순물은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 그룹에서 선택된 어느 하나인 표시장치의 제조 방법. - 제 9 항에 있어서,
상기 P형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 그룹에서 선택된 어느 하나인 표시장치의 제조 방법. - 제 9 항에 있어서,
상기 하부 전극, 제 1 연결 전극 및 제 2 연결 전극이 반사막 및 투명 도전막을 포함하도록 형성하는 표시장치의 제조 방법. - 제 9 항에 있어서,
상기 제 1 컨택홀을 통해 상기 제 2 연결 전극과 연결되는 신호 배선은 전원전압 라인인 표시장치의 제조 방법. - 제 9 항에 있어서,
상기 제 1 반도체층 및 제 2 반도체층 상에 보호막을 형성하고,
상기 보호막 상에 평탄화막을 형성하고,
상기 보호막과 평탄화막을 식각하여, 상기 제 1 컨택홀, 제 2 컨택홀 및 제 3 컨택홀을 형성하는 표시장치의 제조 방법. - 제 9 항에 있어서,
상기 다수의 신호 배선, 제 1 게이트 전극 및 제 2 게이트 전극과 동시에 커패시터 하부 전극을 형성하고,
상기 다결정 실리콘층을 식각하는 공정을 통해 상기 제 1 반도체층 및 제 2 반도체층과 동시에 커패시터 상부 전극을 형성하는 표시장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100051070A KR101094296B1 (ko) | 2010-05-31 | 2010-05-31 | 표시장치 및 그 제조 방법 |
| US13/064,866 US8629449B2 (en) | 2010-05-31 | 2011-04-21 | Display and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100051070A KR101094296B1 (ko) | 2010-05-31 | 2010-05-31 | 표시장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110131568A KR20110131568A (ko) | 2011-12-07 |
| KR101094296B1 true KR101094296B1 (ko) | 2011-12-19 |
Family
ID=45021335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100051070A KR101094296B1 (ko) | 2010-05-31 | 2010-05-31 | 표시장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8629449B2 (ko) |
| KR (1) | KR101094296B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5825812B2 (ja) * | 2011-03-24 | 2015-12-02 | 株式会社Ｊｏｌｅｄ | 表示装置の製造方法 |
| KR101899878B1 (ko) * | 2012-03-30 | 2018-09-18 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
| CN103107095A (zh) * | 2013-01-25 | 2013-05-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158290A (ja) | 2005-12-01 | 2007-06-21 | Au Optronics Corp | 有機発光ダイオード（ｏｌｅｄ）ディスプレイパネルおよびそのポリシリコンチャネル層を形成する方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7022556B1 (en) * | 1998-11-11 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Exposure device, exposure method and method of manufacturing semiconductor device |
| KR100629685B1 (ko) | 1999-10-25 | 2006-09-28 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| KR100527086B1 (ko) | 2001-09-05 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| DE10200047A1 (de) | 2002-01-02 | 2003-07-17 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Vorschaltgerät für eine Lampe und Verfahren zum betreiben eines Vorschaltgeräts für eine Lampe |
| KR100924493B1 (ko) | 2003-06-27 | 2009-11-03 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 |
| KR100514181B1 (ko) | 2003-09-03 | 2005-09-13 | 삼성에스디아이 주식회사 | 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법 |
| KR100584715B1 (ko) | 2004-04-06 | 2006-05-29 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| KR100669720B1 (ko) * | 2004-08-06 | 2007-01-16 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
| KR100685803B1 (ko) | 2004-12-14 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계발광소자의 제조 방법 |
| TWI354377B (en) * | 2007-05-30 | 2011-12-11 | Au Optronics Corp | Pixel structure of lcd and fabrication method ther |
| KR101127574B1 (ko) * | 2009-04-06 | 2012-03-23 | 삼성모바일디스플레이주식회사 | 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법 |
-
2010
- 2010-05-31 KR KR1020100051070A patent/KR101094296B1/ko active IP Right Grant
-
2011
- 2011-04-21 US US13/064,866 patent/US8629449B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158290A (ja) | 2005-12-01 | 2007-06-21 | Au Optronics Corp | 有機発光ダイオード（ｏｌｅｄ）ディスプレイパネルおよびそのポリシリコンチャネル層を形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110291101A1 (en) | 2011-12-01 |
| KR20110131568A (ko) | 2011-12-07 |
| US8629449B2 (en) | 2014-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9793252B2 (en) | Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications | |
| US7701132B2 (en) | Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same | |
| KR101182231B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101073542B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8299478B2 (en) | Organic light emitting diode display device having a pixel defining layer and method of fabricating the same | |
| KR101065407B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101094280B1 (ko) | 유기전계발광표시장치 및 그의 제조 방법 | |
| KR100579182B1 (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| US20120001156A1 (en) | Organic light emitting diode display | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| KR101506671B1 (ko) | 유기 발광 장치 및 그 제조 방법 | |
| KR102567716B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US20150060784A1 (en) | Organic light emitting display and method for manufacturing the same | |
| US9608089B2 (en) | Method of manufacturing thin-film transistor substrate | |
| KR20120044042A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101094296B1 (ko) | 표시장치 및 그 제조 방법 | |
| TWI527206B (zh) | 有機發光二極體顯示器及其之製造方法 | |
| KR100626008B1 (ko) | 박막 트랜지스터, 및 이를 구비한 평판표시장치 | |
| KR100658755B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101397125B1 (ko) | 유기전기발광소자용 어레이 기판 및 그의 제조 방법 | |
| KR100946560B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR102556027B1 (ko) | 디스플레이장치 및 이의 제조방법 | |
| KR101898247B1 (ko) | 유기발광 다이오드 표시장치 및 그 제조방법 | |
| KR20120015675A (ko) | 유기전계발광표시장치 | |
| KR20070060688A (ko) | 유기 발광 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 9 |