KR101898247B1 - 유기발광 다이오드 표시장치 및 그 제조방법 - Google Patents

유기발광 다이오드 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101898247B1
KR101898247B1 KR1020120048438A KR20120048438A KR101898247B1 KR 101898247 B1 KR101898247 B1 KR 101898247B1 KR 1020120048438 A KR1020120048438 A KR 1020120048438A KR 20120048438 A KR20120048438 A KR 20120048438A KR 101898247 B1 KR101898247 B1 KR 101898247B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
organic light
layer
region
Prior art date
Application number
KR1020120048438A
Other languages
English (en)
Other versions
KR20130125032A (ko
Inventor
박미경
서성모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120048438A priority Critical patent/KR101898247B1/ko
Publication of KR20130125032A publication Critical patent/KR20130125032A/ko
Application granted granted Critical
Publication of KR101898247B1 publication Critical patent/KR101898247B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

본 발명은 유기발광다이오드 표시장치를 개시한다. 개시된 본 발명의 유기발광다이오드 표시장치 및 그 제조방법은, 절연 기판 상에 형성된 버퍼층과; 상기 버퍼층 상에 형성된 박막 트랜지스터와 유기발광다이오드와 스토리지 캐패시터와; 상기 박막 트랜지스터를 구성하는, 상기 버퍼층 상에 형성되는 소스전극과, 화소전극과, 상기 화소전극 상에 형성되는 드레인전극과, 상기 소스전극 상에 형성되는 소스영역, 채널영역 및 상기 드레인 전극 상에 형성되는 드레인영역을 포함하는 반도체층과, 게이트절연막과, 게이트전극과; 상기 캐패시터를 구성하는, 캐패시터 제 1, 제 2 전극과 제 1, 제 2 전극 사이에 형성되는 게이트절연막과; 상기 유기발광다이오드를 구성하는 상기 화소전극 상에 형성되는 하부전극과 유기발광층과 상부전극;을 포함하며, 상기 화소전극은 상기 드레인 전극 및 하부전극 하부에 형성되어 상기 박막 트랜지스터와 유기발광다이오드를 전기적으로 연결하는 것을 특징으로 한다.
본 발명의 유기발광다이오드 표시장치 및 그 제조방법은, 소스전극, 드레인전극 및 화소전극을 하나의 마스크로 형성하여 공정을 단순화하고, 비용을 절감하며, 다결정 실리콘층을 사용하여 이동도가 높고, 전기적 특성이 안정적인 유기발광다이오드 표시장치를 형성하는 효과가 있다.

Description

유기발광 다이오드 표시장치 및 그 제조방법{Organic light emitting diode display device and fabricating method of the same}
본 발명은 유기발광다이오드 표시장치에 관한 것으로, 보다 구체적으로는 하프톤 마스크를 사용함으로써 공정을 단순화하는 유기발광다이오드 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display: 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 전계발광장치(Electroluminescence Device) 등이 있다.
PDP는 구조와 제조공정이 단순하기 때문에 경박단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. TFT LCD(Thin Film Transistor LCD)는 가장 널리 사용되고 있는 평판표시소자이지만 시야각이 좁고 응답속도가 낮은 문제점이 있다. 전계발광장치는 발광층의 재료에 따라 무기발광다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며, 이 중 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 이러한 유기발광다이오드 표시장치의 기본적인 구조에 대해 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래 유기발광 다이오드 표시장치를 도시한 도면이며, 도 2a 내지 도 2f는 종래 유기발광다이오드 표시장치 제조방법을 도시한 도면이다.
도 1을 참조하면, 종래 유기발광다이오드 표시장치는 표시영역과 패드영역으로 구분되고, 상기 표시영역은 복수의 화소 영역이 구획되어 있고, 각 화소 영역에는 박막 트랜지스터와 커패시터 및 유기발광다이오드가 형성된다. 도면에는 표시하지 않았지만, 패드 영역에는 게이트 패드, 데이터 패드 및 전원부 패드 등이 형성된다.
상기 절연 기판(10) 상에 버퍼층(11)이 형성되고, 상기 박막 트랜지스터가 형성되는 영역에는 상기 버퍼층(11) 상에 소스영역(31a), 채널영역(31b), 드레인영역(31c)을 포함하는 반도체층(31), 게이트절연막(40), 게이트 전극(50), 소스전극(19a) 및 드레인 전극(19b)이 형성된다. 상기 소스전극(19a)과 드레인전극(19b)은 상기 반도체층(31)의 소스영역(31a)과 드레인영역(31c)과 접속한다. 상기 캐패시터 영역은 캐패시터 제 1 전극(21), 게이트절연막(40), 캐패시터 제 2 전극(51), 층간절연막(60) 및 보호층(61)으로 형성된다.
상기 소스전극(19a), 드레인전극(19b) 및 캐패시터 제 2 전극(51) 상에는 보호층(61)이 형성되고, 상기 보호층(61)에 상기 드레인전극(19b) 노출되는 콘택홀이 형성된다. 상기 노출된 드레인전극(19b) 상에 화소전극(20)이 형성된다.
상기 표시 영역과 패드 영역을 포함하는 기판(10) 전면에 유기층(70)이 형성되고, 상기 유기층(70)에는 상기 화소전극(20)이 노출되는 콘택홀이 형성된다. 상기 유기층(70) 상에는 스페이서(80)가 형성된다. 상기 노출된 화소전극(20) 상에 유기발광다이오드(OLED)의 하부전극(90)이 형성된다. 상기 하부전극(90) 상에 유기발광층(91)이 형성되고, 상기 유기발광층(91)과 상기 스페이서(80)를 포함하는 기판(10) 전면에 상부전극(92)이 형성된다.
도 2a 내지 도 2f를 참조하여, 종래 유기발광다이오드 표시장치의 제조방법을 살펴보면, 도 2a를 참조하면, 기판(10) 상에 버퍼층(11)이 형성되고, 제 1 마스크를 이용하여, 상기 버퍼층(11) 상에 반도체층(31)과 캐패시터 제 1 전극(21)이 형성된다. 도 2b를 참조하면, 반도체층(31)과 캐패시터 제 1 전극(21)이 형성된 기판(10) 상에 게이트 절연막(40)을 형성하고, 제 2 마스크를 이용하여, 반도체층(31)을 덮는 포토레지스트 패턴을 형성하고, 스토리지 도핑공정을 진행하여 캐패시터 제 1 전극(21)을 완성한다. 도 2c를 참조하면, 상기 포토레지스트 패턴을 애슁하고, 제 3 마스크를 이용하여, 게이트 전극(50)과 캐패시터 제 2 전극(51)을 형성한다. 이후, 게이트 전극(50)을 마스크로 하여 반도체층(31)을 도핑시켜, 반도체층(31)의 소스영역(31a), 채널영역(31b) 및 드레인영역(31c)을 형성한다. 도 2d를 참조하면, 상기 게이트 전극(50) 및 캐패시터 제 2 전극(51)이 형성된 기판(10) 상에 층간절연막(60)을 형성하고, 상기 층간절연막(60) 상에 제 4 마스크를 이용하여, 상기 반도체층의 소스영역(31a) 또는 드레인영역(31b)을 노출하는 콘택홀을 형성한다. 또한, 제 5 마스크를 이용하여, 상기 콘택홀 상에 소스전극(19a)과 드레인 전극(19b)를 형성한다. 도 2e를 참조하면, 상기 소스전극(19a) 및 드레인 전극(19b)이 형성된 기판(10) 상에 보호층(61)을 형성하고, 제 6 마스크를 이용하여, 상기 드레인전극(19b)을 노출하는 콘택홀을 형성한다. 또한, 제 7 마스크를 이용하여, 상기 콘택홀 상에 화소전극(20)을 형성한다. 도 2f를 참조하면, 상기 화소전극(20)이 형성된 기판(10) 전면에 유기층(70)을 형성하고, 제 8 마스크를 이용하여, 상기 화소전극(20)을 노출하는 콘택홀을 형성하며, 제 9 마스크를 이용하여, 상기 유기층(70) 상에 스페이서(80)를 형성한다. 이 후, 상기 화소전극(20) 상에 제 10 마스크를 이용하여 유기발광 다이오드 하부전극(90), 유기발광층(91) 및 상부전극(92)을 포함하는 유기발광다이오드를 형성하여 유기발광다이오드 표시장치를 완성한다. 즉, 총 10 마스크의 공정이 필요하며, 종래 유기발광다이오드 표시장치는 제조 공정의 수가 많은 문제점이 있다.
이와 같은 경우 제조공정이 복잡하여 원가절감에 한계가 있으므로 제조 공정을 단순화하여 제조 단가를 줄일 수 있는 방안이 요구된다.
본 발명은 소스전극, 드레인전극 및 화소전극을 하나의 마스크로 형성하여 공정을 단순화하는 유기발광다이오드 표시장치자 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 하프톤 마스크 또는 회절 마스크를 사용하여 공정을 단순화함으로써 비용을 절감하는 유기발광다이오드 표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
또한, 본 발명은 다결정 실리콘층을 사용하여 이동도가 높고, 전기적 특성이 안정적인 유기발광다이오드 표시장치 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기발광다이오드 표시장치는, 절연 기판 상에 형성된 버퍼층과; 상기 버퍼층 상에 형성된 박막 트랜지스터와 유기발광다이오드와 스토리지 캐패시터와; 상기 박막 트랜지스터를 구성하는, 상기 버퍼층 상에 형성되는 소스전극과, 화소전극과, 상기 화소전극 상에 형성되는 드레인전극과, 상기 소스전극 상에 형성되는 소스영역, 채널영역 및 상기 드레인 전극 상에 형성되는 드레인영역을 포함하는 반도체층과, 게이트절연막과, 게이트전극과; 상기 캐패시터를 구성하는, 캐패시터 제 1, 제 2 전극과 제 1, 제 2 전극 사이에 형성되는 게이트절연막과; 상기 유기발광다이오드를 구성하는 상기 화소전극 상에 형성되는 하부전극과 유기발광층과 상부전극;을 포함하며, 상기 화소전극은 상기 드레인 전극 및 하부전극 하부에 형성되어 상기 박막 트랜지스터와 유기발광다이오드를 전기적으로 연결하는 것을 특징으로 한다.
또한, 본 발명의 유기발광다이오드 표시장치 제조 방법은, 절연 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 캐패시터 제 1 전극과 소스전극과 화소전극과 드레인전극을 형성하는 단계; 상기 소스전극 상에 소스영역, 상기 드레인전극 상에 드레인영역, 상기 소스전극과 드레인전극 사이에 채널영역을 포함하는 반도체층을 형성하는 단계; 상기 캐패시터 제 1 전극 및 반도체층이 형성된 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 캐패시터 제 2 전극 및 게이트 전극을 형성하는 단계; 상기 캐패시터 제 2 전극 및 게이트 전극이 형성된 기판 상에 보호층을 형성하고 화소전극을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 통해 화소전극 상에 유기발광다이오드 하부전극과 유기발광층과 상부전극을 순차적으로 적층하여 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 유기발광다이오드 표시장치 및 그 제조방법은, 소스전극, 드레인전극 및 화소전극을 하나의 마스크로 형성하여 공정을 단순화하는 제 1 효과가 있다.
또한, 본 발명에 따른 유기발광다이오드 표시장치 및 그 제조방법은, 하프톤 마스크 또는 회절 마스크를 사용하여 공정을 단순화함으로써 비용을 절감하는 제 2 효과가 있다.
또한, 본 발명에 따른 유기발광다이오드 표시장치 및 그 제조방법은, 다결정 실리콘층을 사용하여 이동도가 높고, 전기적 특성이 안정적인 제 3 효과가 있다.
도 1은 종래 유기발광다이오드 표시장치를 도시한 도면이다.
도 2a 내지 도 2f는 종래 유기발광다이오드 표시장치의 제조방법을 도시한 도면이다.
도 3a 내지 도 3k는 본 발명의 유기발광 다이오드 표시장치의 제조방법을 도시한 도면이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3a 내지 도 3k는 본 발명의 유기발광다이오드 표시장치의 제조 공정을 도시한 도면이다.
도 3a를 참조하면, 본 발명의 유기발광다이오드 표시장치는, 표시영역으로 박막 트랜지스터 영역과 스토리지 캐패시터 영역을 포함하는 절연 기판(100) 상에 버퍼층(110)을 형성한다. 도면에는 도시하지 않았으나 상기 기판(100)에는 외부시스템으로 부터 신호를 공급받는 패드부들이 형성된 패드영역도 형성된다.
상기 기판(100)은 유리, 플라스틱 또는 폴리이미드(PI) 등으로 형성할 수 있고, 상기 버퍼층(110)은 실리콘 산화막, 실리콘 질화막과 같은 절연막을 이용하여 단층 또는 이들의 적층구조로 형성할 수 있다. 이 때, 상기 버퍼층(110)은 상기 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 비정질 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
상기 버퍼층(110) 상에 화소금속층(120)과 소스/드레인 금속층(119)을 순차적으로 형성한다. 상기 소스/드레인 금속층(119) 상에 하프톤 마스크(200)를 이용한 포토리소그래피기술로 단차가 있는 포토레지스트 패턴(300a, 300b, 300c)을 형성한다. 상기 제 1 하프톤 마스크(150)는 회절 마스크로 형성될 수도 있다.
상기 소스/드레인 금속층(119)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, ITO(Indium Tin Oxide)와 같은 투명성 도전물질을 사용할 수 있다. 또한, 도면에서는 단일 금속층으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수 있다.
구체적으로 상기 소스/드레인 금속층(119) 상에 감광성 재료인 네거티브 포토레지스트(negative photo resist)를 형성시킨다. 하지만, 포지티브 포토레지스트(positive photo resist)를 사용하여 공정을 진행할 수도 있다.
이때, 상기 네거티브 포토레지스트는 광이 조사된면 경화되는 물질인 감광성 재료이다. 그리고 상기 네거티브 포토레지스트 상에 하프톤 마스크(200)를 씌우고 광을 조사한다. 상기 하프톤 마스크(200)는 차단부(A)와 투과부(B)와 반투과부(C)로 이루어지며, 상기 투과부(B)는 광을 그대로 투과시키고, 상기 반투과부(C)는 서로 다른 투과율을 가지는 반투과 물질을 이용하여 상기 투과부(B)에 비해 광을 적게 통과시키고, 상기 차단부(A)는 광을 완전히 차단시킨다.
따라서, 스토리지 캐패시터 영역과 소스전극 영역은 상기 하프톤 마스크(200)의 투과부(B)와 대향하여, 네거티브 포토레지스트가 투과부(B)를 통과하는 광에 의해 경화되어 단차가 높은 제 1,2 포토레지스트 패턴(300a, 300b)을 형성한다. 드레인전극 영역과 화소전극 영역은 상기 드레인전극 영역은 상기 투과부(B)와 대향하고, 상기 화소전극 영역은 상기 반투과부(C)와 대향하여 드레인전극 영역의 네거티브 포토레지스트는 경화되고, 화소전극 영역의 네거티브 포토레지스트는 반경화되어 드레인전극 영역은 단차가 높고, 화소전극 영역은 단차가 낮은 제 3 포토레지스트 패턴(300c)을 형성한다. 상기 하프톤 마스크(200)의 차단부(A)와 대향하는 네거티브 포토레지스트는 제거되어 상기 소스/드레인 금속층(119)을 노출시킨다.
이어서, 도 3b를 참조하면, 상기 제 1,2,3 포토레지스트 패턴(300a,300b,300c)을 마스크로 하여 식각함으로써, 노출된 소스/드레인 금속층(119)과 화소금속층(120)을 패터닝한다. 상기 패터닝 공정으로 캐패시터 제 1 전극(121)은 제 1 화소금속층(120a)와 제 1 소스/드레인 금속층(119a)로 구성되고, 소스전극(122)은 제 2 화소금속층(120b)와 제 2 소스/드레인 금속층(119b)로 구성된다.
그리고, 도 3c를 참조하면, 상기 제 1,2,3 포토레지스트 패턴(300a,300b,300c)에 대해 애슁(ashing) 공정을 진행하면 제 3 포토레지스트 패턴(300c)의 단차가 낮은 화소전극 영역의 포토레지스트는 제거되어 제 3 소스/드레인 금속층(120c)이 노출되고, 제 1,2 포토레지스트 패턴(300a,300b)은 남는다.
도 3d를 참조하면, 상기 남아있는 제 1,2,3 포토레지스트 패턴(300a,300b,300c)를 마스크로 하여 화소전극 영역의 제 3 소스/드레인 금속층(120c)을 식각하고, 이후 남아있는 포토레지스트 패턴(300a,300b,300c)을 제거하면, 드레인전극(123)과 화소전극(120c)이 형성된다.
도 3e를 참조하면, 상기 캐패시터 제 1 전극(121), 소스전극(122), 드레인전극(123) 및 화소전극(120c)이 형성된 기판(100) 전면에 a-Si:H와 같은 비정질 실리콘층(130)을 형성한다. 이후, 반도체층(130)의 탈수소화를 진행하고, 반도체층(130)을 결정화하여 다결정 실리콘막과 같은 실리콘층(130)을 형성한다. 상기 실리콘층(130)을 결정화하는 공정에는 ELA 장비를 활용할 수 있다.
도 3f를 참조하면, 상기 결정화된 실리콘층(130) 상에 포토레지스트를 형성한다. 그리고, 투과부와 차단부로 이루어진 제 1 마스크를 이용하여, 노광 및 현상 공정을 진행하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 반도체층을 식각하여 박막 트랜지스터의 반도체층(131)을 형성한다.
도 3g를 참조하면, 상기 반도체층(131)이 형성된 기판(100) 전면에 게이트 절연막(140)을 형성한다. 상기 게이트 절연막(140) 게이트 금속층을 형성하고, 상기 게이트 금속층 상에 포토레지스트를 형성하고, 투과부와 차단부로 이루어진 제 2 마스크를 이용하여 노광 및 현상 공정으로 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 게이트 금속층을 식각하여 캐패시터 제 2 전극(151)과 게이트 전극(150)을 형성한다.
상기 게이트 금속층은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 또는 투명성 도전물질인 ITO, IZO 및 ITZO 중 적어도 하나 이상을 적층하여 형성할 수 있다. 도면에서는 게이트 전극(150)과 캐패시터 제 2 전극(151)이 단일 금속층으로 형성되어 있지만, 이것은 고정된 것이 아니므로 2개 이상의 금속층으로 적층하여 형성할 수 있다.
도 3h를 참조하면, 상기 게이트 전극(150)을 마스크로 하여, 고농도의 불순물 이온을 상기 반도체층(131) 도핑하여 소스영역(131a) 및 드레인영역(131c)을 형성한다. 저항으로 인해 접합부위에 걸리는 전기장을 감소시켜 오프 전류를 줄이고 온 전류의 감소를 최소화 할 수 있도록 소스영역(131a) 및 드레인영역(131c) 형성 이전에, 저농도의 불순물 이온을 도핑하여, LDD(Lightly Doped Drain) 도핑층을 형성할 수 있다. 도면에 도시하였지만, 설명하지 않은 131b는 채널영역이다.
상기 불순물 이온은 인(P) 등을 이용한 n형 불순물 이온 또는 붕소(B) 등을 이용한 p형 불순물 이온으로 형성될 수 있다.
도 3i를 참조하면, 상기 캐패시터 제 2 전극(151) 및 게이트 전극(150)이 형성된 기판(100) 전면에 보호층(160)을 형성한다. 상기 보호층(160) 상에 포토레지스트를 형성하고, 투과부와 차단부로 이루어진 제 3 마스크를 이용하여 노광 및 현상 공정으로 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 보호층(160)과 게이트 절연막(140)을 식각하여, 상기 화소전극(120c)을 노출시키는 콘택홀을 형성한다.
도 3j를 참조하면, 투과부와 차단부로 이루어진 제 4 마스크를 이용하여, 상기 화소전극(120c)을 노출하는 유기층(170)을 형성하고, 또한, 투과부와 차단부로 이루어진 제 5 마스크를 이용하여, 상기 유기층(170) 상에 스페이서(180)를 형성한다. 이후, 도 3k를 참조하면, 제 6 마스크를 이용하여 상기 노출된 화소전극(120c) 상에 유기발광 다이오드 하부전극(190) 및 유기발광층(191)을 형성한다. 상기 유기발광층(192)가 형성된 기판(100) 전면에 유기발광다이오드 상부전극(192)을 형성한다.
상기 유기발광층(191)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입막(hole injection layer), 정공수송막(hole transporting layer), 발광물질막(emitting material layer), 전자수송막(electron transporting layer) 및 전자주입막(electron injection layer)의 다중층으로 구성될 수도 있다.
상기 유기발광다이오드는 상기 유기발광층(191)에서 발광된 빛이 상부전극(192)을 향해 방출되는 상부발광방식으로 구동될 수 있다. 이때, 상기 유기발광다이오드는 선택된 색 신호에 따라 하부전극(190)과 상부전극(192)으로 소정의 전압이 인가되면, 하부전극(190)으로부터 제공된 정공과 상부전극(192)으로부터 주입된 전자가 유기발광층(191)으로 수송되어 엑시톤(exiton)을 이루고, 이러한 엑시톤이 여기상태에서 기저상태로 전이될 때, 빛이 발생되어 가시광선의 형태로 방출된다. 발광된 빛은 투명한 상부전극(192)을 통과하여 외부로 나가게 된다. 이 때, 상부전극(192)은 일함수가 낮은 금속 물질을 얇게 증착한 반투명 금속막 상에 투명한 도전성 물질을 두껍게 증착하여 사용할 수 있다.
따라서, 본 발명에 따른 유기발광다이오드 표시장치 및 이의 제조방법은 캐패시터 제 1 전극(121), 소스전극(122), 드레인전극(123) 및 화소전극(120c)을 형성하는 단계; 박막 트랜지스터의 반도체층(131)을 형성하는 단계; 캐패시터 제 2 전극(151) 및 게이트 전극(150)을 형성하는 단계; 보호층(160)을 형성하고 보호층(160) 및 게이트 절연막(140)을 식각하여 화소전극(120c)을 노출하는 콘택홀을 형성하는 단계; 유기층(170)을 형성하고 식각하여 화소전극(120c)을 노출하는 콘택홀을 형성하는 단계; 상기 유기층(170) 상에 스페이서(180)를 형성하는 단계; 및 유기발광 다이오드 하부전극(190) 및 유기발광층(191)을 형성하는 단계에서 마스크 공정이 필요하다. 즉, 총 1번의 하프톤 마스크 공정 및 6번의 마스크 공정이 필요하며, 종래보다 공정을 단순화한다.
즉, 본 발명은 소스전극, 드레인전극 및 화소전극을 하나의 마스크로 형성하여 공정을 단순화하고, 비용을 절감하며, 다결정 실리콘층을 사용하여 이동도가 높고, 전기적 특성이 안정적인 유기발광다이오드 표시장치를 형성하는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100: 절연 기판 110: 버퍼층
121: 캐패시터 제 1 전극 122: 소스전극
123: 드레인전극 120c: 화소전극
131: 반도체층 140: 게이트 절연막
150: 게이트 전극 151: 캐패시터 제 2 전극
160: 보호층 170: 유기층
180: 스페이서 190: 하부전극
191: 유기발광층 192: 상부전극

Claims (10)

  1. 절연 기판 상에 형성된 버퍼층과;
    상기 버퍼층 상에 형성된 박막 트랜지스터와 유기발광다이오드와 스토리지 캐패시터와 화소전극;
    상기 박막 트랜지스터를 구성하는, 상기 버퍼층 상에 형성되는 소스전극과, 상기 화소전극 상에 형성되는 드레인전극과, 상기 소스전극 상에 형성되는 소스영역, 채널영역 및 상기 드레인 전극 상에 형성되는 드레인영역을 포함하는 반도체층과, 상기 반도체층 상의 게이트절연막 상에 형성되는 게이트전극과;
    상기 캐패시터를 구성하는, 상기 버퍼층 상의 캐패시터 제 1 전극 및 상기 게이트절연막을 개재하여 상기 캐패시터 제 1 전극 상의 캐패시터 제 2 전극과;
    상기 유기발광다이오드를 구성하는, 상기 화소전극 상에 형성되는 유기발광층과 상부전극;을 포함하며,
    상기 화소전극은 상기 드레인전극의 하부와 상기 유기발광층의 하부에 형성되어, 상기 박막 트랜지스터와 상기 유기발광다이오드를 전기적으로 연결하며,
    상기 채널영역은 실리콘막으로 형성되며,
    상기 소스영역 및 상기 드레인영역은 실리콘막을 도핑한 영역이고, 상기 소스전극 및 상기 드레인전극의 상면 및 측면과 접하며,
    상기 소스영역과 상기 채널영역의 경계 및 상기 드레인영역과 상기 채널영역의 경계는, 상기 게이트전극의 경계와 일치하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 캐패시터 제 1 전극 및 소스전극은 제 1 금속층 및 제 2 금속층으로 형성되며, 상기 화소전극은 제 1 금속층으로 형성되며, 상기 드레인전극은 제 2 금속층으로 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  3. 제 1 항에 있어서,
    상기 유기발광다이오드는 상기 유기발광층과 상기 화소전극 사이에 배치된 하부전극을 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  4. 제 1 항에 있어서,
    상기 캐패시터 제 2 전극 및 상기 게이트전극은 같은 물질로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.
  5. 제 1 항에 있어서,
    상기 캐패시터 제 2 전극 및 상기 게이트전극 상에 보호층과 유기층과 스페이서를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  6. 절연 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 캐패시터 제 1 전극과 소스전극과 화소전극과 드레인전극을 형성하는 단계;
    상기 소스전극 상에 소스영역, 상기 드레인전극 상에 드레인영역 및 상기 소스전극과 드레인전극 사이에 채널영역을 포함하는 반도체층을 형성하는 단계;
    상기 캐패시터 제 1 전극 및 상기 반도체층이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 캐패시터 제 2 전극 및 게이트 전극을 형성하는 단계;
    상기 캐패시터 제 2 전극 및 상기 게이트 전극이 형성된 상기 기판 상에 보호층을 형성하고 상기 화소전극을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 화소전극 상에 유기발광다이오드의 유기발광층과 상부전극을 순차적으로 적층하여 형성하는 단계를 포함하며,
    상기 채널영역은 실리콘막으로 형성되며,
    상기 소스영역 및 상기 드레인영역은 실리콘막을 도핑한 영역이고, 상기 게이트 전극과 셀프 얼라인되며, 상기 소스전극 및 드레인전극의 상면 및 측면과 접하며,
    상기 유기발광다이오드의 유기발광층과 상부전극 형성하는 단계는,
    상기 보호층이 형성된 상기 기판 상에 상기 화소전극을 노출하는 콘택홀을 포함하는 유기층을 형성하는 단계;
    상기 유기층 상에 스페이서를 형성하는 단계;
    상기 노출된 화소전극 상에 상기 유기발광다이오드의 상기 유기발광층 및 상기 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
  7. 제 6 항에 있어서,
    상기 캐패시터 제 1 전극과 소스전극과 화소전극과 드레인전극을 형성하는 단계는,
    상기 버퍼층 상에 제 1 금속층 및 제 2 금속층을 적층하여 형성하는 단계;
    하프톤 마스크를 이용하여 스토리지 캐패시터 영역, 소스전극 영역 및 드레인 전극 영역에는 제 1 포토 레지스트 패턴을 형성하고, 화소전극 영역에는 상기 제 1 포토 레지스트 패턴의 단차보다 단차가 낮은 제 2 포토 레지스트 패턴을 형성하는 단계;
    상기 제 1 포토 레지스트 패턴 및 상기 제 2 포토 레지스트 패턴을 마스크로 하여 상기 제 1 금속층 및 상기 제 2 금속층을 식각하는 단계;
    상기 제 1 포토 레지스트 패턴 및 상기 제 2 포토레지스트 패턴을 애슁하여 상기 화소전극 영역의 상기 제 2 포토 레지스트 패턴만 제거하여 상기 화소전극 영역의 제 2 금속층을 노출하는 단계;
    상기 노출된 화소전극 영역의 상기 제 2 금속층을 식각하는 단계; 및
    상기 제 1 포토 레지스트 패턴을 애슁하는 단계를 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치 제조방법.
  8. 제 6 항에 있어서,
    상기 노출된 화소전극 상에 상기 유기발광다이오드의 상기 유기발광층 및 상기 상부전극을 형성하는 단계는, 상기 노출된 화소전극 상에 상기 유기발광다이오드의 하부전극, 상기 유기발광층 및 상기 상부전극을 순차적으로 적층하여 형성하는 단계인 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
  9. 제 8 항에 있어서,
    상기 반도체층을 형성하는 단계는,
    상기 캐패시터 제 1 전극, 상기 소스전극, 상기 화소전극 및 상기 드레인전극이 형성된 상기 기판 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막을 탈수소화 하고, 결정화시킴으로써 다결정 실리콘막을 형성하는 단계;
    상기 다결정 실리콘막을 패터닝하여 상기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.

  10. 삭제
KR1020120048438A 2012-05-08 2012-05-08 유기발광 다이오드 표시장치 및 그 제조방법 KR101898247B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120048438A KR101898247B1 (ko) 2012-05-08 2012-05-08 유기발광 다이오드 표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120048438A KR101898247B1 (ko) 2012-05-08 2012-05-08 유기발광 다이오드 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130125032A KR20130125032A (ko) 2013-11-18
KR101898247B1 true KR101898247B1 (ko) 2018-09-12

Family

ID=49853591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120048438A KR101898247B1 (ko) 2012-05-08 2012-05-08 유기발광 다이오드 표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101898247B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102247825B1 (ko) * 2014-07-25 2021-05-04 엘지디스플레이 주식회사 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR102456061B1 (ko) * 2015-10-08 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012093748A (ja) 2010-10-25 2012-05-17 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608403B1 (ko) * 2004-03-24 2006-08-03 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101050461B1 (ko) * 2009-04-23 2011-07-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012093748A (ja) 2010-10-25 2012-05-17 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置及びその製造方法

Also Published As

Publication number Publication date
KR20130125032A (ko) 2013-11-18

Similar Documents

Publication Publication Date Title
KR101899878B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR101776044B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101084273B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
KR101065412B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
KR101799034B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
US8569764B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US8153468B2 (en) Light emitting device and method of manufacturing the same
KR20140056565A (ko) 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
KR102532306B1 (ko) 디스플레이 장치와, 이의 제조 방법
KR101308466B1 (ko) 유기전계발광소자 및 그 제조방법
KR101898247B1 (ko) 유기발광 다이오드 표시장치 및 그 제조방법
KR101731970B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20060070345A (ko) 박막 트랜지스터 표시판
KR101397125B1 (ko) 유기전기발광소자용 어레이 기판 및 그의 제조 방법
KR20140016474A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
KR102235421B1 (ko) 어레이 기판 및 그 제조방법
KR102092544B1 (ko) 어레이 기판 및 이의 제조 방법
KR101781090B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101977667B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102068960B1 (ko) 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant