KR101731970B1 - 유기전계 발광소자용 기판 및 그 제조 방법 - Google Patents
유기전계 발광소자용 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101731970B1 KR101731970B1 KR1020100135020A KR20100135020A KR101731970B1 KR 101731970 B1 KR101731970 B1 KR 101731970B1 KR 1020100135020 A KR1020100135020 A KR 1020100135020A KR 20100135020 A KR20100135020 A KR 20100135020A KR 101731970 B1 KR101731970 B1 KR 101731970B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- forming
- semiconductor layer
- region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 181
- 238000003860 storage Methods 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 239000010408 film Substances 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 229920005591 polysilicon Polymers 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005401 electroluminescence Methods 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000004148 unit process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 241001279686 Allium moly Species 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- SNAAJJQQZSMGQD-UHFFFAOYSA-N aluminum magnesium Chemical compound [Mg].[Al] SNAAJJQQZSMGQD-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은, 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 폴리실리콘의 반도체층을 형성하는 단계와; 상기 반도체층 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하고 상기 스토리지 영역에 제 1 스토리지 전극을 형성하는 단계와; 상기 게이트 전극을 블록킹 마스크로 하여 불순물 도핑을 실시함으로써 상기 반도체층 중 상기 게이트 전극 외측으로 노출된 부분이 오믹콘택층을 이루도록 하는 단계와; 상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 기판 전면에 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 화소영역에 제 1 전극을 형성하고 동시에 상기 스토리지 영역에 제 2 스토리지 전극을 형성하는 단계와; 상기 층간절연막을 패터닝하여 상기 오믹콘택층을 노출시키는 반도체층 콘택홀을 형성하는 단계와; 상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 제 1 전극 위로 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법과 이를 통해 제조된 유기전계 발광소자용 어레이 기판을 제공한다.
Description
본 발명은 유기전계 발광소자용 기판에 관한 것으로, 특히 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비하며, 제조 공정이 단순화된 유기전계 발광소자용 어레이 기판의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치가 제안되고 있다.
이 중 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현에 안정적이다.
또한, 유기전계 발광소자는 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하며, 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.
이와 같은 장점으로 인해 유기전계 발광소자는 차세대 평판표시장치로서 가장 주목받고 있다.
이러한 유기전계 발광소자에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 박막트랜지스터를 구비한 어레이 기판이 구비되고 있다.
이때, 유기전계 발광소자용 어레이 기판의 경우, 소자적 안정성을 위해 이동도 특성이 뛰어난 폴리실리콘을 반도체층으로 하는 박막트랜지스터가 구비되고 있다.
이러한 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 제조에는 통상 9회의 마스크 공정을 진행되고 있다.
즉, 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판은 유기 발광층을 형성하기 이전까지, 폴리실리콘의 반도체층 형성/제 1 스토리지 전극 형성/게이트 전극 형성/반도체층 콘택홀을 갖는 층간절연막 형성/소스 및 드레인 전극 형성/보호층 형성/애노드 전극 형성/뱅크 형성/스페이서 형성의 총 9회의 마스크 공정을 진행하고 있는 실정이다.
마스크 공정이라 함을 포토리소그래피 공정을 의미하며 패터닝하기 위한 물질층을 기판 상에 형성한 후, 그 상부에 감광성 특성을 갖는 포토레지스트층의 형성, 빛의 투과영역과 차단영역을 갖는 노광 마스크를 이용한 노광, 노광된 포토레지스트층의 현상, 현상되고 남은 포토레지스트 패턴을 이용한 상기 물질층의 식각, 포토레지스트 패턴의 스트립 등 일련의 복잡한 단위공정을 포함한다.
전술한 바 1회의 마스크 공정을 진행하기 위해서는 각 단위 공정 진행을 위한 단위 공정 장비와 각 단위 공정 진행을 위한 재료를 필요로 하며 나아가 각 단위 공정 장비를 통한 각 공정 진행 시간이 필요로 되고 있다.
따라서, 유기전계 발광소자용 어레이 기판의 제조의 제조에 있어서 공정을 단순화하는 것이 필요로 되고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위하 안출된 것으로, 본 발명은 폴리실리콘의 반도체층을 구비한 박막트랜지스터를 형성하면서도 마스크 공정 수를 저감시킬 수 있는 유기전계 발광소자용 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판의 제조 방법은, 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 폴리실리콘의 반도체층을 형성하는 단계와; 상기 반도체층 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하고 상기 스토리지 영역에 제 1 스토리지 전극을 형성하는 단계와; 상기 게이트 전극을 블록킹 마스크로 하여 불순물 도핑을 실시함으로써 상기 반도체층 중 상기 게이트 전극 외측으로 노출된 부분이 오믹콘택층을 이루도록 하는 단계와; 상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 기판 전면에 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 화소영역에 제 1 전극을 형성하고 동시에 상기 스토리지 영역에 제 2 스토리지 전극을 형성하는 단계와; 상기 층간절연막을 패터닝하여 상기 오믹콘택층을 노출시키는 반도체층 콘택홀을 형성하는 단계와; 상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 제 1 전극 위로 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계를 포함한다.
이때, 상기 소자영역에 폴리실리콘의 반도체층을 형성하는 단계는 상기 스토리지 영역에 폴리실리콘의 더미패턴을 형성하는 단계를 포함한다.
또한, 상기 폴리실리콘의 반도체층 및 더미패턴을 형성하는 단계는, 상기 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와; 상기 폴리실리콘층을 패터닝하는 단계를 포함한다.
또한, 상기 드레인 전극은 상기 제 1 전극과 접촉하며, 상기 소스 전극은 상기 제 2 스토리지 전극과 접촉하도록 형성하는 것이 특징이다.
또한, 상기 게이트 전극을 형성하는 단계는 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선을 형성하는 단계를 포함하며, 상기 소스 및 드레인 전극을 형성하는 단계는 상기 화소영역의 경계에 상기 게이트 배선과 교차하여 연장하는 데이터 배선과, 상기 데이터 배선과 이격하여 나란히 연장하는 전원배선을 형성하는 단계를 포함한다.
또한, 상기 제 1 전극 위로 상기 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계는, 상기 제 1 전극 위로 감광성 유기절연물질을 도포하여 절연물질층을 형성하는 단계와; 상기 절연물질층에 대해 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크를 이용하여 회절노광 또는 하프톤 노광을 실시하는 단계와; 상기 회절노광 또는 하프톤 노광된 상기 절연물질층을 현상함으로써 각 화소영역의 경계에 상기 제 1 높이를 갖는 상기 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 2 높이를 갖는 상기 스페이서를 형성하는 단계를 포함한다.
또한, 상기 기판 상에 상기 폴리실리콘의 반도체층을 형성하기 전에 상기 기판 전면에 버퍼층을 형성하는 단계를 포함한다.
그리고, 상기 제 1 전극을 형성하는 단계는, 상기 보호층 위로 반사효율이 우수한 금속물질을 증착하여 하부 금속층을 형성하는 단계와; 상기 하부 금속층 위로 투명 도전성 물질을 증착하여 상부 도전층을 형성하는 단계와; 상기 상부 도전층 및 하부 금속층을 연속적으로 패터닝함으로써 이중층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함하거나, 또는 상기 보호층 위로 투명 도전성 물질층을 형성하고 이를 패터닝함으로써 단일층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함한다.
본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판은, 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 형성된 폴리실리콘의 반도체층과; 상기 반도체층 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 형성된 게이트 전극 및 상기 스토리지 영역에 형성된 제 1 스토리지 전극과; 상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 게이트 전극 양측으로 노출된 반도체층을 노출시키는 반도체층 콘택홀을 가지며 형성된 층간절연막과; 상기 층간절연막 위로, 상기 화소영역에 형성된 제 1 전극과 상기 스토리지 영역에 형성된 제 2 스토리지 전극과; 상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 각각 상기 폴리실리콘의 반도체층과 접촉하며 서로 이격하며 형성된 소스 전극 및 드레인 전극과; 상기 각 화소영역의 경계에 상기 층간절연막 위로 상기 제 1 전극을 둘러싸는 형태로 형성된 뱅크와; 상기 뱅크 위로 형성된 스페이서를 포함한다.
이때, 상기 드레인 전극은 그 끝단이 상기 제 1 전극과 접촉하며, 상기 소스 전극은 그 끝단이 상기 제 2 스토리지 전극과 접촉하도록 형성된 것이 특징이다.
또한, 상기 기판 상에는 상기 스토리지 영역에 폴리실리콘으로 이루어진 더미패턴이 형성된 것이 특징이다.
또한, 상기 반도체층은 상기 게이트 전극에 대응하는 부분은 순수 폴리실리콘의 액티브층을 이루며, 상기 게이트 전극 외측으로 노출된 상기 액티브층 양측 부분은 불순물이 도핑된 오믹콘택층을 이루는 것이 특징이다.
또한, 상기 게이트 전극이 형성된 동일한 층에 각 화소영역의 경계에 형성된 상기 게이트 배선과; 상기 소스 및 드레인 전극이 형성된 동일한 층에 각 화소영역의 경계에 상기 게이트 배선과 교차하며 형성된 데이터 배선과; 상기 데이터 배선과 나란하게 이격하며 형성된 전원배선을 포함한다.
또한, 상기 반도체층 하부로 상기 기판 전면에 버퍼층이 형성될 수 있다.
이와 같이, 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판은 유기 발광층을 형성하기 이전까지 총 6회의 마스크 공정을 진행함을 특징으로 함으로써 종래대비 3회의 마스크 공정을 단축시키며 나아가 제조 비용을 저감시키는 효과가 있다.
도 1은 유기전계 발광소자의 하나의 화소에 대한 회로도.
도 2a 내지 도 2k는 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 2a 내지 도 2k는 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
우선, 유기전계 발광소자의 구성 및 동작에 대해서 유기전계 발광소자의 하나의 화소에 대한 회로도인 도 1을 참조하여 간단히 설명한다.
도시한 바와 같이 유기전계 발광소자의 하나의 화소에는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)가 구비되고 있다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있다. 또한, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
그리고, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
한편, 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고 있으며, 타측 단자인 제 2 전극은 접지되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계 발광 다이오드(E)로 전달하게 된다.
또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해진다. 이로 인해 상기 유기전계 발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
한편, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이후에는 이러한 구동을 하는 유기전계 발광소자에 이용되는 본 발명의 실시예에 따른 폴리실리콘을 이용한 박막트랜지스터를 구비하는 유기전계 발광소자용 어레이 기판의 제조 방법에 대해 도면을 참조하여 설명한다.
도 2a 내지 도 2o는 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
설명의 편의를 위해 각 화소영역 내에서 박막트랜지스터가 형성되는 영역을 소자영역(DA), 스토리지 커패시터가 형성되는 영역을 스토리지 영역(StgA)이라 정의하며, 상기 소자영역(DA)에 형성되는 박막트랜지스터(Tr)는 유기전계 발광 다이오드와 연결되는 구동 박막트랜지스터가 되며, 게이트 및 데이터 배선과 연결되는 스위칭 박막트랜지스터는 상기 구동 박막트랜지스터와 동일한 구조를 가지므로 도시하지 않았다. 또한, 설명에 있어서 스위칭 및 구동 박막트랜지스터를 구분하지 않고 박막트랜지스터라 명명하였다.
우선, 도 2a에 도시한 바와 같이, 절연 기판(101) 예를들면 유리기판 또는 플라스틱 기판 상의 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 버퍼층(104)을 형성한다.
상기 버퍼층(104)은 비정질 실리콘층(도 1b의 108)을 폴리실리콘층(1b의 109)으로 재결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 기판(101) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다.
이때, 상기 버퍼층(104)은 상기 기판(101)이 어떠한 재질로 이루어지느냐에 따라 생략할 수도 있다. 즉, 고온의 분위기에서 알카리 이온이 발생되지 않는 기판의 경우 상기 버퍼층은 생략해도 무방하다.
이후, 상기 버퍼층(104) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 전면에 형성한다.
다음, 상기 순수 비정질 실리콘층(미도시)의 이동도 특성 등을 향상시키기 위해 결정화 공정을 진행함으로써 상기 순수 비정질 실리콘층(미도시)을 결정화함으로써 순수 폴리실리콘층(109)을 이루도록 한다. 이때, 상기 결정화 공정은 고상 결정화(Solid Phase Crystallization : SPC) 또는 레이저를 이용한 결정화 공정인 것이 바람직하다.
상기 고상 결정화(SPC) 공정은 일례로 600℃ 내지 800℃의 분위기에서 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 600℃ 내지 700℃의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하며, 상기 레이저를 이용하는 결정화는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing) 결정화 또는 고상측면결정화(Sequential lateral Solidification)인 것이 바람직하다.
다음, 도 2b에 도시한 바와 같이, 상기 폴리실리콘층(도 2a의 109)을 포토레지스트 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립 의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 소자영역(DA)에 폴리실리콘의 반도체층(113)을 형성하고, 상기 스토리지 영역(StgA)에는 폴리실리콘의 더미패턴(114)을 형성한다.
상기 더미패턴(114)은 추후 이와 중첩하며 형성되는 제 1 스토리지 전극(121)의 단차 보상을 위해 형성하는 것으로 반드시 형성할 필요는 없으며 생략될 수도 있다.
다음, 도 2c에 도시한 바와 같이, 상기 반도체 패턴(114)과 폴리실리콘의 반도체층 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 1000Å 내지 1400Å정도의 두께를 갖는 게이트 절연막(116)을 형성한다.
다음, 도 2d에 도시한 바와같이, 상기 게이트 절연막(116) 위로 전면에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질을 증착하여 단일층 또는 이중층 이상의 다중층 구조를 갖는 게이트 금속층(미도시)을 형성한다. 이때, 도면에서는 단일층 구조를 갖는 게이트 금속층(미도시)을 형성한 것을 도시하였다.
다음, 상기 게이트 금속층(미도시)에 대해 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)의 경계에 일방향으로 연장하는 게이트 배선(미도시)을 형성한다.
동시에 상기 소자영역(DA)에는 상기 폴리실리콘의 반도체층(113) 중앙부에 대응하여 게이트 전극(120)을 형성하고, 상기 스토리지 영역(StgA)에는 상기 폴리실리콘의 더미패턴(114)에 대응하여 제 1 스토리지 전극(121)을 형성한다.
이때, 도면에 나타나지 않았지만, 상기 게이트 배선(미도시)은 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)과 연결되도록 하며, 상기 제 1 스토리지 전극(121)은 상기 게이트 배선(미도시)과 이격하여 스토리지 배선(미도시)을 형성함으로써 상기 스토리지 배선(미도시)과 연결되도록 형성하거나 또는 아일랜드 형태로 형성한다.
한편, 도면에 있어서는 상기 게이트 배선(미도시)과 게이트 전극(120) 및 제 1 스토리지 전극(121)은 상기 게이트 금속층(미도시)을 단일층으로 형성함으로써 저저항 금속물질의 단일층 구조를 이루는 것을 보이고 있지만, 알루미늄 합금(Al)층/몰리브덴(Mo)층, 구리(Cu)층/몰리티타늄(MoTi)층 등의 이중층 구조를 이룰 수도 있으며, 또는 티타늄(Ti)층/알루미늄 합금(AlNd)층/티타늄(Ti)층, 몰리브덴(Mo)층/알루미늄(Al)/몰리브덴(Mo)층 등의 삼중층 구조를 이룰수도 있다.
다음, 도 2e에 도시한 바와 같이, 상기 게이트 전극(120)과 게이트 배선(미도시) 및 제 1 스토리지 전극(121)이 형성된 상태에서 상기 게이트 전극(120)을 도핑 블록킹 마스크로 하여 p형 불순물 예를들면 붕소(B), 인듐(In), 갈륨(Ga) 또는 n형 불순물 예를들면 인(P), 비소(As), 안티몬(Sb) 중 어느 하나의 물질의 도핑을 실시한다.
이때, 이러한 불순물의 도핑에 의해 상기 소자영역(DA)에 있어서는 상기 게이트 전극(120)의 외측으로 노출된 부분의 폴리실리콘의 반도체층(113)에는 불순물의 도핑이 이루어지게 되며, 상기 반도체층(113)의 중앙부에 대해서는 금속물질로 이루어진 상기 게이트 전극(120)이 도핑을 블록킹 함으로써 여전히 순수한 폴리실리콘 상태를 이루게 된다.
따라서, 불순물의 도핑이 완료된 시점에서는 상기 소자영역(DA)에 형성된 폴리실리콘의 반도체층(113)은 중앙부의 불순물이 도핑되지 않은 순수 폴리실리콘으로 이루어진 액티브층(113a)과 이의 양측으로 불순물의 도핑이 이루어진 오믹콘택층(113b)으로 구성되게 된다.
다음, 도 2f에 도시한 바와 같이, 불순물의 도핑이 완료된 기판(101)에 대해 상기 게이트 전극(120)과 게이트 배선(미도시) 및 제 1 스토리지 전극(121) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질인 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 층간절연막(123)을 형성한다.
다음, 도 2g에 도시한 바와같이, 상기 층간절연막(123) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 전면에 투명도전성 물질층(미도시)을 형성한다.
이후, 상기 투명 도전성 물질층(미도시)에 대해 마스크 공정을 실시하여 패터닝함으로써 각 화소영역(P) 중 소자영역(DA)과 스토리지 영역(StgA)을 제외한 부분 대응하여 제 1 전극(140)을 형성하고, 상기 스토리지 영역(StgA)에 있어서는 제 2 스토리지 전극(141)을 형성한다.
이때, 본 발명에 있어서는 상기 제 1 전극(140)이 일함수 값이 비교적 높은 값을 갖는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어짐으로써 애노드 전극의 역할을 하는 것을 일례로 보이고 있다.
이 경우, 유기전계 발광 다이오드(미도시)의 발광 효율을 높이고자 상기 층간절연막(123) 위로 상기 투명 도전성 물질을 증착하기 전에 반사성이 우수한 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag) 중 어느 하나를 우선 증착하고, 이후 상기 투명 도전성 물질을 증착하고 이들 두 물질층을 패터닝함으로서 반사성이 우수한 금속물질로 이루어진 하부층(미도시)과 일함수 값이 높은 도전성 물질로 이루어진 상부층의 이중층 구조를 갖도록 상기 제 1 전극을 형성할 수도 있다.
이렇게 반사성이 우수한 물질의 하부층을 갖는 제 1 전극을 형성하는 경우, 상부발광 방식의 유기전계 발광소자용 어레이 기판(101)을 이루게 된다.
도면에 있어서는 상기 제 1 전극(140)이 일함수 값이 큰 투명 도전성 물질의 단일층 구조를 갖는 것을 일례로 도시하였다. 이렇게 상기 제 1 전극(140)이 투명 도전성 물질의 단일층 구조를 갖는 경우, 하부발광 방식의 유기전계 발광소자용 어레이 기판(101)을 이루게 된다.
다음, 도 2h에 도시한 바와같이, 상기 제 1 전극(140)과 제 2 스토리지 전극(141) 외측으로 노출된 상기 층간절연막(123)에 대해 상기 게이트 전극(120) 양측에 위치하는 상기 폴리실리콘의 반도체층(113)의 오믹콘택층(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다.
다음, 도 2i에 도시한 바와같이, 상기 반도체층 콘택홀(125)을 구비된 층간절연막(123)과 상기 제 1 전극(140) 및 제 2 스토리지 전극(141) 위로 전면에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질을 증착하여 단일층 또는 이중층 이상의 다중층 구조를 갖는 데이터 금속층(미도시)을 형성한다.
이후 상기 데이터 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 상기 층간절연막(123) 위로 각 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하는 데이터 배선(미도시)과, 상기 데이터 배선(미도시)과 이격하는 전원배선(미도시)을 형성한다.
동시에 각 소자영역(DA)에 있어서는 상기 반도체층 콘택홀(125)을 통해 상기 오믹콘택층(113b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다.
이때, 상기 소스 전극(133)은 스토리지 영역(StgA) 일부까지 연장되도록 하여 상기 제 2 스토리지 전극(141)과 접촉하도록 한다. 이러한 구성에 의해 스토리지 영역(StgA)에 순차 적층된 상기 제 1 스토리지 전극(121)과 층간절연막(123)과 제 2 스토리지 전극(141)은 스토리지 커패시터(StgC)를 이루게 된다.
한편, 상기 드레인 전극(136) 더욱 정확히는 구동 박막트랜지스터(DTr)의 드레인 전극(136)은 그 끝단이 상기 제 1 전극(140)과 접촉하도록 형성한다.
이때, 상기 소자영역(DA)에 순차 적층된 상기 폴리실리콘의 반도체층(113)과 게이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 전극 및 드레인 전극(133, 136)은 박막트랜지스터(DTr)를 이룬다.
도면에 있어서는 구동 박막트랜지스터(DTr)가 형성되는 소자영역(DA)을 도시한 것이므로 구동 박막트랜지스터(DTr)를 이룬 것을 보이고 있지만, 스위칭 박막트랜지스터(미도시)가 형성되는 소자영역에서도 전술한 구동 박막트랜지스터(DTr)와 동일한 구성을 갖는 스위칭 박막트랜지스터(미도시)가 형성된다.
이때, 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)은 상기 게이트 배선(미도시)과 연결되며, 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)은 상기 데이터 배선(미도시)과 연결되도록 형성되는 것이 특징이다.
또한, 도면에 나타나지 않았지만, 상기 구동 박막트랜지스터(DTr)와 스위칭 박막트랜지스터(미도시) 또한 전기적으로 연결된 상태가 되는 것이 특징이다.
다음, 도 2j에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(미도시)과 전원배선(미도시)과 제 2 스토리지 전극(141) 위로 전면에 감광성 특성을 갖는 유기절연물질 예를들면 포토아크릴, 벤조사이클로부텐, 폴리이미드 중 어느 하나를 도포하여 유기 절연층(153)을 형성한다.
이후, 상기 유기 절연층(153) 위로 투과영역(TA)과 차단영역(BA) 및 반투과영역(HTA)을 갖는 노광 마스크(197)를 위치시키고, 이를 통한 회절노광 또는 하프톤 노광을 실시한다.
다음, 도 2k에 도시한 바와같이, 회절노광 또는 하프톤 노광된 상기 유기 절연층(도 2j의 153)을 현상하면, 상기 노광 마스크(도 2j의 197)의 투과영역(도 2j의 TA)에 대응된 각 화소영역(P)의 경계 중 일부에는 제 1 높이를 갖는 스페이서(160)가 형성되고, 상기 노광 마스크(도 2j의 197)의 반투과영역(도 2j의 HTA)에 대응된 각 화소영역(P)의 경계에는 상기 스페이서(160) 하부로 상기 제 1 전극(147)의 가장자리와 중첩하는 뱅크(155)가 형성된다.
이때, 상기 노광 마스크(도 2j의 197)의 차단영역(도 2j의 BA)에 대응된 유기 절연층(도 2j의 153) 부분은 상기 현상 공정 진행시 모두 제거되어 상기 각 화소영역(P) 내에서 상기 제 1 전극(147)을 노출시킴으로서 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판(101)을 완성한다.
이 경우, 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판(101)은 상기 뱅크(155) 및 스페이서(160)를 형성하는 단계까지 총 6회의 마스크 공정을 진행함으로써 총 9회의 마스크 공정을 진행하는 종래대비 3회의 마스크 공정을 단축함으로써 제조 시간 및 제조 비용을 저감하는 효과를 갖는다.
한편, 도면에 나타나지 않았지만, 전술한 바와같은 구성을 갖는 유기전계 발광소자용 어레이 기판(101)에 대응하여 선택된 각 화소영역(P)에 대응하여 개구를 갖는 쉐도우 마스크(미도시)를 상기 스페이서(160) 상부에 접촉하도록 위치시킨 후 유기 발광 물질의 진공 열 증착을 실시함으로써 상기 뱅크(155)로 둘러싸인 영역의 상기 제 1 전극(147) 상에 유기 발광층(미도시)을 형성한다.
이후, 연속하여 상기 유기 발광층(미도시) 상부로 표시영역 전면에 일함수 값이 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 네오디뮴 합금(AlNd), 알루미늄 마그네슘 합금(AlMg), 마그네슘 은 합금(MgAg), 은(Ag) 중 어느 하나를 증착하여 표시영역 전면에 제 2 전극(미도시)을 형성한다. 이때, 상기 제 1 전극(140)과 유기 발광층(미도시)과 제 2 전극(미도시)은 유기전계 발광 다이오드(미도시)를 이룬다.
이후, 전술한 구성을 갖는 유기전계 발광소자용 어레이 기판(101)에 대응하여 대향기판(미도시)을 위치시킨 후, 진공의 분위기 또는 불활성 가스 분위기에서 상기 유기전계 발광소자용 어레이 기판(101)과 대향기판(미도시)의 테두리를 따라 씰패턴 또는 프릿패턴을 형성하고 합착하거나, 또는 상기 어레이 기판(101)과 대향기판(미도시) 사이에 페이스 씰을 개재하여 합착함으로써 유기전계 발광소자(미도시)를 완성할 수 있다.
이때, 상기 대향기판(미도시)을 대신하여 유기물질 또는 무기물질로 상기 제 2 전극(미도시) 위로 도포 또는 증착하거나, 또는 인캡슐레이션용 필름(미도시)을 부착하여 외부로부터 수분 및 산소의 침투를 방지하는 캡핑막을 형성함으로써 유기전계 발광소자를 완성할 수도 있다.
101 : 기판 104 : 버퍼층
113 : 폴리실리콘의 반도체층 113a : 액티브층
113b : 오믹콘택층 114 : 폴리실리콘의 더미패턴
116 : 게이트 절연막 120 : 게이트 전극
121 : 제 1 스토리지 전극 123 : 층간절연막
125 : 반도체층 콘택홀 133 : 소스 전극
136 : 드레인 전극 140 : 제 1 전극
155 : 뱅크 160 : 스페이서
DA : 소자영역 DTr : (구동)박막트랜지스터
StgA : 스토리지 영역 StgC : 스토리지 커패시터
113 : 폴리실리콘의 반도체층 113a : 액티브층
113b : 오믹콘택층 114 : 폴리실리콘의 더미패턴
116 : 게이트 절연막 120 : 게이트 전극
121 : 제 1 스토리지 전극 123 : 층간절연막
125 : 반도체층 콘택홀 133 : 소스 전극
136 : 드레인 전극 140 : 제 1 전극
155 : 뱅크 160 : 스페이서
DA : 소자영역 DTr : (구동)박막트랜지스터
StgA : 스토리지 영역 StgC : 스토리지 커패시터
Claims (14)
- 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 스토리지 영역에 폴리실리콘의 더미패턴을 형성하고 상기 소자영역에 폴리실리콘의 반도체층을 형성하는 단계와;
상기 더미패턴과 상기 반도체층 위로 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하고 상기 스토리지 영역에 상기 더미패턴과 중첩하는 제 1 스토리지 전극을 형성하는 단계와;
상기 게이트 전극을 블록킹 마스크로 하여 불순물 도핑을 실시함으로써 상기 반도체층 중 상기 게이트 전극 외측으로 노출된 부분이 오믹콘택층을 이루도록 하는 단계와;
상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 기판 전면에 유기절연물질의 층간절연막을 형성하는 단계와;
상기 층간절연막 위로 상기 화소영역에 제 1 전극을 형성하고 동시에 상기 스토리지 영역에 상기 제 1 스토리지 전극과 중첩하는 제 2 스토리지 전극을 형성하는 단계와;
상기 층간절연막과 상기 게이트 절연막을 패터닝하여 상기 오믹콘택층을 노출시키는 반도체층 콘택홀을 형성하는 단계와;
상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 상기 오믹콘택층과 각각 접촉하며 서로 이격하고 상기 제 2 스토리지 전극 및 상기 제 1 전극 각각과 직접 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계와;
상기 제 1 전극 위로 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계
를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
- 삭제
- 제 1 항에 있어서,
상기 폴리실리콘의 반도체층 및 더미패턴을 형성하는 단계는,
상기 기판 상에 비정질 실리콘층을 형성하는 단계와;
상기 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와;
상기 폴리실리콘층을 패터닝하는 단계
를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
- 삭제
- 제 1 항에 있어서,
상기 게이트 전극을 형성하는 단계는 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선을 형성하는 단계를 포함하며,
상기 소스 및 드레인 전극을 형성하는 단계는 상기 화소영역의 경계에 상기 게이트 배선과 교차하여 연장하는 데이터 배선과, 상기 데이터 배선과 이격하여 나란히 연장하는 전원배선을 형성하는 단계를 포함하는 것이 특징인 유기전계 발광소자용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,
상기 제 1 전극 위로 상기 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계는,
상기 제 1 전극 위로 감광성 유기절연물질을 도포하여 절연물질층을 형성하는 단계와;
상기 절연물질층에 대해 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크를 이용하여 회절노광 또는 하프톤 노광을 실시하는 단계와;
상기 회절노광 또는 하프톤 노광된 상기 절연물질층을 현상함으로써 각 화소영역의 경계에 상기 제 1 높이를 갖는 상기 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 2 높이를 갖는 상기 스페이서를 형성하는 단계
를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,
상기 기판 상에 상기 폴리실리콘의 더미패턴과 상기 폴리실리콘의 반도체층을 형성하기 전에 상기 기판 전면에 버퍼층을 형성하는 단계를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,
상기 제 1 전극을 형성하는 단계는,
상기 층간절연막 위로 반사효율이 우수한 금속물질을 증착하여 하부 금속층을 형성하는 단계와;
상기 하부 금속층 위로 투명 도전성 물질을 증착하여 상부 도전층을 형성하는 단계와;
상기 상부 도전층 및 하부 금속층을 연속적으로 패터닝함으로써 이중층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함하거나,
또는 상기 층간절연막 위로 투명 도전성 물질층을 형성하고 이를 패터닝함으로써 단일층 구조를 갖는 상기 제 1 전극을 형성하는 단계
를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
- 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 스토리지 영역에 폴리실리콘으로 이루어지는 더미패턴 및 상기 소자영역에 형성된 폴리실리콘의 반도체층과;
상기 더미패턴과 상기 반도체층 위로 형성된 게이트 절연막과;
상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 형성된 게이트 전극 및 상기 스토리지 영역에 상기 더미패턴과 중첩하며 형성된 제 1 스토리지 전극과;
상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 게이트 전극 양측으로 노출된 반도체층을 노출시키는 반도체층 콘택홀을 가지며 유기절연물질로 형성된 층간절연막과;
상기 층간절연막 위로, 상기 화소영역에 형성된 제 1 전극과 상기 스토리지 영역에 상기 제 1 스토리지 전극과 중첩하며 형성된 제 2 스토리지 전극과;
상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 각각 상기 폴리실리콘의 반도체층과 접촉하며 서로 이격하고 상기 제 2 스토리지 전극 및 상기 제 1 전극 각각과 직접 접촉하는 소스 전극 및 드레인 전극과;
상기 각 화소영역의 경계에 상기 층간절연막 위로 상기 제 1 전극을 둘러싸는 형태로 형성된 뱅크와;
상기 뱅크 위로 형성된 스페이서
를 포함하는 유기전계 발광소자용 어레이 기판.
- 삭제
- 삭제
- 제 9 항에 있어서,
상기 반도체층은 상기 게이트 전극에 대응하는 부분은 순수 폴리실리콘의 액티브층을 이루며, 상기 게이트 전극 외측으로 노출된 상기 액티브층 양측 부분은 불순물이 도핑된 오믹콘택층을 이루는 것이 특징인 유기전계 발광소자용 어레이 기판.
- 제 9 항에 있어서,
상기 게이트 전극이 형성된 동일한 층에 각 화소영역의 경계에 형성된 상기 게이트 배선과;
상기 소스 및 드레인 전극이 형성된 동일한 층에 각 화소영역의 경계에 상기 게이트 배선과 교차하며 형성된 데이터 배선과;
상기 데이터 배선과 나란하게 이격하며 형성된 전원배선
을 포함하는 유기전계 발광소자용 어레이 기판.
- 제 9 항에 있어서,
상기 더미패턴과 상기 반도체층 하부로 상기 기판 전면에 버퍼층이 형성된 것이 특징인 유기전계 발광소자용 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100135020A KR101731970B1 (ko) | 2010-12-24 | 2010-12-24 | 유기전계 발광소자용 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100135020A KR101731970B1 (ko) | 2010-12-24 | 2010-12-24 | 유기전계 발광소자용 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120073042A KR20120073042A (ko) | 2012-07-04 |
| KR101731970B1 true KR101731970B1 (ko) | 2017-05-04 |
Family
ID=46707614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100135020A KR101731970B1 (ko) | 2010-12-24 | 2010-12-24 | 유기전계 발광소자용 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101731970B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101939768B1 (ko) * | 2012-08-01 | 2019-01-18 | 엘지디스플레이 주식회사 | 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법 |
| KR102090458B1 (ko) * | 2013-01-09 | 2020-03-18 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR102132443B1 (ko) * | 2013-10-16 | 2020-07-10 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
| KR102503745B1 (ko) * | 2017-12-14 | 2023-02-23 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
-
2010
- 2010-12-24 KR KR1020100135020A patent/KR101731970B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120073042A (ko) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101747341B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR101776044B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR101415684B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| US8241933B2 (en) | Organic light emitting diode display and method of manufacturing the same | |
| KR101799034B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| JP5378584B2 (ja) | 有機発光表示装置の製造方法 | |
| KR101155903B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| KR101786801B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| JP2011081363A (ja) | 有機発光表示装置及びその製造方法 | |
| KR101731970B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR20140084603A (ko) | 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법 | |
| KR101939768B1 (ko) | 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101397125B1 (ko) | 유기전기발광소자용 어레이 기판 및 그의 제조 방법 | |
| KR101920225B1 (ko) | 유기전기발광소자 및 그 어레이 기판의 제조 방법 | |
| KR101850104B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR101843191B1 (ko) | 유기발광 다이오드 표시장치 및 그의 제조방법 | |
| KR20140083150A (ko) | 유기전계 발광소자 그 제조 방법 | |
| KR20140088635A (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR20140064550A (ko) | 박막 트랜지스터 표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |