KR101939768B1 - 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법 - Google Patents
유기전기발광 표시장치용 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101939768B1 KR101939768B1 KR1020120084530A KR20120084530A KR101939768B1 KR 101939768 B1 KR101939768 B1 KR 101939768B1 KR 1020120084530 A KR1020120084530 A KR 1020120084530A KR 20120084530 A KR20120084530 A KR 20120084530A KR 101939768 B1 KR101939768 B1 KR 101939768B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- source
- conductive
- conductive layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 238000003860 storage Methods 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 58
- 239000004020 conductor Substances 0.000 claims description 55
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 239000007769 metal material Substances 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 239000011733 molybdenum Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000005401 electroluminescence Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 174
- 239000010408 film Substances 0.000 description 21
- 239000011810 insulating material Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 241001279686 Allium moly Species 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/10—Transparent electrodes, e.g. using graphene
- H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 유기전기발광 표시장치용 어레이 기판은 기판 상에 형성된 게이트 배선과; 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되고, 순차적으로 적층된 다결정 실리콘의 반도체층과, 상기 반도체층 중앙부에 대응하는 게이트 전극과, 상기 반도체층과 접촉하며 서로 이격하는 소스 전극 및 드레인 전극으로 구성된 박막트랜지스터와; 상기 기판 상에 형성된 반도체패턴과; 상기 반도체패턴과 중첩하며 상기 게이트 전극과 동일층 상에 위치하는 스토리지 전극과; 상기 드레인 전극과 연결되고 상기 화소 영역에 위치하는 화소 전극과; 상기 화소 전극을 노출하는 개구부를 가지는 뱅크층과; 상기 뱅크층과 접촉하며 상기 박막트랜지스터 상부의 스페이서를 포함하고, 상기 소스 및 드레인 전극의 각각은 제1도전층과 제2도전층 및 제3도전층을 포함하며, 상기 화소 전극은 제1도전층과 제2도전층을 포함한다.
Description
본 발명은 유기전기발광 표시장치에 관한 것으로, 보다 상세하게는, 박막트랜지스터를 포함하는 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)가 널리 개발 되어 다양한 분야에 적용되고 있다.
이중, 유기발광다이오드(organic light emitting diode: OLED)라고도 불리는 유기전계발광 표시장치 또는 유기전기발광 표시장치(organic electroluminescent display device)는, 전자 주입 전극인 음극과 정공 주입 전극인 양극 사이에 형성된 발광층에 전하를 주입하여 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 소자이다. 이러한 유기전기발광 표시장치는 플라스틱과 같은 유연한 기판(flexible substrate) 위에도 형성할 수 있을 뿐 아니라, 자체 발광에 의해 색감이 뛰어나며, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전기발광(EL) 디스플레이에 비해 낮은 전압에서 (10V이하) 구동이 가능하고, 전력 소모가 비교적 적다는 장점이 있다.
유기전기발광 표시장치는 수동형(passive matrix type) 및 능동형(active matrix type)으로 나누어질 수 있는데, 저소비전력, 고정세, 대형화가 가능한 능동형 유기전기발광 표시장치가 다양한 표시장치에 널리 이용되고 있다.
능동형 유기전기발광 표시장치는 다수의 화소가 매트릭스 형태로 배치되고, 각 화소에는 박막트랜지스터(thin film transistor: TFT)와 같은 스위칭 소자가 형성되어, 각 화소에 인가되는 신호가 스위칭 소자에 의하여 제어되는 것으로, 게이트 배선과 데이터 배선 및 스위칭 소자가 형성되는 어레이 기판을 포함한다.
이러한 능동형 유기전기발광 표시장치의 어레이 기판은 박막을 증착하고 패터닝하는 마스크 공정을 여러 차례 반복함으로써 제조된다.
이에 대해 도면을 참조하여 보다 상세히 설명한다.
도 1a 내지 도 1j는 종래의 유기전기발광 표시장치용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 기판(10) 상에 버퍼층(12)을 형성한 후, 비정질 실리콘을 증착하고 결정화하여 제1 마스크 공정을 통해 패터닝함으로써 제1반도체패턴(20a)과 제2반도체패턴(20b)을 형성한다.
다음, 도 1b에 도시한 바와 같이, 제1반도체패턴(20a)과 제2반도체패턴(20b) 상부에 게이트 절연막(30)을 형성하고, 제2 마스크 공정을 통해 포토레지스트를 도포하고 노광 및 현상 후 패터닝하여, 게이트 절연막(30) 상부에 제1반도체패턴(20a)을 덮는 포토레지스트 패턴(92)을 형성한다. 이어, 도핑 공정을 실시하여 제2반도체패턴(도 1a의 20b)에 불순물을 주입함으로써, 제1스토리지 전극(24)을 형성한다.
이후, 포토레지스트 패턴(92)을 제거한다.
다음, 도 1c에 도시한 바와 같이, 게이트 절연막(30) 상에 금속 물질을 증착하고 제3 마스크 공정을 통해 패터닝하여 게이트 전극(32)과 제2스토리지 전극(34)을 형성한다. 게이트 전극(32)은 제1반도체패턴(도 1b의 20a)의 중앙에 대응하여 위치하고, 제2스토리지 전극(34)은 제1스토리지 전극(24) 상부에 위치한다.
이어, 게이트 전극(32)과 제2스토리지 전극(34)을 도핑 마스크로 하여 도핑 공정을 실시함으로써, 게이트 전극(32)으로 덮이지 않은 제1반도체패턴(도 1b의 20a)의 양측에 불순물을 주입하여 반도체층(22)을 형성한다. 반도체층(22)은 중앙의 액티브영역(22a)과 액티브영역(22a) 양측의 소스 및 드레인 영역(22b, 22c)을 포함한다.
다음, 도 1d에 도시한 바와 같이, 게이트 전극(32)과 제2스토리지 전극(34) 상부에 층간절연막(40)을 형성하고, 제4 마스크 공정을 통해 패터닝하여 제1 및 제2 콘택홀(40a, 40b)을 형성한다. 이때, 제1 및 제2 콘택홀(40a, 40b)은 게이트 절연막(30) 내에까지 형성되어 하부의 소스 및 드레인 영역(22b, 22c)을 각각 노출한다.
다음, 도 1e에 도시한 바와 같이, 층간절연막(40) 상부에 금속 물질을 증착하고 제5 마스크 공정을 통해 패터닝하여 소스 및 드레인 전극(42, 44)과 제3스토리지 전극(46)을 형성한다. 소스 및 드레인 전극(42, 44)은 제1 및 제2 콘택홀(40a, 40b)을 통해 소스 및 드레인 영역(22b, 22c)과 각각 접촉하며, 제3스토리지 전극(46)은 제2스토리지 전극(34) 상부에 위치한다.
다음, 도 1f에 도시한 바와 같이, 소스 및 드레인 전극(42, 44)과 제3스토리지 전극(46) 상부에 제1보호층(50)을 형성하고, 제6 마스크 공정을 통해 패터닝하여 드레인 전극(44)을 노출하는 제4 콘택홀(50a)을 형성한다.
이어, 도 1g에 도시한 바와 같이, 제1보호층(50) 상부에 제2보호층(60a)을 형성하고, 제7 마스크 공정을 통해 패터닝하여 제5 콘택홀(60a)을 형성한다. 제5 콘택홀(60a)은 제4 콘택홀(도 1f의 50a)과 함께 드레인 전극(44)을 노출한다.
다음, 도 1h에 도시한 바와 같이, 제2 보호층(50) 상부에 투명 도전성 물질을 증착하고 제8 마스크 공정을 통해 패터닝하여 화소 전극(62)을 형성한다. 화소 전극(62)은 제5 및 제4 콘택홀(60a, 도 1f의 50a)를 통해 드레인 전극(44)과 접촉한다.
다음, 도 1i에 도시한 바와 같이, 화소 전극(62) 상부에 절연 물질을 형성하고 제9 마스크 공정을 통해 패터닝하여 화소 전극(62)을 노출하는 개구부(72a)를 가지는 뱅크층(72)을 형성한다.
이어, 도 1j에 도시한 바와 같이, 절연 물질을 형성하고 제10 마스크 공정을 통해 패터닝하여 뱅크층(72) 상부에 스페이서(82)를 형성한다.
이와 같이, 종래의 유기전기발광 표시장치용 어레이 기판은 적어도 10회의 마스크 공정을 통해 제조된다. 그런데, 마스크 공정은 포토레지스트의 도포와 노광 마스크를 이용한 노광 및 노광된 포토레지스트의 현상, 박막의 식각, 그리고 포토레지스트의 스트립과 같은 많은 단계를 포함하여, 마스크 공정수가 많을수록 비용 및 시간이 증가되며, 불량 발생확률이 높다. 따라서, 제품 수율이 낮아져 경쟁력에 불리한 단점이 있다.
앞서 언급한 종래의 문제점을 해결하기 위해, 본 발명의 목적은 제조 공정수를 줄여 비용 및 시간을 줄이고 제품 수율을 높일 수 있는 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 유기전기발광 표시장치용 어레이 기판의 제조 방법은 기판 상에 반도체층과 반도체패턴을 형성하는 단계와; 상기 반도체층 및 상기 반도체패턴 상부에 게이트 전극과 스토리지 전극을 각각 형성하는 단계와; 상기 게이트 전극과 상기 스토리지 전극 상부에 순차적으로 제1절연막과 제2절연막을 형성하는 단계와; 상기 제2절연막 상부에 소스 및 드레인 전극과 화소 전극을 형성하는 단계와; 상기 소스 및 드레인 전극과 상기 화소 전극 상부에 상기 화소 전극을 노출하는 개구부를 갖는 뱅크층과 상기 뱅크층과 접촉하는 스페이서를 형성하는 단계를 포함하고, 상기 소스 및 드레인 전극과 화소 전극을 형성하는 단계는 투과영역과 차단영역 및 반투과영역을 포함하는 노광 마스크를 이용하며, 상기 소스 및 드레인 전극의 각각은 제1도전층과 제2도전층 및 제3도전층을 포함하고, 상기 화소 전극은 제1도전층과 제2도전층을 포함한다.
상기 소스 및 드레인 전극과 화소 전극을 형성하는 단계는, 제1도전물질층과 제2도전물질층 및 제3도전물질층을 순차적으로 증착하는 단계와; 상기 제3도전물질층 상부에 포토레지스트층을 형성하는 단계와; 상기 노광 마스크를 이용하여 상기 포토레지스트층을 노광 및 현상함으로써 상기 소스 및 드레인 전극에 대응하는 제1포토레지스트 패턴과 상기 화소 전극에 대응하며 상기 제1포토레지스트 패턴보다 두께가 얇은 제2포토레지스트 패턴을 형성하는 단계와; 상기 제1 및 제2포토레지스트 패턴을 식각 마스크로 상기 제3도전물질층과 상기 제2도전물질층 및 상기 제1도전물질층을 식각하여 상기 소스 및 드레인 전극과 상기 화소 전극 및 상기 화소 전극 상부의 더미 패턴을 형성하는 단계와; 상기 제2포토레지스트 패턴을 제거하여 상기 더미 패턴을 노출하는 단계와; 상기 노출된 더미 패턴을 제거하여 상기 화소 전극을 노출하는 단계와; 상기 제1포토레지스트 패턴을 제거하여 상기 소스 및 드레인 전극을 노출하는 단계를 포함한다.
상기 게이트 전극과 상기 스토리지 전극을 형성하는 단계는 투과영역과 차단영역 및 반투과영역을 포함하는 노광 마스크를 이용하며, 상기 게이트 전극은 투명 도전성 물질의 하부층과 비교적 작은 비저항을 가지는 금속 물질의 상부층을 포함하고, 상기 스토리지 전극은 투명 도전성 물질로 이루어진다.
상기 반도체패턴에는 상기 스토리지 전극을 통해 불순물이 주입되어 있다.
상기 제1절연막과 상기 제2절연막을 형성하는 단계는 상기 반도체층의 양측을 각각 노출하는 콘택홀을 형성하는 단계를 포함한다.
상기 뱅크층과 상기 스페이서를 형성하는 단계는 투과영역과 차단영역 및 반투과영역을 포함하는 노광 마스크를 이용하며, 상기 스페이서는 상기 뱅크층과 일체로 형성된다.
본 발명의 유기전기발광 표시장치용 어레이 기판은 기판 상에 형성된 게이트 배선과; 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되고, 순차적으로 적층된 다결정 실리콘의 반도체층과, 상기 반도체층 중앙부에 대응하는 게이트 전극과, 상기 반도체층과 접촉하며 서로 이격하는 소스 전극 및 드레인 전극으로 구성된 박막트랜지스터와; 상기 기판 상에 형성된 반도체패턴과; 상기 반도체패턴과 중첩하며 상기 게이트 전극과 동일층 상에 위치하는 스토리지 전극과; 상기 드레인 전극과 연결되고 상기 화소 영역에 위치하는 화소 전극과; 상기 화소 전극을 노출하는 개구부를 가지는 뱅크층과; 상기 뱅크층과 접촉하며 상기 박막트랜지스터 상부의 스페이서를 포함하고, 상기 소스 및 드레인 전극의 각각은 제1도전층과 제2도전층 및 제3도전층을 포함하며, 상기 화소 전극은 제1도전층과 제2도전층을 포함한다.
상기 소스 및 드레인 전극의 제2도전층과 상기 화소 전극의 제2도전층은 인듐-틴-옥사이드나 인듐-징크-옥사이드의 투명 도전성 물질로 이루어지고, 상기 소스 및 드레인 전극의 제3도전층은 비교적 비저항이 작은 금속 물질로 이루어진다.
상기 소스 및 드레인 전극의 제1도전층과 상기 화소 전극의 제1도전층은 몰리브덴을 포함하는 금속 물질로 이루어진다.
상기 화소 전극은 상기 제1도전층과 상기 제2도전층 사이에 은으로 이루어진 도전층을 더 포함한다.
상기 게이트 전극은 투명 도전성 물질의 하부층과 비교적 작은 비저항을 가지는 금속 물질의 상부층을 포함하고, 상기 스토리지 전극은 투명 도전성 물질로 이루어진다.
상기 스페이서는 상기 뱅크층과 일체로 형성된다.
본 발명에서는, 게이트 전극과 스토리지 전극을 동일 마스크 공정에서 형성하고, 제1절연막과 제2절연막을 형성 후 마스크 공정을 진행하여 콘택홀을 형성하며, 소스 및 드레인 전극과 화소 전극을 동일 마스크 공정에서 형성하며, 뱅크층과 스페이서를 동일 마스크 공정에서 형성한다. 따라서, 제조 공정수가 감소되어 비용 및 시간을 줄일 수 있으며, 불량 발생 확률도 낮추어 제품 수율을 향상시킬 수 있다.
이때, 소스 및 드레인 전극과 화소 전극의 투명 도전성 물질층 하부에 금속 물질층을 형성함으로써, 투명 도전성 물질과 실리콘 사이의 접촉 저항 저하를 해결할 수 있다.
도 1a 내지 도 1j는 종래의 유기전기발광 표시장치용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다.
도 2a 내지 도 2l은 본 발명의 바람직한 실시예에 따른 유기전기발광 표시장치용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다.
도 2a 내지 도 2l은 본 발명의 바람직한 실시예에 따른 유기전기발광 표시장치용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전기발광 표시장치용 어레이 기판에 대하여 상세히 설명한다.
도 2a 내지 도 2l은 본 발명의 바람직한 실시예에 따른 유기전기발광 표시장치용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다.
도 2a에 도시한 바와 같이, 절연 기판(110) 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 버퍼층(112)을 형성한다. 버퍼층(112)은 이후 공정에서 비정질 실리콘층을 다결정 실리콘층으로 결정화할 때, 레이저 조사 또는 열처리 시에 발생하는 열로 인해, 기판(110) 내부에 존재하는 알칼리 이온, 예를 들면, 칼륨 이온(K+)이나 나트륨 이온(Na+)이 다결정 실리콘층으로 유입됨으로써 막 특성이 저하되는 것을 방지하기 위한 것이다. 여기서, 상기 버퍼층(112)은 기판(110)의 재질에 따라 생략할 수도 있다.
이어, 버퍼층(112) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(도시하지 않음)을 전면에 형성하고, 결정화 공정을 진행하여 비정질 실리콘층을 결정화함으로써 다결정 실리콘층(도시하지 않음)을 형성한다.
이때, 결정화 공정은 고상 결정화(solid phase crystallization: SPC) 공정 또는 레이저를 이용한 결정화 공정일 수 있다.
여기서, 고상 결정화(SPC) 공정은 일례로 600℃ 내지 800℃의 분위기에서 열처리를 통한 열적 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 600℃ 내지 700℃의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하며, 레이저를 이용하는 결정화는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법이나 SLS(Sequential lateral Solidification)법인 것이 바람직하다.
다음, 포토레지스트의 도포와, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 박막의 식각 및 포토레지스트의 스트립 등의 단계를 포함하는 마스크 공정을 진행하여 다결정 실리콘층을 패터닝함으로써, 버퍼층(112) 상부에 제1반도체패턴(120a)과 제2반도체패턴(120b)을 형성한다.
다음, 도 2b에 도시한 바와 같이, 제1반도체패턴(120a)과 제2반도체패턴(120b) 위로 전면에 무기절연물질, 예를 들면, 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 게이트 절연막(130)을 형성한다.
이어, 게이트 절연막(130) 상부에 투명 도전성 물질, 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 투명 도전성 물질층(131a)을 형성하고, 연속하여 투명 도전성 물질층(131a) 상부에 저저항 금속물질, 예를 들면, 알루미늄(Al), 알루미늄-네오듐과 같은 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 게이트 금속층(131b)을 형성한다. 여기서, 투명 도전성 물질층(131a)은 약 100Å 내지 약 500Å 정도의 두께를 가진다.
도면 상에서 게이트 금속층(131b)은 단일층 구조를 가지는 것으로 도시되었으나, 게이트 금속층(131b)은 다중층 구조를 가질 수 있다. 일례로, 게이트 금속층(131b)이 알루미늄을 포함할 경우, 투명 도전성 물질의 식각액에 의한 갈바닉(galvanic) 현상을 방지하기 위해 알루미늄 하부에 몰리브덴이나 몰리티타늄을 형성하고, 알루미늄의 힐락(hillock) 현상을 방지하기 위해 알루미늄 상부에 몰리브덴이나 몰리티타늄을 형성함으로써, 게이트 금속층(131b)은 몰리브덴/알루미늄/몰리브덴 또는 몰리티타늄/알루미늄/몰리티타늄의 구조를 가질 수 있다.
다음, 포토레지스트를 도포하여 포토레지스트층(도시하지 않음)을 형성하고, 포토레지스트층을 포함하는 기판(110) 상부에 빛을 투과시키는 투과영역(TA)과 빛을 차단하는 차단영역(BA) 그리고 빛을 부분적으로 투과시키는 반투과영역(HTA)을 포함하는 노광 마스크(M)를 위치시킨 후, 노광 마스크(M)를 통해 포토레지스트층을 노광하고 현상하여, 게이트 금속층(131b) 위에 제1 및 제2포토레지스트 패턴(192a, 192b)을 형성한다. 여기서, 반투과영역(HTA)은 다수의 슬릿을 포함하거나 반투과막을 포함할 수 있다.
제1포토레지스트 패턴(192a)의 두께는 제2포토레지스트 패턴(192b)보다 두껍다. 또한, 제1포토레지스트 패턴(192a)는 제1반도체패턴(120a) 상부에 위치하여 반도체층(122)보다 좁은 폭을 가지며, 제2포토레지스트 패턴(192b)은 제2반도체패턴(120b) 상부에 위치하여 제2반도체패턴(120b)과 비슷한 폭을 가진다.
도시한 바와 같이, 포토레지스트층이 빛을 받은 부분이 현상 후 제거되는 포지티브 타입(positive type)일 경우, 제1포토레지스트 패턴(192a)은 노광 마스크(M)의 차단영역(BA)에 대응하고, 제2포토레지스트 패턴(192b)은 반투과영역(HTA)에 대응한다. 반면, 포토레지스트층이 빛을 받은 부분이 현상 후 남게 되는 네거티브 타입(negative type)일 경우, 제1포토레지스트 패턴(192a)은 노광 마스크의 투과영역에 대응하고, 제2포토레지스트 패턴(192b)은 반투과영역에 대응한다.
다음, 도 2c에 도시한 바와 같이, 제1 및 제2포토레지스트 패턴(192a, 192b)으로 덮이지 않고 노출된 게이트 금속층(도 2b의 131b)과 그 하부의 투명 도전성 물질층(도 2b의 131a)을 순차적으로 식각하여 제거함으로써, 제1반도체패턴(120a) 상부의 게이트 절연막(130) 위에 게이트 전극(132)을 형성하고, 동시에 제2반도체패턴(120b) 상부의 게이트 절연막(130) 위에 스토리지 전극(134)과 제1 더미패턴(135)을 순차적으로 형성한다. 게이트 전극(132)은 투명 도전성 물질로 이루어진 하부층(132a)과 비교적 비저항이 작은 금속물질로 이루어진 상부층(132b)을 포함하는 다중층 구조를 가지며, 스토리지 전극(134)은 투명 도전성 물질로 이루어지고, 스토리지 전극(134) 상부의 제1 더미패턴(135)은 비교적 비저항이 작은 금속물질로 이루어진다.
한편, 도면에 나타나지 않았지만, 게이트 전극(132)과 연결되고 일 방향으로 연장되는 게이트 배선도 게이트 절연막(130) 상에 형성된다.
다음, 도 2d에 도시한 바와 같이, 애싱(ashing) 공정을 진행하여 제2포토레지스트 패턴(도 2c의 192b)을 제거함으로써 제1 더미패턴(135)을 노출한다. 이때, 제1포토레지스트 패턴(192a) 또한 부분적으로 제거되어 그 두께가 줄어든다. 또한, 제1포토레지스트 패턴(192a)의 폭도 줄어들어 게이트 전극(132)의 상부층(132b) 가장자리를 노출할 수 있다.
다음, 도 2e에 도시한 바와 같이, 제2포토레지스트 패턴(도 2c의 192b)이 제거됨으로써 노출된 제1 더미패턴(도 2d의 135)을 제거함으로써, 투명 도전성 물질로 이루어진 스토리지 전극(134)을 노출한다. 제1 더미패턴(도 2d의 135)은 습식식각을 통해 제거될 수 있다. 이때, 제1포토레지스트 패턴(192a)을 식각 마스크로 게이트 전극(132)의 상부층(132b) 가장자리도 제거되어, 게이트 전극(132)의 상부층(132b)은 하부층(132a) 보다 좁은 폭을 가지며 하부층(132a)의 가장자리가 노출될 수 있다.
이어, 제1포토레지스트 패턴(192)을 도핑 마스크로 사용하여, p형 불순물, 예를 들면 붕소(B), 인듐(In), 갈륨(Ga) 또는 n형 불순물, 예를 들면 인(P), 비소(As), 안티몬(Sb) 중 어느 하나의 도핑을 실시함으로써, 제1반도체패턴(도 2d의 120a)과 제2반도체패턴(도 2d의 120b) 내에 불순물을 도핑하여, 반도체층(122)과 불순물 도핑된 반도체패턴(124)을 형성한다.
이때, 제1반도체패턴(도 2d의 120a)은 제1포토레지스트 패턴(192)으로 덮이지 않은 부분에만 불순물이 도핑되어, 제1포토레지스트 패턴(192) 하부의 제1반도체패턴(도 2d의 120a)은 진성 다결정 실리콘(intrinsic polycrystalline silicon)으로 이루어진 액티브 영역(122a)이 되고, 액티브 영역(122a)의 양측은 불순물이 도핑된 다결정 실리콘(impurity-doped polycrystalline silicon)으로 이루어진 소스 및 드레인 영역(122b, 122c)이 된다. 따라서, 반도체층(122)은 액티브 영역(122a)과 액티브 영역(122a) 양측의 소스 및 드레인 영역(122b, 122c)을 포함한다.
한편, 불순물 도핑된 반도체패턴(124)은 향상된 전도성을 가져 전극 역할을 하며, 불순물 도핑된 반도체패턴(124)은 상부의 스토리지 전극(134)과 함께 불순물 도핑된 반도체패턴(124) 및 스토리지 전극(134) 사이의 게이트 절연막130)을 유전체로 하여 스토리지 커패시터(storage capacitor)를 형성한다. 불순물 도핑된 반도체패턴(124)과 스토리지 전극(134)은 스토리지 커패시터의 제1 및 제2전극의 역할을 한다.
여기서, 불순물 도핑된 반도체패턴(124) 상부에는 스토리지 전극(134)이 형성되어 있지만, 스토리지 전극(134)은 투명 도전성 물질로 이루어지며 약 100Å 내지 약 500Å 정도의 두께를 가지므로, 불순물의 도핑 시 에너지 밀도 등을 적절히 조절함으로써 불순물 이온이 스토리지 전극(134)을 관통하여 제2반도체패턴(도 1d의 120b) 내부에 도달하도록 할 수 있다. 이때, 노출된 게이트 전극(132)의 하부층(132a)을 관통하여 제1반도체패턴(도 1d의 120a)에도 불순물이 도핑되므로, 액티브 영역(122a)의 폭은 하부층(132a)의 폭보다 작을 수 있으며, 바람직하게는 상부층(132b)의 폭과 같다.
이어, 도 2f에 도시한 바와 같이, 스트립(strip) 공정을 진행하여 제1포토레지스트 패턴(도 2e의 192a)을 제거함으로써 다중층 구조의 게이트 전극(132)을 노출한다.
본 발명의 실시예에서는 제1포토레지스트 패턴(도 2e의 192a)을 도핑 마스크로 사용하여 도핑 공정을 실시하고 스트립 공정을 통해 제1포토레지스트 패턴(도 2e의 192a)을 제거하였으나, 스트립 공정을 통해 제1포토레지스트 패턴(도 2e의 192a)을 제거한 후, 게이트 전극(132)을 도핑 마스크로 사용하여 도핑 공정을 실시할 수도 있다.
한편, 반도체층(122)의 액티브 영역(122a)과 소스 영역(122b) 및 액티브 영역(122a)과 드레인 영역(122c) 사이에는 오프 전류(off-current)를 줄이기 위해 저농도의 불순물이 도핑된 영역(lightly-doped drain: LDD)이 더 형성될 수 있다.
다음, 도 2g에 도시한 바와 같이, 게이트 전극(132)과 스토리지 전극(134) 위로 전면에 산화실리콘(SiO2)이나 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 제1절연막(140)을 형성하고, 제1절연막(140) 상부에 유기절연물질, 예를 들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(benzocyclobutene)을 도포하여 제2절연막(150)을 형성한다. 이때, 제1절연막(140)은 산화실리콘이나 질화실리콘의 단일층 구조이거나, 또는 산화실리콘과 질화실리콘을 포함하는 이중층 구조일 수 있다. 제2절연막(150)은 감광성을 가질 수 있으며, 그 상부면은 평탄할 수 있다.
이어, 제2절연막(150) 상부에 노광 마스크를 배치하고 노광 및 현상 공정을 진행하여 제2절연막(150)을 패터닝하고, 계속해서 하부의 제1절연막(140) 및 게이트 절연막(130)을 식각함으로써, 소스 및 드레인 영역(122b, 122c)을 각각 노출하는 제1 및 제2 콘택홀(150a, 150b)을 형성한다.
한편, 제2절연막(150)이 감광성을 가지지 않을 경우, 제2절연막(150) 상부에 별도의 포토레지스트를 도포하고 노광 마스크를 이용하여 노광 및 현상함으로써 포토레지스트 패턴을 형성한 후, 제2절연막(150)과 제1절연막(140) 및 게이트 절연막(130)을 식각하여 제1 및 제2 콘택홀(150a, 150b)을 형성한다.
다음, 도 2h에 도시한 바와 같이, 제2절연막(150) 상부에 금속물질, 예를 들면, 몰리티타늄(MoTi)을 증착함으로써 제1도전물질층(160a)을 형성하고, 제1도전물질층(160a) 상부에 투명 도전성 물질, 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 제2도전물질층(160b)을 형성하며, 제2도전물질층(160b) 상부에 비교적 작은 비저항을 갖는 금속물질, 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 티타늄(Ti), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상을 증착함으로써 제3도전물질층(160c)을 형성한다. 제3도전물질층(160c)이 3중층 구조를 이루도록 형성할 경우, 일례로, 티타늄층/알루미늄층/티타늄층의 적층 구조를 가질 수 있다.
다음, 포토레지스트를 도포하여 포토레지스트층(도시하지 않음)을 형성하고, 노광 마스크(도시하지 않음)를 이용하여 포토레지스트층을 노광한 후 현상하여, 제3도전물질층(160c) 상부에 제3 및 제4포토레지스트 패턴(194a, 194b)을 형성한다. 제3포토레지스트 패턴(194a)의 두께는 제4포토레지스트 패턴(194b)보다 두꺼우며, 제3포토레지스트 패턴(194a)은 제1 및 제2 콘택홀(150a, 150b)을 덮고 있고, 제4포토레지스트 패턴(194b)은 스토리지 전극(134)을 덮고 있다.
여기서, 노광 마스크는 빛을 투과시키는 투과영역과 빛을 차단하는 차단영역 그리고 빛을 부분적으로 투과시키는 반투과영역을 포함하며, 포토레지스트층이 포지티브 타입일 경우, 제3포토레지스트 패턴(194a)은 노광 마스크의 차단영역에 대응하고, 제4포토레지스트 패턴(194b)은 반투과영역에 대응한다. 반면, 포토레지스트층이 네거티브 타입일 경우, 제3포토레지스트 패턴(194a)은 노광 마스크의 투과영역에 대응하고, 제4포토레지스트 패턴(194b)은 반투과영역에 대응한다.
다음, 도 2i에 도시한 바와 같이, 제3 및 제4포토레지스트 패턴(194a, 194b)으로 덮이지 않고 노출된 제3도전물질층(도 2h의 160c)과 제2도전물질층(도 2h의 160b) 및 제1도전물질층(도 2h의 160a)를 순차적으로 식각하여 제거함으로써, 소스 전극(162)과 드레인 전극(164), 그리고 화소 전극(166)과 제2 더미 패턴(167)을 형성한다. 소스 전극(162)과 드레인 전극(164)의 각각은 금속물질로 이루어진 제1도전층(162a, 164a)과 투명 도전성 물질로 이루어진 제2도전층(162b, 164b) 및 저저항 금속물질로 이루어진 제3도전층(162c, 164c)을 포함한다. 화소 전극(166)은 화소 영역에 위치하고 애노드(anode) 전극의 역할을 하는 것으로, 금속물질로 이루어진 제1도전층(166a)과 투명 도전성 물질로 이루어진 제2도전층(166b)를 포함한다. 화소 전극(166) 상부에는 저저항 금속물질로 이루어진 제2 더미패턴(167)이 위치한다. 이때, 소스 전극(162)과 연결된 데이터 배선(도시하지 않음)도 함께 형성되며, 데이터 배선은 게이트 배선과 교차하여 화소 영역을 정의한다.
다음, 도 2j에 도시한 바와 같이, 애싱(ashing) 공정을 진행하여 제4포토레지스트 패턴(도 2i의 194b)을 제거함으로써 제2 더미패턴(도 2i의 167)을 노출한다. 이때, 제3포토레지스트 패턴(194a) 또한 부분적으로 제거되어 그 두께가 줄어든다. 또한, 제3포토레지스트 패턴(194a)의 폭도 줄어들어 소스 전극(162) 및 드레인 전극(164)의 제3도전층(162c, 164c) 가장자리를 노출할 수 있다.
이어, 제4포토레지스트 패턴(도 2i의 194b)이 제거됨으로써 노출된 제2 더미패턴(도 2i의 167)을 제거함으로써, 화소 전극(166)의 제2도전층(166b)을 노출한다. 제1 더미패턴(도 2d의 135)은 습식식각을 통해 제거될 수 있다. 이때, 제3포토레지스트 패턴(194a)을 식각 마스크로 소스 전극(162) 및 드레인 전극(164)의 제3도전층(162c, 164c) 가장자리도 제거되어, 소스 전극(162) 및 드레인 전극(164)의 제3도전층(162c, 164c)은 제1도전층((162a, 164a) 및 제2도전층(162b, 164b) 보다 좁은 폭을 가지며 제2도전층(162b, 164b)의 가장자리가 노출될 수 있다.
다음, 도 2k에 도시한 바와 같이, 스트립(strip) 공정을 진행하여 제3포토레지스트 패턴(도 2j의 194a)을 제거함으로써 다중층 구조의 소스 전극(162)과 드레인 전극(164)을 노출한다. 소스 전극(162)은 제1 콘택홀(150a)을 통해 반도체층(122)의 소스 영역(122b)과 접촉하고, 드레인 전극(164)은 제2 콘택홀(150b)을 통해 반도체층(122)의 드레인 영역(122c)과 접촉한다.
게이트 전극(132)과 반도체층(122), 소스 전극(162) 및 드레인 전극)164)은 박막트랜지스터를 이루며, 게이트 배선(도시하지 않음) 및 데이터 배선(도시하지 않음)에 전기적으로 연결된다.
다음, 도 2l에 도시한 바와 같이, 소스 및 드레인 전극(162, 164)과 화소 전극(166) 상부에 감광성 유기절연물질을 도포하고 노광 마스크를 이용한 사진 식각 공정을 진행하여, 화소 전극(166)을 노출하는 개구부(172a)를 가지는 뱅크층(172)과 소스 및 드레인 전극(162, 164) 상부의 스페이서(182)를 형성한다.
여기서, 노광 마스크는 빛을 투과시키는 투과영역과 빛을 차단하는 차단영역 그리고 빛을 부분적으로 투과시키는 반투과영역을 포함하는데, 감광성 유기절연물질이 포지티브 타입일 경우, 스페이서(182)는 차단영역에 대응하고, 뱅크층(172)은 반투과영역에 대응하며, 개구부(172a)는 투과영역에 대응하여, 서로 다른 높이의 스페이서(182)와 뱅크층(172)은 동시에 형성할 수 있다. 반면, 감광성 유기절연물질이 네거티브 타입일 경우, 스페이서(182)는 투과영역에 대응하고, 뱅크층(172)은 반투과영역에 대응하며, 개구부(172a)는 차단영역에 대응한다.
한편, 뱅크층(172)과 스페이서(182)는 무기절연물질로 이루어질 수도 있으며, 이 경우 무기절연물질을 증착한 후, 포토레지스트를 도포하고 노광 마스크를 이용하여 노광 및 현상한 다음, 무기절연물질을 식각할 수도 있다.
뱅크층(172)과 스페이서(182)는 동일 마스크 공정을 통해 형성되어 일체를 이룬다.
이어, 도시하지 않았지만, 개구부(172a)를 통하여 노출되는 화소 전극(166) 상부에 각 화소 영역에 대응하여 발광물질층을 형성하고, 발광물질층 상부의 기판(110) 전면에는 캐소드(cathode) 전극을 형성하여 어레이 기판을 완성할 수 있다.
캐소드 전극과 발광물질층 및 화소 전극(166)은 발광 다이오드를 이루는데, 이때, 캐소드 전극은 화소 전극(166)과 다른 일함수(work function) 값을 갖는 물질로 형성하며, 캐소드 전극의 일함수 값이 화소 전극(166)의 일함수 값보다 작도록 한다.
이와 같이, 본 발명의 실시예에 따른 어레이 기판은 게이트 전극(132)과 스토리지 전극(134)을 동일 마스크 공정에서 형성하고, 제1절연막(140)과 제2절연막(150)을 형성 후 마스크 공정을 진행하여 콘택홀(150a, 150b)을 형성하며, 소스 및 드레인 전극(162, 164)과 화소 전극(166)을 동일 마스크 공정에서 형성하며, 뱅크층(172)과 스페이서(182)를 동일 마스크 공정에서 형성한다. 따라서, 적어도 4회의 마스크 공정을 줄일 수 있어, 제조 공정수가 감소되므로 비용 및 시간을 줄일 수 있으며, 불량 발생 확률도 낮추어 제품 수율을 향상시킬 수 있다.
이때, 투명 도전성 물질로 이루어진 소스 및 드레인 전극(162, 164)과 화소 전극(166)의 제2도전층(162b, 164b, 166b) 하부에 몰리티타늄으로 이루어진 제1도전층(162a, 164a, 166a)을 형성함으로써, 투명 도전성 물질과 실리콘 사이의 접촉 저항 저하를 해결할 수 있다. 이러한 본 발명의 실시예에 따른 어레이 기판은 상부발광방식(top emission type) 유기전기발광 표시장치에 사용되는 것으로, 발광물질층으로부터의 빛은 캐소드 전극을 통과하여 나오게 된다. 따라서, 화소 전극(166)의 투명 도전성 물질 하부에 몰리티타늄을 형성하더라도 발광 효율에 영향을 미치지 않는다.
한편, 몰리티타늄의 제1도전층(162a, 164a, 166a)과 투명 도전성 물질의 제2도전층(162b, 164b, 166b) 사이에는 은(Ag)으로 이루어진 도전층이 더 형성될 수도 있다.
본 발명은 한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
110: 기판 112: 버퍼층
122: 반도체층 124: 반도체 패턴
130: 게이트 절연막 132: 게이트 전극
134: 스토리지 전극 140: 제1절연막
150: 제2절연막 162: 소스 전극
164: 드레인 전극 166: 화소 전극
172: 뱅크층 172a: 개구부
182: 스페이서
122: 반도체층 124: 반도체 패턴
130: 게이트 절연막 132: 게이트 전극
134: 스토리지 전극 140: 제1절연막
150: 제2절연막 162: 소스 전극
164: 드레인 전극 166: 화소 전극
172: 뱅크층 172a: 개구부
182: 스페이서
Claims (17)
- 기판 상에 반도체층과 반도체패턴을 형성하는 단계와;
상기 반도체층 및 상기 반도체패턴 상부에 게이트 전극과 스토리지 전극을 각각 형성하는 단계와;
상기 게이트 전극과 상기 스토리지 전극 상부에 순차적으로 제1절연막과 제2절연막을 형성하는 단계와;
상기 제2절연막 상부에 소스 및 드레인 전극과 화소 전극을 형성하는 단계와;
상기 소스 및 드레인 전극과 상기 화소 전극 상부에 상기 화소 전극을 노출하는 개구부를 갖는 뱅크층과 상기 뱅크층과 접촉하는 스페이서를 형성하는 단계
를 포함하고,
상기 소스 및 드레인 전극과 화소 전극을 형성하는 단계는 투과영역과 차단영역 및 반투과영역을 포함하는 노광 마스크를 이용하며, 상기 소스 및 드레인 전극의 각각은 제1도전층과 제2도전층 및 제3도전층을 포함하고, 상기 화소 전극은 제1도전층과 제2도전층을 포함하며,
상기 게이트 전극과 상기 스토리지 전극을 형성하는 단계는 투과영역과 차단영역 및 반투과영역을 포함하는 노광 마스크를 이용하며, 상기 게이트 전극은 투명 도전성 물질의 하부층과 비교적 작은 비저항을 가지는 금속 물질의 상부층을 포함하고, 상기 스토리지 전극은 투명 도전성 물질로 이루어지는 유기전기발광 표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,
상기 소스 및 드레인 전극과 화소 전극을 형성하는 단계는,
제1도전물질층과 제2도전물질층 및 제3도전물질층을 순차적으로 증착하는 단계와;
상기 제3도전물질층 상부에 포토레지스트층을 형성하는 단계와;
상기 노광 마스크를 이용하여 상기 포토레지스트층을 노광 및 현상함으로써 상기 소스 및 드레인 전극에 대응하는 제1포토레지스트 패턴과 상기 화소 전극에 대응하며 상기 제1포토레지스트 패턴보다 두께가 얇은 제2포토레지스트 패턴을 형성하는 단계와;
상기 제1 및 제2포토레지스트 패턴을 식각 마스크로 상기 제3도전물질층과 상기 제2도전물질층 및 상기 제1도전물질층을 식각하여 상기 소스 및 드레인 전극과 상기 화소 전극 및 상기 화소 전극 상부의 더미 패턴을 형성하는 단계와;
상기 제2포토레지스트 패턴을 제거하여 상기 더미 패턴을 노출하는 단계와;
상기 노출된 더미 패턴을 제거하여 상기 화소 전극을 노출하는 단계와;
상기 제1포토레지스트 패턴을 제거하여 상기 소스 및 드레인 전극을 노출하는 단계
를 포함하는 유기전기발광 표시장치용 어레이 기판의 제조 방법.
- 삭제
- 제 1 항에 있어서,
상기 반도체패턴에는 상기 스토리지 전극을 통해 불순물이 주입되어 있는 유기전기발광 표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,
상기 제1절연막과 상기 제2절연막을 형성하는 단계는 상기 반도체층의 양측을 각각 노출하는 콘택홀을 형성하는 단계를 포함하는 유기전기발광 표시장치용 어레이 기판의 제조 방법.
- 청구항 1에 있어서,
상기 뱅크층과 상기 스페이서를 형성하는 단계는 투과영역과 차단영역 및 반투과영역을 포함하는 노광 마스크를 이용하며, 상기 스페이서는 상기 뱅크층과 일체로 형성되는 유기전기발광 표시장치용 어레이 기판의 제조 방법.
- 기판 상에 형성된 게이트 배선과;
상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과;
상기 게이트 배선 및 상기 데이터 배선에 연결되고, 순차적으로 적층된 다결정 실리콘의 반도체층과, 상기 반도체층 중앙부에 대응하는 게이트 전극과, 상기 반도체층과 접촉하며 서로 이격하는 소스 전극 및 드레인 전극으로 구성된 박막트랜지스터와;
상기 기판 상에 형성된 반도체패턴과;
상기 반도체패턴과 중첩하며 상기 게이트 전극과 동일층 상에 위치하는 스토리지 전극과;
상기 드레인 전극과 연결되고 상기 화소 영역에 위치하는 화소 전극과;
상기 화소 전극을 노출하는 개구부를 가지는 뱅크층과;
상기 뱅크층과 접촉하며 상기 박막트랜지스터 상부의 스페이서
를 포함하고,
상기 소스 및 드레인 전극의 각각은 제1도전층과 제2도전층 및 제3도전층을 포함하며, 상기 화소 전극은 제1도전층과 제2도전층을 포함하고,
상기 게이트 전극은 투명 도전성 물질의 하부층과 비교적 작은 비저항을 가지는 금속 물질의 상부층을 포함하고, 상기 스토리지 전극은 투명 도전성 물질로 이루어지는 유기전기발광 표시장치용 어레이 기판.
- 청구항 7에 있어서,
상기 소스 및 드레인 전극의 제2도전층과 상기 화소 전극의 제2도전층은 인듐-틴-옥사이드나 인듐-징크-옥사이드의 투명 도전성 물질로 이루어지고, 상기 소스 및 드레인 전극의 제3도전층은 비교적 비저항이 작은 금속 물질로 이루어지는 유기전기발광 표시장치용 어레이 기판.
- 청구항 8에 있어서,
상기 소스 및 드레인 전극의 제1도전층과 상기 화소 전극의 제1도전층은 몰리브덴을 포함하는 금속 물질로 이루어지는 유기전기발광 표시장치용 어레이 기판.
- 청구항 9에 있어서,
상기 화소 전극은 상기 제1도전층과 상기 제2도전층 사이에 은으로 이루어진 도전층을 더 포함하는 유기전기발광 표시장치용 어레이 기판.
- 삭제
- 청구항 7에 있어서,
상기 스페이서는 상기 뱅크층과 일체로 형성되는 유기전기발광 표시장치용 어레이 기판. - 청구항 7에 있어서,
상기 게이트 전극의 상기 상부층은 상기 하부층보다 좁은 폭을 가지며, 상기 반도체층의 액티브 영역의 폭은 상기 하부층의 폭보다 작은 유기전기발광 표시장치용 어레이 기판.
- 청구항 7에 있어서,
상기 화소 전극의 제1도전층은 상기 드레인 전극의 제1도전층과 일체로 구비되고, 상기 화소 전극의 제2도전층은 상기 드레인 전극의 제2도전층과 일체로 구비되며, 상기 화소 전극의 제1 및 제2도전층은 상기 스토리지 전극과 중첩하는 유기전기발광 표시장치용 어레이 기판.
- 청구항 7에 있어서,
상기 반도체층과 상기 소스 및 드레인 전극 사이에 절연층을 더 포함하고, 상기 절연층은 상기 반도체층의 소스 영역을 노출하는 제1 컨택홀과 상기 반도체층의 드레인 영역을 노출하는 제2 컨택홀을 가지는 유기전기발광 표시장치용 어레이 기판.
- 청구항 15에 있어서,
상기 스페이서는 상기 뱅크층과 일체로 구비되고, 상기 스페이서와 상기 뱅크층은 상기 제1 및 제2 컨택홀과 중첩하는 유기전기발광 표시장치용 어레이 기판.
- 청구항 1에 있어서,
상기 게이트 전극의 상기 상부층은 상기 하부층보다 좁은 폭을 가지며, 상기 반도체층의 액티브 영역의 폭은 상기 하부층의 폭보다 작은 유기전기발광 표시장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120084530A KR101939768B1 (ko) | 2012-08-01 | 2012-08-01 | 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120084530A KR101939768B1 (ko) | 2012-08-01 | 2012-08-01 | 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140017854A KR20140017854A (ko) | 2014-02-12 |
| KR101939768B1 true KR101939768B1 (ko) | 2019-01-18 |
Family
ID=50266215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120084530A KR101939768B1 (ko) | 2012-08-01 | 2012-08-01 | 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101939768B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102315094B1 (ko) * | 2014-11-13 | 2021-10-20 | 엘지디스플레이 주식회사 | 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법 |
| KR102424108B1 (ko) * | 2015-11-26 | 2022-07-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
| CN106371253A (zh) | 2016-08-26 | 2017-02-01 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板以及制造方法 |
| KR102391918B1 (ko) | 2017-05-23 | 2022-04-29 | 삼성디스플레이 주식회사 | 유기발광표시장치 |
| KR102666834B1 (ko) * | 2018-12-07 | 2024-05-21 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100964227B1 (ko) * | 2008-05-06 | 2010-06-17 | 삼성모바일디스플레이주식회사 | 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법 |
| KR101595449B1 (ko) * | 2009-05-21 | 2016-02-18 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치와 그 제조방법 |
| KR101305377B1 (ko) * | 2009-06-16 | 2013-09-06 | 엘지디스플레이 주식회사 | 상부발광 방식 유기전계 발광소자 및 그 제조 방법 |
| KR101776044B1 (ko) * | 2010-11-02 | 2017-09-20 | 엘지디스플레이 주식회사 | 유기전계 발광소자용 기판 및 그 제조 방법 |
| KR101731970B1 (ko) * | 2010-12-24 | 2017-05-04 | 엘지디스플레이 주식회사 | 유기전계 발광소자용 기판 및 그 제조 방법 |
-
2012
- 2012-08-01 KR KR1020120084530A patent/KR101939768B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140017854A (ko) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101776044B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| US8748897B2 (en) | Array substrate for organic electroluminescent display device | |
| KR101747341B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR101799034B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| US8241933B2 (en) | Organic light emitting diode display and method of manufacturing the same | |
| US8525181B2 (en) | Thin-film transistor array substrate, organic light-emitting display device comprising the thin-film transistor array substrate, and method of manufacturing the thin-film transistor array substrate | |
| KR101372852B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101757443B1 (ko) | 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법 | |
| TWI540735B (zh) | 薄膜電晶體陣列基板、包含該薄膜電晶體陣列基板的有機發光顯示器及其製造方法 | |
| KR101786801B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR101938761B1 (ko) | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20100003612A (ko) | 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법 | |
| US20130112976A1 (en) | Thin-film transistor array substrate, organic light-emitting display including the same, and method of manufacturing the same | |
| KR101939768B1 (ko) | 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| US20110031478A1 (en) | Organic light emitting diode display device and method of fabricating the same | |
| KR102456077B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101731970B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101397125B1 (ko) | 유기전기발광소자용 어레이 기판 및 그의 제조 방법 | |
| KR101920225B1 (ko) | 유기전기발광소자 및 그 어레이 기판의 제조 방법 | |
| KR20200140982A (ko) | 표시 장치의 제조 방법 | |
| CN112786803A (zh) | Oled背板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right |