KR100579182B1 - 유기 전계 발광 표시 장치의 제조 방법 - Google Patents
유기 전계 발광 표시 장치의 제조 방법 Download PDFInfo
- Publication number
- KR100579182B1 KR100579182B1 KR1020020066568A KR20020066568A KR100579182B1 KR 100579182 B1 KR100579182 B1 KR 100579182B1 KR 1020020066568 A KR1020020066568 A KR 1020020066568A KR 20020066568 A KR20020066568 A KR 20020066568A KR 100579182 B1 KR100579182 B1 KR 100579182B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- mask
- forming
- gate
- gate metal
- Prior art date
Links
- 238000005401 electroluminescence Methods 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000007772 electrode material Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 18
- 239000002356 single layer Substances 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 acryl Chemical group 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 유기 전계 발광 표시 장치의 제조 방법에 관한 것이다.
본 발명은 제 1 마스크를 이용하여 절연 기판 상에 활성층을 형성하는 단계와; 상기 활성층이 형성된 절연 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 하부 전극 물질과 게이트 금속막을 연속하여 증착하는 단계와; 제 2 마스크를 이용하여 상기 하부 전극 물질과 게이트 금속막을 식각하여 하부 전극 물질과 게이트 금속막으로 된 게이트 전극과 그의 상부에 게이트 금속막이 남아 있는 하부 전극을 동시에 형성하는 단계와; 상기 게이트 전극을 마스크로 사용하여 상기 활성층에 소오스 영역과 드레인 영역을 형성하는 단계와; 상기 절연 기판 상에 층간 절연막을 형성하는 단계와; 제 3 마스크를 이용하여 상기 층간 절연막을 식각하여 소오스 영역과 드레인 영역의 일부를 노출시키는 콘택 홀을 형성함과 동시에 상기 하부 전극 상의 게이트 금속막을 노출시키는 하는 단계와; 상기 절연 기판 상에 소오스/드레인 전극 물질을 형성하는 단계와; 제 4 마스크를 이용하여 상기 소오스/드레인 전극 물질을 식각하여 소오스/드레인 전극을 형성함과 동시에 상기 노출된 게이트 금속막을 제거하는 단계와; 상기 절연 기판 전면에 걸쳐 보호막을 형성하는 단계와; 제 5 마스크를 이용하여 상기 보호막을 식각하여 화소부의 하부 전극을 노출시키는 개구부를 형성하는 단계;를 포함하는 유기 전계 발광 표시 장치의 제조 방법을 제공하는 것을 특징으로 한다.
OELD,
Description
도 1은 종래의 액티브 매트릭스 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위한 단면도
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위한 각 공정을 나타낸 단면도
(도면의 주요 부분에 대한 부호의 설명)
300; 절연 기판 310; 활성층
311; 소오스 영역 313; 채널 영역
315; 드레인 영역 320; 게이트 절연막
330; 게이트 전극 331, 335; 하부 전극 금속막
341, 345; 게이트 금속막 350; 층간 절연막
351, 355; 콘택 홀 361; 소오스 전극
365; 드레인 전극 370; 포토 레지스트
367, 375; 개구부 380; 보호막
390; 발광층 400; 상부 전극
A; TFT부 B; 화소부
본 발명은 디스플레이 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 게이트와 화소 전극을 동시에 형성시킴으로써 공정 스텝 수를 줄일 수 있는 유기 전계 발광 표시 장치의 제조 방법에 관한 것이다.
통상, 평판 표시 장치(Flat Panel Display) 중에서 유기 전계 발광 표시 장치(OELD : Organic Electro Luminescence Display)는 자발광이며, 시야각이 넓고, 응답속도가 빠르고, 얇은 두께와 낮은 제작비용 및 높은 콘트라스트(Contrast) 등의 특성을 나타냄으로써 향후 차세대 평판 표시 장치로 주목받고 있다.
이와 같은 유기 전계 발광 표시 장치(OELD)는, 전자와 정공이 반도체 안에서 전자-정공 쌍을 만들거나 캐리어(Carrier)들이 좀더 높은 에너지 상태로 여기된 후 다시 안정화 상태인 바닥 상태로 떨어지는 과정을 통해 빛이 발생하는 현상을 이용한다.
그리고, 유기 전계 표시 장치는 구동 방식에 따라 PMOELD(Passive Matrix OELD) 및 AMOELD(Active Matrix OELD)로 구분된다.
이하 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다.
도 1은 종래의 액티브 매트릭스 유기 전계 발광 표시 장치(AMOLED)의 단면도를 나타낸다.
도 1을 참조하면, 절연 기판(100) 상에 완충층(110, buffer layer)을 형성한 다. 상기 완충층(110)의 상부에 비정질 실리콘을 증착하고 결정화하여 폴리 실리콘막을 형성한다. 그런 다음, 상기 폴리 실리콘막을 제 1 마스크를 사용하여 패터닝하여 활성층(120)을 형성한다. 그 후, 상기 절연 기판 전면에 걸쳐 상기 활성층의 상부에 게이트 절연막(130)을 증착한다.
상기 게이트 절연막(130) 상부에 게이트 메탈을 증착하고, 제2 마스크를 사용하여 패터닝하여 활성층(100)의 상부의 게이트 절연막(130) 상에 게이트 전극(140)을 형성한다. 그리고, 상기 게이트 전극(140)을 마스크로 사용하여 소정 도전형의 불순물을 도핑하여 소오스 영역(121)과 드레인 영역(125)을 형성한다. 상기 소오스 영역(121)과 드레인 영역(125)의 사이의 불순물이 도핑되지 않은 영역은 채널 영역(123)으로 작용한다.
상기 소오스 영역(121)과 드레인 영역(125)이 형성된 절연 기판(100) 전면에 걸쳐 산화막을 증착하여 층간 절연막(150)을 형성하고, 제 3 마스크를 사용하여 상기 층간 절연막(150)을 식각하여 소오스 영역(121)과 드레인 영역(125)의 일부를 노출시키는 콘택 홀(151, 155)을 형성한다.
상기 콘택 홀(151, 155)을 포함한 층간 절연막(150) 상에 도전 물질을 증착한 후, 제 4 마스크를 사용하여 패터닝하여 콘택 홀(151)을 통해 소오스 영역(121)에 연결되는 소오스 전극(161)과 콘택 홀(155)을 통해 드레인 영역(125)에 연결되는 드레인 전극(165)을 형성한다.
상기 소오스 전극(161)과 드레인 전극(165)이 형성된 절연 기판(100) 상에 보호막(170)을 증착하고, 제 5 마스크를 사용하여 상기 보호막에 소오스 전극(161) 또는 드레인 전극(165) 중의 어느 하나, 예를 들어 드레인 전극(165)의 일부분을 노출시키는 비아 홀(175)을 형성한다. 이는 후속 공정에서 형성될 하부 전극과 드레인 전극을 연결하기 위함이다.
상기 비아 홀(175)을 포함한 보호막(170) 상에 하부 전극 물질로 사용되는 ITO를 증착한 후, 제 6 마스크를 사용하여 상기 ITO를 패터닝하여 비아 홀(175)을 통하여 드레인 전극(165)과 연결되는 하부 전극(180)을 형성한다.
상기 하부 전극(180)이 형성된 절연 기판(100)의 전면에 걸쳐 평탄화막(190)을 형성한 다음, 제 7 마스크를 사용하여 상기 하부 전극(180)을 노출시키는 개구부(195)를 형성한다.
마지막으로 상기 개구부(195) 내의 하부 전극(180)과 연결되는 발광층(200)을 형성한다. 그리고 상기 발광층(200)이 형성된 기판 전면에 걸쳐 도전성 물질을 증착하여 상부 전극(210)을 형성한다.
상기한 바와 같은 종래의 제조 방법은 7매의 마스크를 이용하므로 마스크 공정수가 많기 때문에, 제조 비용 상승 및 공정 수율이 저하되는 문제점이 있었다. 또한, 소오스/드레인 전극 형성 후, ITO로 형성된 하부 전극을 패터닝할 때 소오스/드레인 전극이 손상되는 문제점이 있었다.
본 발명의 목적은 게이트와 화소 전극을 동시에 형성하여 공정을 단순화하고, 소오스/드레인 전극의 손상을 방지할 수 있는 유기 전계 발광 표시 장치의 제조 방법을 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위하여 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법은, 제 1 마스크를 이용하여 절연 기판 상에 활성층을 형성하는 단계와; 상기 활성층이 형성된 절연 기판 상에 게이트 절연막을 형성하는 단계와; 제 2 마스크를 이용하여 상기 활성층 상부의 상기 게이트 절연막 상에 게이트 전극과 하부 전극을 동시에 형성하는 단계와; 상기 게이트 전극을 마스크로 사용하여 상기 활성층에 소오스 영역과 드레인 영역을 형성하는 단계와; 상기 절연 기판 상에 층간 절연막을 형성하는 단계와; 제 3 마스크를 이용하여 소오스 영역과 드레인 영역의 일부를 노출시키는 콘택 홀을 형성하는 단계와; 상기 절연 기판 상에 제 4 마스크를 이용하여 소오스/드레인 전극을 형성하는 단계와; 상기 소오스/드레인 전극이 형성된 절연 기판 상에 보호막을 형성하는 단계와; 제 5 마스크를 이용하여 상기 보호막을 식각하여 화소부의 하부 전극을 노출시키는 개구부를 형성하는 단계;를 포함하는 유기 전계 발광 표시 장치의 제조 방법을 제공하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 소오스/드레인 전극 형성 시, 소오스/드레인 전극 물질이 과도 식각되어 하부 구조 상의 게이트 금속막이 함께 식각됨으로써, 하부 전극이 노출되도록 하는 것이 바람직하다. 또한, 상기 하부 전극 상의 게이트 금속막은 일부 또는 모두 제거되어 소오스/드레인 전극 중 하나가 하부 전극과 상기 게이트 금속막을 통해 연결되거나 또는 직접 연결하는 것이 바람직하다. 또한, 상기 게이트 금속막은 단일 또는 다중 금속의 사용이 가능하며, Mo, MoW, Cr, Al, Al 합금 등의 단층막 또는 이들의 조합으로 이루어진 다층막으로 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 절연 기판(300)의 상부에 비정질 실리콘의 결정화에 의해 폴리 실리콘막을 형성하고, 제 1 마스크를 사용하여 패터닝하여 TFT부(A)에 활성층(310)을 형성한다. 도면상에는 도시되지 않았으나, 상기 절연 기판(300)으로부터 활성층(310)으로의 불순물 침투를 방지하기 위한 버퍼층이 상가 절연 기판(300) 상에 형성될 수 있다. 그 후, 상기 절연 기판(300) 전면에 걸쳐 활성층(310)의 상부에 게이트 절연막(320)을 형성한다.
이 때, 비정질 실리콘의 결정화는 통상의 SPC(Solid Phase Crystallization) 또는 ELA(Eximer Laser Annealing)등의 결정화 방법을 통해 이루어질 수 있으며, 상기 게이트 절연막(320)은 통상 SiO2 등으로 이루어진다.
도 2b를 참조하면, 상기 게이트 절연막(320)의 상부에 애노드 전극인 하부 전극 물질과 게이트 금속막을 연속 증착한다. 그리고, 상기 하부 전극 물질과 게이트 금속막을 제 2 마스크를 사용하여 패터닝하여 상기 TFT부(A)에는 상기 활성층(310)의 상부의 게이트 절연막(320) 상에 하부 전극 물질(331)과 게이트 금속막(341)의 이중막 구조를 갖는 게이트 전극(330)을 형성한다. 이와 동시에 화소 부(B)에는 하부 전극(335)을 형성한다. 이 때, 하부 전극(335) 상에는 게이트 금속막(345)이 남아 있다. 상기 하부 전극 물질은 ITO 또는 IZO의 투명 도전 물질이 사용된다. 상기 게이트 금속막은 단일 또는 다중 금속의 사용이 가능하며, Mo, MoW, Cr, Al, Al 합금 등의 단층막 또는 이들의 조합으로 이루어진 다층막으로 형성하는 것이 바람직하다.
상기 게이트 전극(330)과 하부 전극(335)을 하나의 마스크를 사용하여 동시에 형성하는 방법으로는, 포토 레지스트를 마스크로 하여 상기 게이트 금속막을 식각한 후에 상기 포토 레지스트를 제거하지 않고 하부 전극 물질을 연속적으로 식각하는 방법, 포토 레지스트를 마스크로 하여 상기 게이트 금속막을 식각한 후에 상기 포토 레지스트를 제거하고 패터닝된 상기 게이트 금속막을 마스크로 사용하여 하부 전극 물질을 식각하여 게이트 전극을 형성하는 방법 등이 있다. 또한, 게이트 전극과 하부 전극을 동시에 형성할 때에 사용하는 식각 방법으로는 습식 식각과 건식 식각을 혼합하는 방법과 습식 식각 혹은 건식 식각만을 실시하는 방법 등이 있다.
그런 다음, 상기 활성층(310)에 상기 게이트 전극(330)을 마스크로 사용하여 소정 도전형을 갖는 불순물을 도핑하여 소오스 영역(311)과 드레인 영역(315)을 형성한다. 소오스 영역(311)과 드레인 영역(315)의 사이의 불순물이 도핑되지 않은 영역은 채널 영역(313)으로 작용한다.
도 2c를 참조하면, 상기 절연 기판(300) 전면에 걸쳐 SiO2의 단일막 또는 SiNx/SiO2의 이중막으로 이루어지는 층간 절연막(350)을 형성한다. 상기 층간 절연막(350)을 제 3 마스크를 사용하여 식각하여 소오스 영역(311)과 드레인 영역(315)의 일부를 노출시키는 콘택 홀(351, 355)을 형성하며, 이와 동시에 화소부(B)의 하부 전극(335)상의 게이트 금속막(345)을 노출시켜 준다. 이 때, 상기 층간 절연막(350)의 두께는 2000~10000Å의 두께로 하는 것이 바람직하다. 이는 후속 공정의 소오스/드레인 전극의 형성을 위한 도전 물질의 식각시, 과도 식각에 의해 층간 절연막(350)이 식각되어 단락 불량이 발생하는 것을 방지하기 위함이다.
도 2d를 참조하면, 상기 절연 기판(300) 전면에 걸쳐 도전 물질을 증착하고, 그 위에 포토 레지스트(370)를 도포한 다음, 상기 제 4 마스크를 이용하여, 상기 포토 레지스트(370)를 패터닝한다. 상기 패터닝된 포토 레지스트(370)를 이용하여 상기 도전 물질을 식각하여, 콘택 홀(351)을 통해 소오스 영역(311)과 연결되는 소오스 전극(361)과 콘택 홀(355)을 통해 드레인 영역(315)과 연결됨과 동시에 하부 전극(335)에 연결되는 드레인 전극(365)을 형성한다.
이 때, 상기 도전 물질을 과도 식각하여 화소부(B)의 하부 전극(335) 상의 노출된 게이트 금속막(345)을 식각하여 하부 전극(335)을 노출시키는 개구부(367)를 형성한다.
본 발명의 실시예에서는 도 2c에서, 화소부(B)의 층간 절연막(350)의 식각시 그 하부의 게이트 금속막(345) 일부만 노출되도록 식각하여 도 2d에서와 같이 드레인 전극(365)이 게이트 금속막(345)을 통해 하부 전극(335)에 연결되도록 하였으 나, 화소부(B)의 하부 전극(335) 상의 게이트 금속막(345)을 모두 제거하여 드레인 전극(365)이 직접 하부 전극(335)과 연결되도록 형성할 수도 있다.
도 2e를 참조하면, 상기 소오스 전극(361)과 드레인 전극(365)이 형성된 절연 기판(300) 전면에 걸쳐 아크릴(Acryl)을 보호막(380)으로 증착한다. 그리고 제 5 마스크를 사용하여 화소부(B)의 보호막(380)을 식각하여 하부 전극(335)을 노출시키는 개구부(385)를 형성한다.
다음으로 상기 개구부(385) 내의 하부 전극(335) 상에 발광층(390)을 형성한 다음 상기 절연 기판(300) 전면에 캐소드 전극으로서 상부 전극(400)을 형성함으로써 유기 전계 발광 표시 장치를 제조한다.
상기한 바와 같이 본 발명에 따르면, 마스크 수를 줄임으로써 발광 디스플레이 제조 공정의 공정 수 및 공정 진행 시간이 단축되어 공정 생산성이 향상되며, 하부 ITO에 의한 게이트 리던던시(Redundancy) 효과를 얻을 수 있다. 또한, 선 공정 ITO 패턴에 의한 게이트 및 데이터 배선 단락을 줄임으로써 공정 수율 향상되며, ITO와 하부 절연 기판 사이에 층간 절연막이 없으므로 투과율 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (4)
- 제 1 마스크를 이용하여 절연 기판 상에 활성층을 형성하는 단계와;상기 활성층이 형성된 절연 기판 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 하부 전극 물질과 게이트 금속막을 연속하여 증착하는 단계와;제 2 마스크를 이용하여 상기 하부 전극 물질과 게이트 금속막을 식각하여 하부 전극 물질과 게이트 금속막으로 된 게이트 전극과 그의 상부에 게이트 금속막이 남아 있는 하부 전극을 동시에 형성하는 단계와;상기 게이트 전극을 마스크로 사용하여 상기 활성층에 소오스 영역과 드레인 영역을 형성하는 단계와;상기 절연 기판 상에 층간 절연막을 형성하는 단계와;제 3 마스크를 이용하여 상기 층간 절연막을 식각하여 소오스 영역과 드레인 영역의 일부를 노출시키는 콘택 홀을 형성함과 동시에 상기 하부 전극 상의 게이트 금속막을 노출시키는 하는 단계와;상기 절연 기판 상에 소오스/드레인 전극 물질을 형성하는 단계와;제 4 마스크를 이용하여 상기 소오스/드레인 전극 물질을 식각하여 소오스/드레인 전극을 형성함과 동시에 상기 노출된 게이트 금속막을 제거하는 단계와;상기 절연 기판 전면에 걸쳐 보호막을 형성하는 단계와;제 5 마스크를 이용하여 상기 보호막을 식각하여 화소부의 하부 전극을 노출 시키는 개구부를 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
- 제 1항에 있어서,상기 소오스/드레인 전극 형성 시, 소오스/드레인 전극 물질이 과도 식각되어 하부 구조 상의 게이트 금속막이 함께 식각됨으로써, 하부 전극이 노출되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
- 제 1항에 있어서,상기 하부 전극 상의 게이트 금속막은 일부 또는 모두 제거되어 소오스/드레인 전극 중 하나가 하부 전극과 상기 게이트 금속막을 통해 연결되거나 또는 직접 연결되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
- 제 1항에 있어서,상기 게이트 금속막은 단일 또는 다중 금속의 사용이 가능하며, Mo, MoW, Cr, Al, Al 합금 등의 단층 또는 이들의 조합으로 이루어진 다층막으로 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020066568A KR100579182B1 (ko) | 2002-10-30 | 2002-10-30 | 유기 전계 발광 표시 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020066568A KR100579182B1 (ko) | 2002-10-30 | 2002-10-30 | 유기 전계 발광 표시 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040037889A KR20040037889A (ko) | 2004-05-08 |
| KR100579182B1 true KR100579182B1 (ko) | 2006-05-11 |
Family
ID=37336159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020066568A KR100579182B1 (ko) | 2002-10-30 | 2002-10-30 | 유기 전계 발광 표시 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100579182B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8106402B2 (en) | 2009-01-30 | 2012-01-31 | Samsung Mobile Display Co., Ltd. | Flat panel display apparatus and method of manufacturing the same |
| US8525161B2 (en) | 2010-10-27 | 2013-09-03 | Samsung Display Co., Ltd. | Organic light emitting display apparatus and method of manufacturing the same |
| US8916878B2 (en) | 2012-09-19 | 2014-12-23 | Samsung Display Co., Ltd. | Thin film transistor and organic light-emitting display apparatus |
| US10373985B2 (en) | 2016-04-12 | 2019-08-06 | Samsung Display Co., Ltd. | Display device using micro light emitting diode |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611757B1 (ko) * | 2004-06-18 | 2006-08-10 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
| KR101067939B1 (ko) * | 2005-02-14 | 2011-09-26 | 엘지디스플레이 주식회사 | 유기전계발광표시소자의 제조방법 |
| KR101133764B1 (ko) | 2005-03-14 | 2012-04-09 | 삼성전자주식회사 | 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100624319B1 (ko) * | 2005-05-11 | 2006-09-19 | 삼성에스디아이 주식회사 | 발광표시장치의 제조방법 |
| KR100666633B1 (ko) * | 2005-08-18 | 2007-01-10 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| KR100875101B1 (ko) | 2007-08-08 | 2008-12-19 | 삼성모바일디스플레이주식회사 | 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법 |
| KR100908236B1 (ko) * | 2008-04-24 | 2009-07-20 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 그 제조방법 |
| KR101065317B1 (ko) | 2009-11-13 | 2011-09-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101048987B1 (ko) * | 2009-12-10 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR101074809B1 (ko) | 2009-12-22 | 2011-10-19 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR101777247B1 (ko) | 2010-09-29 | 2017-09-12 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| US8936965B2 (en) * | 2010-11-26 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101802860B1 (ko) | 2010-12-14 | 2017-11-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20120118792A (ko) | 2011-04-19 | 2012-10-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR20120126950A (ko) | 2011-05-13 | 2012-11-21 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 이의 제조방법 |
| KR101923172B1 (ko) | 2011-05-16 | 2018-11-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR101842538B1 (ko) | 2011-05-26 | 2018-03-28 | 삼성디스플레이 주식회사 | 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법 |
| KR101829312B1 (ko) | 2011-08-26 | 2018-02-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| KR101942515B1 (ko) | 2012-05-03 | 2019-01-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR102036326B1 (ko) | 2012-11-21 | 2019-10-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102037374B1 (ko) | 2013-03-27 | 2019-10-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR102075529B1 (ko) | 2013-05-29 | 2020-02-11 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 이의 제조 방법 |
| CN109659445A (zh) * | 2018-12-19 | 2019-04-19 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其显示屏 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135257A (ja) * | 1997-10-30 | 1999-05-21 | Sharp Corp | 有機エレクトロルミネッセンス素子の製造方法 |
| KR100357102B1 (ko) * | 2000-03-14 | 2002-10-19 | 엘지전자 주식회사 | 유기 전계발광 디스플레이 패널 제조방법 |
| KR20030092873A (ko) * | 2002-05-31 | 2003-12-06 | 삼성에스디아이 주식회사 | 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법 |
-
2002
- 2002-10-30 KR KR1020020066568A patent/KR100579182B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135257A (ja) * | 1997-10-30 | 1999-05-21 | Sharp Corp | 有機エレクトロルミネッセンス素子の製造方法 |
| KR100357102B1 (ko) * | 2000-03-14 | 2002-10-19 | 엘지전자 주식회사 | 유기 전계발광 디스플레이 패널 제조방법 |
| KR20030092873A (ko) * | 2002-05-31 | 2003-12-06 | 삼성에스디아이 주식회사 | 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8106402B2 (en) | 2009-01-30 | 2012-01-31 | Samsung Mobile Display Co., Ltd. | Flat panel display apparatus and method of manufacturing the same |
| US8525161B2 (en) | 2010-10-27 | 2013-09-03 | Samsung Display Co., Ltd. | Organic light emitting display apparatus and method of manufacturing the same |
| US8916878B2 (en) | 2012-09-19 | 2014-12-23 | Samsung Display Co., Ltd. | Thin film transistor and organic light-emitting display apparatus |
| US10373985B2 (en) | 2016-04-12 | 2019-08-06 | Samsung Display Co., Ltd. | Display device using micro light emitting diode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040037889A (ko) | 2004-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100579182B1 (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| US7701132B2 (en) | Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same | |
| US6835954B2 (en) | Active matrix organic electroluminescent display device | |
| US8241933B2 (en) | Organic light emitting diode display and method of manufacturing the same | |
| KR100611151B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US8022398B2 (en) | Thin film transistor, method of forming the same and flat panel display device having the same | |
| KR20130005854A (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR20030058911A (ko) | 능동행렬 유기전기발광소자 및 그의 제조 방법 | |
| KR20100094817A (ko) | 어레이 기판의 제조방법 | |
| JP2004046154A (ja) | アクティブ・マトリクス有機電界発光素子及びその製造方法 | |
| US8153468B2 (en) | Light emitting device and method of manufacturing the same | |
| KR20120069457A (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR20120070870A (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100590249B1 (ko) | 유기전계 발광표시장치 및 그의 제조방법 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20120032273A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR100611155B1 (ko) | 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| KR20030092873A (ko) | 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법 | |
| KR20100123535A (ko) | 어레이 기판의 제조방법 | |
| KR100700499B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR100943953B1 (ko) | 표시 장치의 제조방법 | |
| US20240237431A9 (en) | Oled display panel and manufacturing method thereof | |
| US20240138209A1 (en) | Oled display panel and manufacturing method thereof | |
| KR100739579B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 14 |