KR20120032273A - 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents

Abstract

유기 발광 표시 장치의 제조 방법은, 기판 상에 다결정 규소막으로 이루어진 제1 축전판과 제1 축전판을 덮는 게이트 절연막을 형성하는 단계와, 게이트 절연막 상에 제1 축전판의 일부를 덮는 제2 축전판과 축전 소자 중간체를 차례로 형성하는 단계와, 제1 축전판 중 축전 소자 중간체로 덮이지 않은 부위에 불순물을 주입하여 제1 도핑 영역을 형성하는 단계와, 축전 소자 중간체를 드러내는 축전 소자 개구부를 형성한 층간 절연막과, 축전 소자 개구부에서 제1 도핑 영역을 향한 축전 소자 중간체의 가장자리 위에 복수의 침식 방지층을 형성하는 단계와, 침식 방지층 및 침식 방지층의 하부 영역을 포함한 축전 소자 중간체를 제거하고, 제2 축전판을 통해 제1 축전판에 불순물을 주입하여 제1 도핑 영역과 접하는 제2 도핑 영역을 형성하는 단계를 포함한다.

Description

유기 발광 표시 장치 및 이의 제조 방법 {ORGANIC LIGHT EMITTING DIODE DISPLAY AND MANUFACTURING METHOD THEREOF}

본 발명은 유기 발광 표시 장치 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 축전 소자에 관한 것이다.

유기 발광 표시 장치는 복수의 화소를 포함하며, 각 화소마다 구동 회로부와 유기 발광 소자가 위치한다. 구동 회로부는 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 포함하는 적어도 2개의 박막 트랜지스터와 적어도 하나의 축전 소자를 포함한다. 유기 발광 소자는 화소 전극과 유기 발광층 및 공통 전극을 포함한다. 화소 전극과 공통 전극 중 어느 한 전극은 정공 주입 전극이고, 다른 한 전극은 전자 주입 전극이다.

축전 소자는 게이트 절연막을 사이에 두고 위치하는 제1 축전판과 제2 축전판으로 구성된다. 제1 축전판은 다결정 규소로 형성되며 제조 과정에서 불순물이 주입된다. 그런데 제1 축전판은 그 위에 형성되는 부재들의 형상 및 패터닝 방법 등에 의해 전체가 균일하게 도핑되지 못하고 부분적으로 미도핑(non doping) 영역이 발생하게 된다. 비도핑 영역은 제1 축전판의 입력 신호와 출력 신호를 차단하므로 축전 소자의 기능을 저하시킨다.

본 발명은 비도핑 영역의 발생을 최소화하여 제1 축전판의 신호 차단을 방지할 수 있는 유기 발광 표시 장치 및 이의 제조 방법을 제공하고자 한다.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판과, 기판 상에 형성된 유기 발광 소자와, 유기 발광 소자를 구동시키기 위한 적어도 2개의 박막 트랜지스터와, 제1 축전판 및 게이트 절연막을 사이에 두고 제1 축전판 상에 위치하는 제2 축전판을 구비하며 박막 트랜지스터와 연결된 축전 소자를 포함한다. 제1 축전판은 제1 도핑 영역과, 제1 도핑 영역과 접하는 복수의 미도핑 영역과, 미도핑 영역들 사이를 통해 제1 도핑 영역과 접하는 제2 도핑 영역을 포함한다.

제1 축전판은 라인 패턴으로 형성될 수 있으며, 미도핑 영역들은 제1 축전판의 폭 방향을 따라 서로간 거리를 두고 위치할 수 있다.

제1 도핑 영역과 제2 도핑 영역은 제1 축전판의 길이 방향을 따라 연결될 수 있다. 제2 축전판은 미도핑 영역들과 제2 도핑 영역 상에 위치할 수 있다.

유기 발광 표시 장치는 제2 축전판 상에서 제2 축전판의 일부를 드러내는 축전판 개구부를 형성한 층간 절연막을 더 포함하며, 축전판 개구부는 제2 축전판보다 큰 폭으로 형성될 수 있다.

박막 트랜지스터는 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 포함하며, 구동 박막 트랜지스터는 제1 도핑 영역과 전기적으로 연결된 구동 게이트 전극을 포함할 수 있다.

층간 절연막은 제2 축전판 상에 컨택 홀을 형성하며, 유기 발광 표시 장치는 층간 절연막 상에 형성되며 컨택 홀을 통해 제2 축전판과 전기적으로 연결된 공통 전압선을 더 포함할 수 있다.

본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 상에 다결정 규소막으로 이루어진 제1 축전판과, 제1 축전판을 덮는 게이트 절연막을 형성하는 단계와, 게이트 절연막 상에 제1 축전판의 일부를 덮는 제2 축전판과 축전 소자 중간체를 차례로 형성하는 단계와, 제1 축전판 중 축전 소자 중간체로 덮이지 않은 부위에 불순물을 주입하여 제1 도핑 영역을 형성하는 단계와, 축전 소자 중간체를 드러내는 축전 소자 개구부를 형성한 층간 절연막과, 축전 소자 개구부에서 제1 도핑 영역을 향한 축전 소자 중간체의 가장자리 위에 복수의 침식 방지층을 형성하는 단계와, 침식 방지층 및 침식 방지층의 하부 영역을 포함한 축전 소자 중간체를 제거하고, 제2 축전판을 통해 제1 축전판에 불순물을 주입하여 제1 도핑 영역과 접하는 제2 도핑 영역을 형성하는 단계를 포함한다.

제1 축전판은 라인 패턴으로 형성되고, 제2 축전판과 축전 소자 중간체는 제1 축전판의 단부를 제외한 나머지 영역 상에 위치할 수 있다.

제1 도핑 영역은 제1 축전판의 단부에 위치하고, 제2 도핑 영역은 제1 축전판의 길이 방향을 따라 제1 도핑 영역과 이어질 수 있다.

제2 축전판은 투명 도전막으로 형성되고, 축전 소자 중간체는 제1 금속막/제2 금속막/제1 금속막의 삼중막으로 형성될 수 있다.

유기 발광 표시 장치의 제조 방법은 침식 방지층을 형성한 다음 기판 전면에 데이터 금속층을 형성 및 패터닝하는 단계를 더 포함하며, 데이터 금속층을 패터닝하는 과정에서 침식 방지층과 축전 소자 중간체를 동시에 제거할 수 있다.

데이터 금속층은 축전 소자 중간체와 같은 물질로 형성될 수 있다.

축전 소자 개구부는 축전 소자 중간체보다 큰 폭으로 형성되고, 축전 소자 중간체를 제거하는 과정에서 침식 방지층으로 덮이지 않은 축전 소자 중간체의 가장자리 일부가 잔류할 수 있다.

제2 도핑 영역은 제1 축전판 가운데 잔류된 축전 소자 중간체들 사이에 대응하는 부위를 통해 제1 도핑 영역과 접할 수 있다.

5개의 패턴 마스크를 사용하여 유기 발광 표시 장치를 제조할 수 있으므로 유기 발광 표시 장치의 구조와 제조 방법을 간소화할 수 있다. 또한, 제1 축전판의 도핑 영역이 미도핑 영역에 의해 분리되는 현상을 방지하여 제1 축전판의 신호 전달을 원활하게 함으로써 축전 소자의 성능을 높일 수 있다.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 첫 번째 제조 단계를 나타낸 배치도이다.
도 2는 도 1의 A-A'선과 B-B'선을 따라 절개한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 두 번째 제조 단계를 나타낸 배치도이다.
도 4는 도 3의 A-A'선과 B-B'선을 따라 절개한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 세 번째 제조 단계를 나타낸 배치도이다.
도 6은 도 5의 A-A'선과 B-B'선을 따라 절개한 단면도이다.
도 7은 도 5에 도시한 유기 발광 표시 장치의 부분 확대도이다.
도 8은 도 7의 D-D'선을 따라 절개한 단면도이다.
도 9는 도 7의 E-E'선을 따라 절개한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 네 번째 제조 단계를 나타낸 배치도이다.
도 11은 도 10의 A-A'선과 B-B'선을 따라 절개한 단면도이다.
도 12는 도 10에 도시한 유기 발광 표시 장치의 부분 확대도이다.
도 13은 도 12의 F-F'선을 따라 절개한 단면도이다.
도 14는 도 12의 G-G'선을 따라 절개한 단면도이다.
도 15는 도 9에 도시한 부분을 나타낸 전자현미경 사진이다.
도 16은 도 12에 도시한 유기 발광 표시 장치 중 제1 축전판의 배치도이다.
도 17은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 다섯 번째 제조 단계를 나타낸 배치도이다.
도 18은 도 17의 A-A'선과 B-B'선을 따라 절개한 단면도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였으며, 명세서 전체에서 동일 또는 유사한 구성 요소에 대해서는 같은 도면 부호를 붙이도록 한다. 도면에 표시된 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타낸 것이므로, 본 발명은 도시된 예로 한정되지 않는다.

명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분의 “위에” 또는 “상에” 있다고 할 때, 이는 다른 부분의 “바로 위에” 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다.

도 1 내지 도 14는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위해 도시한 공정도이다.

우선, 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 첫 번째 제조 단계를 나타낸 배치도이고, 도 2는 도 1의 A-A'선과 B-B'선을 따라 절개한 단면도이다.

도 1과 도 2를 참고하면, 기판(110) 상에 버퍼층(111)을 형성한다. 기판(110)은 유리, 석영, 또는 플라스틱과 같은 투명한 절연 기판으로 형성될 수 있다. 버퍼층(111)은 질화규소의 단일막 또는 질화규소와 산화규소의 적층막으로 형성되며, 플라즈마 화학기상증착 등의 방법으로 기판(110) 상에 전면 증착될 수 있다.

그리고 버퍼층(111) 상에 반도체층을 형성한다. 반도체층은 다결정 규소막으로 이루어진다. 다결정 규소막은 비정질 규소막을 형성 후 이를 결정화하는 방법으로 형성된다. 결정화 방법으로는 공지된 다양한 방법이 적용될 수 있으며, 예를 들어 열, 레이저, 주울(Joule) 열, 전기장, 또는 촉매 금속 등을 이용하여 비정질 규소막을 결정화할 수 있다.

그리고 제1 패턴 마스크를 이용하여 반도체층을 사진 식각 공정으로 패터닝한다. 이로써 제1 내지 제5 스위칭 반도체층(11, 21, 31, 41, 51)과 구동 반도체층(61) 및 제1 축전판(71)을 동시에 형성한다. 이어서 제1 내지 제5 스위칭 반도체층(11, 21, 31, 41, 51)과 구동 반도체층(61) 및 제1 축전판(71)을 덮도록 기판(110) 전체에 게이트 절연막(112)을 형성한다. 게이트 절연막(112)은 질화규소와 테트라에톡시실란(TEOS)의 적층막으로 형성될 수 있다.

제1 축전판(71)은 제3 스위칭 반도체층(31)과 연결되며, 각 화소마다 화소의 좌측 또는 우측에서 기판(110)의 일 방향(도 1을 기준으로 세로 방향)을 따라 라인 패턴으로 형성된다. 제1 축전판(71)은 단부 주위가 적어도 한번 이상 꺾인 모양으로 형성될 수 있다. 도 1에서는 제1 축전판(71)의 단위 주위(도 1의 C 화살표 원 참조)가 2번 꺾여 제1 축전판(71)이 제1 및 제2 수직부(711, 712)와 하나의 수평부(713)로 이루어진 경우를 예로 들어 도시하였다. 제1 축전판(71)의 모양은 도시한 예에 한정되지 않는다.

도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 두 번째 제조 단계를 나타낸 배치도이고, 도 4는 도 3의 A-A'선과 B-B'선을 따라 절개한 단면도이다.

도 3과 도 4를 참고하면, 게이트 절연막(112) 위에 화소 전극층 및 게이트 금속층을 차례로 형성한다. 화소 전극층은 ITO 또는 IZO와 같은 투명 도전막으로 형성된다. 게이트 금속층은 몰리브덴과 몰리브덴 합금 중 어느 하나를 포함하는 제1 금속막과, 구리, 구리 합금, 알루미늄, 및 알루미늄 합금 중 어느 하나를 포함하는 제2 금속막이 적층된 다중막으로 형성될 수 있다. 게이트 금속층은 제1 금속막/제2 금속막/제1 금속막(예: 몰리브덴/알루미늄/몰리브덴)의 삼중막으로 형성될 수 있다.

그리고 제2 패턴 마스크를 이용하여 게이트 금속층과 화소 전극층을 사진 식각 공정으로 패터닝한다. 이로써 제1 내지 제3 스위칭 게이트 전극(12, 22, 32)을 포함하는 게이트선(113)과, 제4 및 제5 스위칭 게이트 전극(42, 52)을 포함하는 게이트 제어선(114)과, 제2 축전판(72)을 포함하는 게이트 구동 전압선(115)과, 구동 게이트 전극(62), 및 화소 전극(81)을 동시에 형성한다.

제2 축전판(72)과 화소 전극(81)은 화소 전극층으로 이루어진다. 제2 축전판(72)은 제1 축전판(71)과 중첩되며, 제2 축전판(72) 상에는 게이트 금속층으로 이루어진 축전 소자 중간체(73)가 위치한다. 화소 전극(81) 상에는 게이트 금속층으로 이루어진 화소 전극 중간체(84)가 위치한다. 축전 소자 중간체(73)의 일부와 화소 전극 중간체(84)의 일부는 추후 과정에서 제거된다.

제2 축전판(72)은 제1 축전판(71)의 단부를 제외한 나머지 부분과 중첩된다. 도 1에서는 제2 축전판(72)이 제1 축전판(71)의 제1 수직부(711)를 제외한 나머지 부분을 덮는 경우를 예로 들어 도시하였다. 또한, 도 1에서는 하나의 제2 축전판(72)이 이웃한 두 화소의 제1 축전판(71)을 덮는 경우를 예로 들어 도시하였다. 그러나 제2 축전판(72)의 모양은 도시한 예에 한정되지 않는다.

그리고 제1 내지 제5 스위칭 반도체층(11, 21, 31, 41, 51)과 구동 반도체층(61)에 불순물을 도핑하여 제1 내지 제5 스위칭 반도체층(11, 21, 31, 41, 51)과 구동 반도체층(61)을 각각 채널 영역과 소스 영역 및 드레인 영역으로 구분한다. 여기서, 채널 영역은 불순물이 도핑되지 않은 진성 반도체이고, 소스 영역과 드레인 영역은 불순물이 도핑된 불순물 반도체이다. 제1 내지 제5 스위칭 게이트 전극(12, 22, 32, 42, 52)과 구동 게이트 전극(62)은 불순물을 도핑할 때 채널 영역에 불순물이 도핑되는 것을 차단하는 역할을 한다.

불순물을 도핑하는 과정에서 제2 축전판(72)과 축전 소자 중간체(73)로 덮이지 않은 제1 축전판(71)의 단부, 즉 제1 수직부(711)에도 불순물이 도핑된다. 따라서 제1 수직부(711)는 불순물 반도체로 이루어진 제1 도핑 영역(741)(도 4 참조)이 된다. 이와 같이 제1 축전판(71)은 제2 패턴 마스크 공정에서 그 단부에 제1 도핑 영역(741)을 형성한다.

도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 세 번째 제조 단계를 나타낸 배치도이고, 도 6은 도 5의 A-A'선과 B-B'선을 따라 절개한 단면도이다.

도 5와 도 6을 참고하면, 이전 단계에서 형성된 부재들을 모두 덮도록 기판(110) 전체에 층간 절연막(116)을 형성한다. 층간 절연막(116)은 유기막 또는 무기막으로 형성된다. 그리고 제3 패턴 마스크를 이용한 사진 식각 공정으로 층간 절연막(116)을 패터닝하여 화소 개구부(117)와 복수의 컨택 홀(118) 및 축전판 개구부(119)를 형성한다.

층간 절연막(116)의 컨택 홀(118)은 제5 스위칭 반도체층(51)의 드레인 영역과 제1 축전판(71)의 제1 도핑 영역(741)을 각각 드러낸다. 이때 컨택 홀(118)은 층간 절연막(116)과 게이트 절연막(112)이 함께 제거되어 형성된다. 화소 개구부(117)는 화소 전극 중간체(84)의 대부분을 드러내고, 축전판 개구부(119)는 축전 소자 중간체(73) 중 제1 축전판(71)과 중첩되는 영역의 대부분을 드러낸다.

도 7은 도 5에 도시한 유기 발광 표시 장치의 부분 확대도이고, 도 8은 도 7의 D-D'선을 따라 절개한 단면도이며, 도 9는 도 7의 E-E'선을 따라 절개한 단면도이다.

도 7 내지 도 9를 참고하면, 축전판 개구부(119)는 제1 축전판(71)의 수평부(713)와 제2 수직부(712) 상에 위치하여 그 아래의 축전 소자 중간체(73)를 노출시킨다. 축전판 개구부(119)는 제1 축전판(71)의 수평부(713) 상에서 수평부(713)의 폭 방향(도 7을 기준으로 세로 방향)을 따라 축전 소자 중간체(73)보다 큰 폭으로 형성된다. 도 7에서 수평부(713)의 폭 방향을 따라 측정된 축전 소자 중간체(73)의 폭을 w1으로 표시하였고, 같은 방향을 따라 측정된 축전판 개구부(119) 폭을 w2로 표시하였다.

또한, 축전판 개구부(119)는 제1 축전판(71)의 제2 수직부(712) 상의 좌측에서 축전 소자 중간체(73)보다 넓게 형성되어 축전 소자 중간체(73)와 소정의 거리(도 7의 w3 참조)를 두고 떨어져 위치한다. 이와 같이 층간 절연막(116)을 패터닝하여 축전판 개구부(119)를 형성할 때 축전판 개구부(119)를 축전 소자 중간체(73)보다 큰 폭으로 형성한다.

또한, 제1 도핑 영역(741)을 향한 축전 소자 중간체(73)의 가장자리 위에 층간 절연막(116)을 잔류시켜 복수의 침식 방지층(120)을 형성한다.

침식 방지층(120)은 제1 도핑 영역(741)의 폭 방향(도 7을 기준으로 가로 방향)을 따라 축전 소자 중간체(73)의 가장자리 위에 서로간 거리를 두고 나란히 위치한다. 침식 방지층(120)은 사각형, 원형, 및 다각형 등 여러 가지 모양으로 형성될 수 있으며, 도 7에서는 사각형 침식 방지층(120)을 예로 들어 도시하였다. 그리고 도 7에서는 3개의 침식 방지층(120)을 도시하였으나, 침식 방지층(120)의 개수는 도시한 예로 한정되지 않는다.

축전 소자 중간체(73)의 가장자리 위에 복수의 침식 방지층(120)이 위치함에 따라, 축전 소자 중간체(73)의 가장자리 일부는 침식 방지층(120)으로 덮이고(도 8 참조), 나머지 가장자리는 축전판 개구부(119)로 노출된다(도 9 참조). 이때 두 번째 제조 단계에서 화소 전극층과 게이트 전극층에 약간의 미스-얼라인이 발생하여 제2 축전판(72)의 일부가 노출될 수 있으며, 이 경우 복수의 침식 방지층(120)은 제2 축전판(72)과 축전 소자 중간체(73)에 걸쳐 형성될 수 있다.

축전판 개구부(119)로 노출된 축전 소자 중간체(73)의 가장자리는 층간 절연막(116)의 식각액(예: 불산)에 의해 그 일부가 침식될 수 있다. 예를 들어 축전 소자 중간체(73)의 제2 금속층(732)이 알루미늄인 경우, 제2 금속층(732)은 불산에 의해 침식되어 오목부(733)를 형성한다. 반면, 침식 방지층(120)으로 덮인 축전 소자 중간체(73)의 가장자리에서는 제2 금속층(732)이 침식되지 않는다.

도 10은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 네 번째 제조 단계를 나타낸 배치도이고, 도 11은 도 10의 A-A'선과 B-B'선을 따라 절개한 단면도이다.

도 10과 도 11을 참고하면, 이전 단계에서 형성된 부재들을 모두 덮도록 기판(110) 전체에 데이터 금속층을 형성한다. 데이터 금속층은 몰리브덴과 몰리브덴 합금 중 어느 하나를 포함하는 제1 금속막과, 구리, 구리 합금, 알루미늄, 및 알루미늄 합금 중 어느 하나를 포함하는 제2 금속막이 적층된 다중막으로 형성될 수 있다. 데이터 금속층은 제1 금속막/제2 금속막/제1 금속막(예: 몰리브덴/알루미늄/몰리브덴)의 삼중막으로 형성될 수 있다.

그리고 제4 패턴 마스크를 이용하여 데이터 금속층을 사진 식각 공정으로 패터닝한다. 이로써 제1 스위칭 소스 전극(13)을 포함하는 데이터선(121), 제2 스위칭 소스 전극(23), 제3 스위칭 소스 전극(33), 제3 스위칭 드레인 전극(34), 제4 스위칭 소스 전극(43), 제4 스위칭 드레인 전극(44), 제5 스위칭 드레인 전극(54), 공통 전압선(122), 및 기타 배선을 형성한다.

화소 전극 중간체(84)와 데이터 금속층은 같은 물질로 형성되므로 데이터 금속층을 식각할 때 화소 전극 중간체(84)를 같이 제거하여 화소 전극(81)을 노출시킨다. 이 과정에서 화소 전극 중간체(84)의 일부를 남겨 화소 전극(81) 상에 제5 스위칭 드레인 전극(54)과 접촉하는 접촉부(85)를 형성할 수 있다. 그러면 화소 개구부(117)를 더 넓게 형성할 수 있으므로 개구율을 높일 수 있다.

또한, 축전 소자 중간체(73)와 데이터 금속층은 같은 물질로 형성되므로 데이터 금속층을 식각할 때 축전 소자 중간체(73)를 같이 제거하여 제2 축전판(72)을 노출시킨다. 그리고 노출된 제2 축전판(72)을 통해 제1 축전판(71)으로 불순물을 도핑하여 제1 축전판(71)에 제2 도핑 영역(742)을 형성한다.

도 12는 도 10에 도시한 유기 발광 표시 장치의 부분 확대도이고, 도 13은 도 12의 F-F'선을 따라 절개한 단면도이며, 도 14는 도 12의 G-G'선을 따라 절개한 단면도이다.

도 12 내지 도 14를 참고하면, 이전 단계에서 축전 소자 중간체(73) 가운데 침식 방지층(120)(도 8 참조)으로 덮인 제1 영역에서는 데이터 금속층을 식각할 때 축전 소자 중간체(73)가 같이 제거되므로 제2 축전판(72) 위에 축전 소자 중간체(73)가 잔류하지 않는다(도 13 참조). 따라서 불순물 도핑 후 제1 축전판(71)에 형성된 제2 도핑 영역(742)은 제1 도핑 영역(741)과 접한다.

이때 하나의 침식 방지층(120)이 형성되는 대신 복수의 침식 방지층(120)이 서로간 거리를 두고 떨어져 위치하므로, 데이터 금속층의 식각액이 침식 방지층들(120) 사이로 용이하게 침투하여 제1 영역에서 축전 소자 중간체(73)의 잔류를 효과적으로 억제할 수 있다.

반면, 이전 단계에서 축전 소자 중간체(73) 가운데 침식 방지층(120)으로 덮이지 않은 제2 영역에서는 제2 금속층(732)의 오목부(733)(도 9 참조)에 데이터 금속층 패터닝을 위한 포토레지스트가 잔류하여 그 하부의 제1 금속층 식각을 방해할 수 있다. 이로써 데이터 금속층 패터닝 후 제1 금속층(731)의 일부가 잔류하고, 남은 제1 금속층(731)은 불순물 도핑 과정에서 불순물 도핑을 차단한다(도 14 참조). 따라서 제1 금속층(731) 하부로 제1 도핑 영역(741)과 제2 도핑 영역(742) 사이에 미도핑(non doping) 영역(743)이 발생할 수 있다.

도 15는 도 9에 도시한 부분을 나타낸 전자현미경 사진이다.

도 15를 참고하면, 제2 영역에서는 데이터 금속층을 도포할 때 제2 금속층의 오목부에 의해 데이터 금속층이 균일하게 도포되지 못하고 끊어지며, 오목부 입구에 데이터 금속층이 볼록하게 쌓인다. 이후 도포된 포토레지스트는 오목부로 침투하고, 오목부 입구에 쌓인 데이터 금속층이 오목부를 향한 포토레지스트 현상액의 침투를 막아 오목부에 포토레지스트가 잔류하게 된다.

도 16은 도 12에 도시한 유기 발광 표시 장치 중 제1 축전판의 배치도이다.

도 16을 참고하면, 제1 축전판(71)은 제1 도핑 영역(741)과, 제1 도핑 영역(741)과 접하는 복수의 미도핑 영역(743)과, 미도핑 영역들(743) 사이를 통해 제1 도핑 영역(741)과 이어진 제2 도핑 영역(742)을 포함한다. 복수의 미도핑 영역(743)은 제1 축전판(71)의 폭 방향을 따라 서로간 거리를 두고 위치하며, 제2 도핑 영역(742)은 제1 축전판(71)의 길이 방향을 따라 제1 도핑 영역(741)과 이어진다.

이와 같이 제2 도핑 영역(742)은 미도핑 영역들(743) 사이를 통해 제1 도핑 영역(741)과 이어지며, 제1 축전판(71)의 신호 전달이 원활하게 되어 축전 소자의 성능을 높일 수 있다.

한편, 침식 방지층(120)을 형성하지 않은 경우를 가정하면, 제2 축전판(72)의 가장자리를 따라 제1 금속층(731)이 잔류하므로(도 14 참조) 제1 축전판(71)에 제1 축전판(71)을 가로지르는 막대 모양의 미도핑 영역이 발생하게 된다. 이 경우 제1 축전판(71)의 제1 도핑 영역(741)과 제2 도핑 영역(742)은 완전히 분리되므로 신호 전달이 차단된다.

도 17은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 다섯 번째 제조 단계를 나타낸 배치도이고, 도 18은 도 17의 A-A'선과 B-B'선을 따라 절개한 단면도이다.

도 17과 도 18을 참고하면, 이전 단계에서 형성된 부재들을 모두 덮도록 기판(110) 전체에 화소 정의막(123)을 형성한다. 그리고 제5 패턴 마스크를 이용하여 화소 정의막(123)을 사진 식각 공정으로 패터닝한다. 이로써 화소 전극(81)의 일부를 드러내는 화소 정의막 개구부(124)를 형성한다. 그리고 화소 정의막 개구부(124)를 통해 드러난 화소 전극(81) 상에 유기 발광층(82)을 형성하고, 유기 발광층(82) 상에 공통 전극(83)을 형성하여 유기 발광 소자(80)를 완성한다. 공통 전극(83)은 화소 정의막(123) 위에도 형성되어 복수의 화소에 걸쳐 공통으로 형성된다.

유기 발광층(82)은 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층을 포함하는 다중막으로 형성된다. 화소 전극(81)이 정공 주입 전극인 경우, 화소 전극(81) 상에 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층이 순서대로 위치한다. 유기 발광층(82)을 구성하는 층들 가운데 발광층을 제외한 나머지 층들은 필요에 따라 생략될 수 있으며, 발광층을 제외한 다른 층들은 화소 정의막(123) 위에도 형성될 수 있다.

공통 전극(83) 상에는 유기 발광 소자(80)를 보호하는 밀봉 부재(125)가 배치된다. 밀봉 부재(125)는 접착층(도시하지 않음)에 의해 기판(110)에 부착될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 접착층을 사용하지 않고 공통 전극(83) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.

완성된 유기 발광 표시 장치(100)는 제1 내지 제5 스위칭 박막 트랜지스터(10, 20, 30, 40, 50)와 하나의 구동 박막 트랜지스터(60)를 포함한다. 그러나 박막 트랜지스터의 개수와 배치 형태는 도시한 예에 한정되지 않으며 다양하게 변할 수 있다.

제1 스위칭 박막 트랜지스터(10)는 제1 스위칭 반도체층(11), 제1 스위칭 게이트 전극(12), 제1 스위칭 소스 전극(13), 및 제1 스위칭 드레인 전극(14)을 포함한다. 제1 스위칭 드레인 전극(14)은 제1 스위칭 반도체층(11)의 드레인 영역에 해당한다.

제2 스위칭 박막 트랜지스터(20)는 제2 스위칭 반도체층(21), 제2 스위칭 게이트 전극(22), 제2 스위칭 소스 전극(23), 및 제2 스위칭 드레인 전극(24)을 포함한다. 제2 스위칭 드레인 전극(24)은 제2 스위칭 반도체층(21)의 드레인 영역에 해당한다.

제3 스위칭 박막 트랜지스터(30)는 제3 스위칭 반도체층(31), 제3 스위칭 게이트 전극(32), 제3 스위칭 소스 전극(33), 및 제3 스위칭 드레인 전극(34)을 포함한다.

제4 스위칭 박막 트랜지스터(40)는 제4 스위칭 반도체층(41), 제4 스위칭 게이트 전극(42), 제4 스위칭 소스 전극(43), 및 제4 스위칭 드레인 전극(44)을 포함한다. 제4 스위칭 드레인 전극(44)은 제4 스위칭 반도체층(41)의 드레인 영역에 해당한다.

제5 스위칭 박막 트랜지스터(50)는 제5 스위칭 반도체층(51), 제5 스위칭 게이트 전극(52), 제5 스위칭 소스 전극(53), 및 제5 스위칭 드레인 전극(54)을 포함한다.

구동 박막 트랜지스터(60)는 구동 반도체층(61), 구동 게이트 전극(62), 구동 소스 전극(63), 및 구동 드레인 전극(64)을 포함한다. 구동 반도체층(61)은 제4 스위칭 반도체층(41)과 제5 스위칭 반도체층(51)을 연결한다. 구동 소스 전극(63)은 구동 반도체층(61)의 소스 영역에 해당하고, 구동 드레인 전극(64)은 구동 반도체층(61)의 드레인 영역에 해당한다. 구동 소스 전극(63)은 제4 스위칭 드레인 전극(44)과 연결되고, 구동 드레인 전극(64)은 제5 스위칭 드레인 전극(54)과 연결된다.

제1 축전판(71)은 구동 게이트 전극(62)과 연결되며, 제2 축전판(72)은 공통 전압선(122)과 연결된다.

제1 스위칭 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 제1 스위칭 게이트 전극(12)은 게이트선(113)에 연결되고, 제1 스위칭 소스 전극(13)은 데이터선(121)에 연결된다. 제1 스위칭 드레인 전극(14)은 구동 박막 트랜지스터(60) 및 제4 스위칭 박막 트랜지스터(40)에 연결된다.

구동 박막 트랜지스터(60)는 선택된 화소의 유기 발광층(82)을 발광시키기 위한 구동 전압을 공통 전압선(122) 및 제4 스위칭 박막 트랜지스터(40)로부터 받아 화소 전극(81)에 인가한다. 이때 구동 드레인 전극(64)과 화소 전극(81) 사이에 제5 스위칭 박막 트랜지스터(50)가 배치되어 있으므로 유기 발광 소자(80)의 열화를 보상할 수 있다.

본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)는 5개의 패턴 마스크를 사용함에 따라 구조와 제조 방법을 간소화할 수 있다. 또한, 제3 패턴 마스크를 이용한 층간 절연막(116) 패터닝 과정에서 축전 소자 중간체(73) 상에 복수의 침식 방지층(120)을 형성함에 따라 제1 축전판(71)의 도핑 영역이 미도핑 영역에 의해 분리되는 현상을 방지하여 축전 소자(70)의 성능을 높일 수 있다.

유기 발광 표시 장치의 화소 구성은 전술한 예에 한정되지 않으며, 해당 기술 분야의 종사자가 용이하게 변형 실시할 수 있는 범위 내에서 다양하게 변형 가능하다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

100: 유기 발광 표시 장치 110: 기판
10, 20, 30, 40, 50: 제1 내지 제5 스위칭 박막 트랜지스터
60: 구동 박막 트랜지스터 70: 축전 소자
71: 제1 축전판 72: 제2 축전판
73: 축전 소자 중간체 80: 유기 발광 소자
81: 화소 전극 82: 유기 발광층
83: 공통 전극 84: 화소 전극 중간체
120: 침식 방지층

Claims (15)

1. 기판;
   상기 기판 상에 형성된 유기 발광 소자;
   상기 유기 발광 소자를 구동시키기 위한 적어도 2개의 박막 트랜지스터; 및
   제1 축전판과, 게이트 절연막을 사이에 두고 상기 제1 축전판 상에 위치하는 제2 축전판을 구비하며 상기 박막 트랜지스터와 연결된 축전 소자를 포함하고,
   상기 제1 축전판은,
   제1 도핑 영역;
   상기 제1 도핑 영역과 접하는 복수의 미도핑 영역; 및
   상기 미도핑 영역들 사이를 통해 상기 제1 도핑 영역과 접하는 제2 도핑 영역을 포함하는 유기 발광 표시 장치.
2. 제1항에 있어서,
   상기 제1 축전판은 라인 패턴으로 형성되고,
   상기 미도핑 영역들은 상기 제1 축전판의 폭 방향을 따라 서로간 거리를 두고 위치하는 유기 발광 표시 장치.
3. 제2항에 있어서,
   상기 제1 도핑 영역과 상기 제2 도핑 영역은 상기 제1 축전판의 길이 방향을 따라 연결되는 유기 발광 표시 장치.
4. 제1항에 있어서,
   상기 제2 축전판은 상기 미도핑 영역들과 상기 제2 도핑 영역 상에 위치하는 유기 발광 표시 장치.
5. 제4항에 있어서,
   상기 제2 축전판 상에서 상기 제2 축전판의 일부를 드러내는 축전판 개구부를 형성한 층간 절연막을 더 포함하며,
   상기 축전판 개구부는 상기 제2 축전판보다 큰 폭으로 형성되는 유기 발광 표시 장치.
6. 제1항 내지 제5항 중 어느 한 항에 있어서,
   상기 박막 트랜지스터는 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 포함하고,
   상기 구동 박막 트랜지스터는 상기 제1 도핑 영역과 전기적으로 연결된 구동 게이트 전극을 포함하는 유기 발광 표시 장치.
7. 제5항에 있어서,
   상기 층간 절연막은 상기 제2 축전판 상에 컨택 홀을 형성하고,
   상기 층간 절연막 상에 형성되며 상기 컨택 홀을 통해 상기 제2 축전판과 전기적으로 연결된 공통 전압선을 더 포함하는 유기 발광 표시 장치.
8. 기판 상에 다결정 규소막으로 이루어진 제1 축전판과, 상기 제1 축전판을 덮는 게이트 절연막을 형성하는 단계;
   상기 게이트 절연막 상에 상기 제1 축전판의 일부를 덮는 제2 축전판과 축전 소자 중간체를 차례로 형성하는 단계;
   상기 제1 축전판 중 상기 축전 소자 중간체로 덮이지 않은 부위에 불순물을 주입하여 제1 도핑 영역을 형성하는 단계;
   상기 축전 소자 중간체를 드러내는 축전 소자 개구부를 형성한 층간 절연막과, 상기 축전 소자 개구부에서 상기 제1 도핑 영역을 향한 상기 축전 소자 중간체의 가장자리 위에 복수의 침식 방지층을 형성하는 단계; 및
   상기 침식 방지층 및 상기 침식 방지층의 하부 영역을 포함한 상기 축전 소자 중간체를 제거하고, 상기 제2 축전판을 통해 상기 제1 축전판에 불순물을 주입하여 상기 제1 도핑 영역과 접하는 제2 도핑 영역을 형성하는 단계
   를 포함하는 유기 발광 표시 장치의 제조 방법.
9. 제8항에 있어서,
   상기 제1 축전판은 라인 패턴으로 형성되고, 상기 제2 축전판과 상기 축전 소자 중간체는 상기 제1 축전판의 단부를 제외한 나머지 영역 상에 위치하는 유기 발광 표시 장치의 제조 방법.
10. 제9항에 있어서,
    상기 제1 도핑 영역은 상기 제1 축전판의 단부에 위치하고, 상기 제2 도핑 영역은 상기 제1 축전판의 길이 방향을 따라 상기 제1 도핑 영역과 이어지는 유기 발광 표시 장치의 제조 방법.
11. 제8항에 있어서,
    상기 제2 축전판은 투명 도전막으로 형성되고, 상기 축전 소자 중간체는 제1 금속막/제2 금속막/제1 금속막의 삼중막으로 형성되는 유기 발광 표시 장치의 제조 방법.
12. 제8항에 있어서,
    상기 침식 방지층을 형성한 다음 상기 기판 전면에 데이터 금속층을 형성 및 패터닝하는 단계를 더 포함하며,
    상기 데이터 금속층을 패터닝하는 과정에서 상기 침식 방지층과 상기 축전 소자 중간체를 동시에 제거하는 유기 발광 표시 장치의 제조 방법.
13. 제12항에 있어서,
    상기 데이터 금속층은 상기 축전 소자 중간체와 같은 물질로 형성되는 유기 발광 표시 장치의 제조 방법.
14. 제12항에 있어서,
    상기 축전 소자 개구부는 상기 축전 소자 중간체보다 큰 폭으로 형성되고,
    상기 축전 소자 중간체를 제거하는 과정에서 상기 침식 방지층으로 덮이지 않은 상기 축전 소자 중간체의 가장자리 일부가 잔류하는 유기 발광 표시 장치의 제조 방법.
15. 제14항에 있어서,
    상기 제2 도핑 영역은 상기 제1 축전판 가운데 잔류된 상기 축전 소자 중간체들 사이에 대응하는 부위를 통해 상기 제1 도핑 영역과 접하는 유기 발광 표시 장치의 제조 방법.

Images