JP7152448B2 - ディスプレイ装置 - Google Patents

ディスプレイ装置 Download PDF

Info

Publication number
JP7152448B2
JP7152448B2 JP2020115664A JP2020115664A JP7152448B2 JP 7152448 B2 JP7152448 B2 JP 7152448B2 JP 2020115664 A JP2020115664 A JP 2020115664A JP 2020115664 A JP2020115664 A JP 2020115664A JP 7152448 B2 JP7152448 B2 JP 7152448B2
Authority
JP
Japan
Prior art keywords
layer
hydrogen barrier
gate
barrier layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020115664A
Other languages
English (en)
Other versions
JP2021013021A (ja
Inventor
▲の▼韶穎
金杞泰
文慶周
池奕
魯鎭圭
秦正斗
崔桂▲てつ▼
金東▲よぷ▼
金贊鎬
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2021013021A publication Critical patent/JP2021013021A/ja
Application granted granted Critical
Publication of JP7152448B2 publication Critical patent/JP7152448B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Description

本発明は薄膜トランジスタが酸化物半導体パターンを含むディスプレイ装置に関するものである。
一般に、モニター、ＴＶ、ノートブック型パソコン、デジタルカメラのような電子機器は、イメージを具現するディスプレイ装置を含む。例えば、ディスプレイ装置は、液晶を含む液晶表示装置、及び発光層を含む電界発光表示装置を含むことができる。
ディスプレイ装置は多数の画素を含むことができる。各画素は特定の色を放出することができる。各画素内には、ゲート信号及びデータ信号による駆動電流を生成するための駆動回路が位置することができる。例えば、駆動回路は少なくとも一つの薄膜トランジスタを含むことができる。
薄膜トランジスタは、半導体パターン、ゲート絶縁膜、ゲート電極、ソース電極及びドレイン電極を含むことができる。半導体パターンは、ソース領域とドレイン領域との間に位置するチャネル領域を含むことができる。ゲート絶縁膜及びゲート電極は半導体パターンのチャネル領域上に順に積層されることができる。例えば、ゲート絶縁膜は、ゲート電極をマスクとするエッチング工程によって形成されることができる。
半導体パターンは酸化物半導体を含むことができる。例えば、ゲート絶縁膜及びゲート電極によって露出された半導体パターンのソース領域及びドレイン領域はゲート絶縁膜の形成工程によって導体化した領域であり得る。しかし、ディスプレイ装置は、ゲート絶縁膜の形成工程によって半導体パターンを構成する酸化物半導体の一部がゲート絶縁膜の側面に蒸着することができる。ゲート絶縁膜の側面に蒸着した酸化物半導体によって半導体パターンとゲート電極との間がショート（ｓｈｏｒｔ）すなわち短絡することがある。すなわち、ディスプレイ装置は、ゲート絶縁膜の形成工程によって薄膜トランジスタの特性が低下することがある。
本発明が解決しようとする課題は、ゲート絶縁膜の形成工程による薄膜トランジスタの特性低下を防止することができるディスプレイ装置を提供することである。
本発明が解決しようとする他の課題は、ゲート絶縁膜の形成工程による酸化物半導体パターンとゲート電極との間のショートを防止することができるディスプレイ装置を提供することである。
本発明が解決しようとする課題は前述した課題に限定されない。ここで言及しなかった課題は下記の記載から通常の技術者に明らかに理解可能であろう。
本発明の実施例によるディスプレイ装置は、素子基板上に位置し、ソース領域とドレイン領域との間に位置するチャネル領域を含む酸化物半導体パターン、酸化物半導体パターンのチャネル領域と重畳し、第１水素バリア層とゲート導電層の積層構造であるゲート電極、及び酸化物半導体パターンとゲート電極との間に位置し、酸化物半導体パターンのソース領域及びドレイン領域を露出するゲート絶縁膜を含むことができる。そして、ゲート電極は、ソース領域に隣接したゲート絶縁膜の一部及びドレイン領域に隣接したゲート絶縁膜の一部を露出することができる。
本発明の実施例によるディスプレイ装置は、素子基板上に位置し、第１方向に平行に位置するソース領域、チャネル領域及びドレイン領域を含む酸化物半導体パターン、酸化物半導体パターンのチャネル領域上に位置するゲート絶縁膜、及びゲート絶縁膜上に位置し、第１方向に垂直な第２方向に延びるゲート電極を含むことができる。そして、ゲート電極は水素バリア層とゲート導電層の積層構造であり得る。また、第１方向にゲート電極の長さは第１方向にゲート絶縁膜の長さより小さくてもよい。
本発明の実施例によるディスプレイ装置は、ポリシリコンを含む第１半導体パターン、第１ゲート絶縁膜を挟んで前記第１半導体パターンと重畳する第１ゲート電極、及び前記第１半導体パターンと連結される第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、酸化物半導体を含む第２半導体パターン、第２ゲート絶縁膜を挟んで前記第２半導体パターンと重畳する第２ゲート電極、及び前記第２半導体パターンと連結される第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタとを含み、前記第２ゲート電極は、前記第２ゲート絶縁膜上に配置されたゲート導電層、及び前記ゲート導電層と前記第２ゲート絶縁膜との間に配置された水素バリア層を含み、前記水素バリア層の両側面は、前記第２ゲート絶縁膜の両側面より内側に位置する、ディスプレイ装置。
本発明の実施例によるディスプレイ装置は、酸化物半導体パターンがゲート絶縁膜の形成工程によって導体化したソース領域及びドレイン領域を含み、ゲート絶縁膜上に位置するゲート電極がゲート絶縁膜より内側に位置する側面を含むことができる。これにより、本発明の実施例によるディスプレイ装置は、ゲート絶縁膜の形成工程による薄膜トランジスタの特性低下を防止することができる。よって、本発明の実施例によるディスプレイ装置は各画素内に位置する駆動回路の信頼性が向上することができる。
本発明の実施例によるディスプレイ装置を示す図である。 図１のＩ－Ｉ’線についての断面図である。 図２のＰ領域を拡大した図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示す図である。
本発明の目的、技術的構成及びこれによる作用効果についての詳細な事項は本発明の実施例を示している図面を参照する以下の詳細な説明によってより明らかに理解可能であろう。ここで、本発明の実施例は当業者に本発明の技術的思想を充分に伝達するために提供するものであり、本発明は以下で説明する実施例に限定されず、他の形態に具体化されることができる。
また、明細書全般にわたって同じ参照番号で表示した部分は同じ構成要素を意味し、図面において層又は領域の長さと厚さは便宜上誇張して表現されることがある。さらに、第１構成要素が第２構成要素“上”にあると記載する場合、第１構成要素が第２構成要素と直接接触する上側に位置するものだけではなく、第１構成要素と第２構成要素との間に第３構成要素が位置するものも含む。
ここで、第１、第２などの用語は多様な構成要素を説明するためのもので、一構成要素を他の構成要素と区別する目的で使う。ただ、本発明の技術的思想を逸脱しない範疇内で第１構成要素と第２構成要素は当業者の便宜上任意に名付けることができる。
本発明の明細書で使用する用語はただ特定の実施例を説明するために使うもので、本発明を限定しようとする意図ではない。例えば、単数で表現した構成要素は文脈上はっきり単数のみ意味しなければ複数の構成要素を含む。また、本発明の明細書で、“含む”又は“有する”などの用語は明細書上に記載した特徴、数字、段階、動作、構成要素、部品又はこれらの組合せが存在することを指定しようとするものであり、一つ又はそれ以上の他の特徴、数字、段階、動作、構成要素、部品又はこれらの組合せなどの存在又は付加の可能性を予め排除しないものに理解しなければならない。
さらに、他に定義しない限り、技術的又は科学的用語を含めてここで使う全ての用語は本発明が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同じ意味を有する。一般的に使われる辞書に定義されているもののような用語は関連技術の文脈上で有する意味と一致する意味があるものに解釈されなければならなく、本発明の明細書ではっきり定義しない限り、理想的な又は過度に形式的な意味に解釈されない。
（実施例）
図１は本発明の実施例によるディスプレイ装置を概略的に示す図である。図２は図１のＩ－Ｉ’線に沿って切断した断面を示す図である。図３は図２のＰ領域を拡大した図である。
図１～図３を参照すると、本発明の実施例によるディスプレイ装置は基板(素子基板)１００を含むことができる。基板１００は絶縁性物質を含むことができる。例えば、基板１００はガラス又はプラスチックを含むことができる。
基板１００上には、多数の画素ＰＡ及び各画素ＰＡに信号を伝達する信号配線ＧＬ、ＤＬ、ＰＬが位置することができる。例えば、信号配線ＧＬ、ＤＬ、ＰＬは、ゲート信号を印加するゲートラインＧＬ、データ信号を印加するデータラインＤＬ及び電源電圧を供給する電源電圧供給ラインＰＬを含むことができる。
信号配線ＧＬ、ＤＬ、ＰＬは、各画素ＰＡを構成することができる。例えば、各画素ＰＡは該当信号配線ＧＬ、ＤＬ、ＰＬによって取り囲まれることができる。しかし、これに限定されない。例えば、各画素ＰＡはバンク絶縁膜１４０の開口領域によって定義されることができる。
各画素ＰＡは、該当信号配線ＧＬ、ＤＬ、ＰＬを通して供給された信号に対応する輝度の光を放出することができる。例えば、各画素ＰＡ内には、該当信号配線ＧＬ、ＤＬ、ＰＬと連結される駆動回路が位置することができる。
各駆動回路は、少なくとも二つの薄膜トランジスタ２００、３００を含むことができる。例えば、各駆動回路は、第１薄膜トランジスタ２００、第２薄膜トランジスタ３００及びストレージキャパシタ４００を含むことができる。第１薄膜トランジスタ２００は、ゲート信号に応じて第２薄膜トランジスタ３００をオン／オフすることができる。ストレージキャパシタ４００は、第２薄膜トランジスタ２００に印加される第１薄膜トランジスタ２００の信号を一定期間維持することができる。第２薄膜トランジスタ３００は、第１薄膜トランジスタ２００の信号に対応する駆動電流を生成することができる。例えば、第２薄膜トランジスタ３００は、第２半導体パターン３１０、第２ゲート絶縁膜１１４を挟んで第２半導体パターン３１０と重畳する第２ゲート電極３３０、及び第２層間絶縁膜１１５のコンタクトホールを通して露出された第２半導体パターン３１０と接触する第２ソース電極３５０及び第２ドレイン電極３６０を含むことができる。
第２半導体パターン３１０は基板１００上に位置することができる。第２半導体パターン３１０は酸化物半導体を含む酸化物半導体パターンであり得る。例えば、第２半導体パターン３１０は、ＩＧＺＯ（Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－Ｚｉｎｃ Ｏｘｉｄｅ）のような金属酸化物を含むことができる。
第２半導体パターン３１０は、第１方向Ｘに平行に位置する第２ソース領域３１０Ｓ、第２チャネル領域３１０Ｃ及び第２ドレイン領域３１０Ｄを含むことができる。例えば、第２半導体パターン３１０は第１方向Ｘに延びるバー（ｂａｒ）形状を有することができる。第２チャネル領域３１０Ｃは第２ソース領域３１０Ｓと第２ドレイン領域３１０Ｄとの間に位置することができる。第２ソース領域３１０Ｓの抵抗及び第２ドレイン領域３１０Ｄの抵抗は第２チャネル領域３１０Ｃの抵抗より低くてもよい。例えば、第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄは導体化した領域であり得る。第２チャネル領域３１０Ｃは導体化しなかった領域であり得る。
第２ゲート絶縁膜１１４は第２半導体パターン３１０の第２チャネル領域３１０Ｃ上に位置することができる。第２ゲート絶縁膜１１４は絶縁性物質を含むことができる。例えば、第２ゲート絶縁膜１１４は、シリコン酸化物系（ＳｉＯｘ）物質及び／又はシリコン窒化物系（ＳｉＮｘ）物質を含むことができる。シリコン酸化物系（ＳｉＯｘ）物質は、二酸化珪素（ＳｉＯ２）を含むことができる。第２ゲート絶縁膜１１４は高誘電率を有することができる。例えば、第２ゲート絶縁膜１１４は、高誘電率を有する物質（Ｈｉｇｈ－Ｋ）物質を含むことができる。Ｈｉｇｈ－Ｋ物質は、ハフニウム酸化物系（ＨｆＯｘ）物質又はチタン酸化物系（ＴｉＯｘ）物質を含むことができる。例えば、ハフニウム酸化物系（ＨｆＯｘ）物質は、ハフニウムジオキシド（ＨｆＯ２）を含むことができる。また、第１水素バリア層３３１と向い合う第２ゲート絶縁膜１１４の上面には、チタン酸化物系（ＴｉＯｘ）物質層が形成されることができる。よって、第２ゲート絶縁膜１１４は多重層構造であり得る。
第２ゲート絶縁膜１１４は、第２半導体パターン３１０の第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄを露出することができる。第２半導体パターン３１０の第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄは第２ゲート絶縁膜１１４と重畳しなくてもよい。例えば、第２ゲート絶縁膜１１４は、第２半導体パターン３１０が形成された素子基板１００上にゲート絶縁物質層を形成する工程、及び第２半導体パターン３１０の第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄを覆うゲート絶縁物質層を除去する工程によって形成されることができる。第２半導体パターン３１０の第２半導体パターン３１０の第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄは、ゲート絶縁物質層の除去工程に使われるエッチング溶液（ｅｔｃｈａｎｔ）によって導体化することができる。第２ゲート電極３３０の第１方向Ｘの長さは、第２ゲート絶縁膜１１４の第１方向Ｘの長さより短くてもよい。第２ゲート電極３３０の第２方向Ｙの長さは、第２ゲート絶縁膜１１４の第２方向Ｙに沿った長さより長くてもよい。
第１水素バリア層３３１の両側面は第２ゲート絶縁膜１１４の両側面より内側に位置することができる。つまり、第１の水素バリア層３３１の両側面は、第２のゲート絶縁膜１１４の両側面よりも内側に位置している。
第２ゲート絶縁膜１１４は、第２ゲート電極３３０と重畳せずに第２ゲート電極３３０の両端から突出する突出部を有することができる。図３に示すように、第２ゲート絶縁膜１１４は、第２ゲート電極３３０の第１水素バリア層３３１と重畳しないように延びることができる。よって、第２ゲート絶縁膜１１４は、第２ゲート電極３３０の第１水素バリア層３３１の両端から突出する突出部を有することができる。例えば、第２ゲート絶縁膜１１４の側面１１４ｓが第１水素バリア層３３１の側面３３１ｓより外側に位置することができる。よって、第２ゲート絶縁膜１１４は、第１水素バリア層３３１の側面３３１ｓから突出する突出部を有することができる。そして、第２ゲート絶縁膜１１４の突出部は第１水素バリア層３３１と重畳しない。そして、第２ゲート絶縁膜１１４は段差部１１４ｒを含むことができる。段差部１１４ｒは第２ゲート絶縁膜１１４の上面に位置することができる。例えば、段差部１１４ｒは第２ゲート絶縁膜１１４の突出部に位置することができる。段差部１１４ｒは第２ゲート絶縁膜１１４の縁部に位置することができる。例えば、段差部１１４ｒは第２半導体パターン３１０の第２ソース領域３１０Ｓに隣接した一部領域及び第２半導体パターン３１０の第２ドレイン領域３１０Ｄに隣接した一部領域に位置することができる。
各段差部１１４ｒは第２ゲート絶縁膜１１４の該当領域がリセス（ｒｅｃｅｓｓ）された領域であり得る。例えば、第２ゲート絶縁膜１１４の各段差部１１４ｒは相対的に薄い厚さを有することができる。
各段差部１１４ｒは、第２ゲート絶縁膜１１４が第２ゲート電極３３０と重畳しない領域に位置することができる。よって、第２ゲート電極３３０と重畳する領域で第２ゲート絶縁膜１１４の厚さは第２ゲート電極３３０と重畳しない領域で第２ゲート絶縁膜１１４の厚さより大きくてもよい。
第２ゲート電極３３０は第２ゲート絶縁膜１１４上に位置することができる。第２ゲート電極３３０は第２半導体パターン３１０の第２チャネル領域３１０Ｃ上に位置することができる。例えば、第２ゲート電極３３０は第２ゲート絶縁膜１１４によって第２半導体パターン３１０と絶縁されることができる。第２ゲート電極３３０は第２ゲート絶縁膜１１４を挟んで第２半導体パターン３１０の第２チャネル領域３１０Ｃと重畳することができる。第２ゲート電極３３０は多重層構造であり得る。例えば、第２ゲート電極３３０は第１水素バリア層３３１及びゲート導電層３３２の積層構造であり得る。
第１水素バリア層３３１は、後続工程によって形成される構成要素によって発生した水素が第２半導体パターン３１０の第２チャネル領域３１０Ｃに浸透することを防止することができる。例えば、第１水素バリア層３３１は、水素保存物質又は水素遮断物質を含むことができる。第１水素バリア層３３１は導電性物質を含むことができる。例えば、第１水素バリア層３３１は、水素（Ｈ）と安定的に結合することができる金属物質であり得る。例えば、チタン（Ｔｉ）、カルシウム（Ｃａ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、及びバナジウム（Ｖ）などの金属物質であり得る。もしくは、チタン（Ｔｉ）を含む合金金属であり得る。
第１水素バリア層３３１は第２ゲート絶縁膜１１４とゲート導電層３３２との間に位置することができる。例えば、第１水素バリア層３３１は第２ゲート絶縁膜１１４の上面と直接接触することができる。これにより、本発明の実施例によるディスプレイ装置は、第１水素バリア層３３１によって遮られる第２半導体パターン３１０の面積が最大化することができる。また、本発明の実施例によるディスプレイ装置は、第２半導体パターン３１０の第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄを通して第２半導体パターン３１０の第２チャネル領域３１０Ｃに拡散する水素が第１水素バリア層３３１によって遮断されることができる。よって、本発明の実施例によるディスプレイ装置は、水素の浸透による第２半導体パターン３１０の第２チャネル領域３１０Ｃの特性変化を効果的に遮断することができる。
第１方向Ｘに第１水素バリア層３３１の下面は第２ゲート絶縁膜１１４の下面より小さい幅を有することができる。第１水素バリア層３３１の側面３３１ｓは第２ゲート絶縁膜１１４の側面１１４ｓより内側に位置することができる。例えば、第１水素バリア層３３１の側面３３１ｓは、各段差部１１４ｒの側壁１１４ｒｓとともに垂直に整列されることができる。各段差部１１４ｒの側壁１１４ｒｓは第１水素バリア層３３１の側面３３１ｓにつながることができる。すなわち、本発明の実施例によるディスプレイ装置は、第１水素バリア層３３１が第２ゲート絶縁膜１１４の側面１１４ｓから離隔することができる。これにより、本発明の実施例によるディスプレイ装置は、第２ゲート絶縁膜１１４の形成工程で第２ゲート絶縁膜１１４の側面１１４ｓに蒸着した酸化物半導体が第１水素バリア層３３１と接触しないことができる。よって、本発明の実施例によるディスプレイ装置は、第２ゲート絶縁膜１１４の側面１１４ｓに蒸着した酸化物半導体によって第２半導体パターン３１０と第２ゲート電極３３０との間のショート（ｓｈｏｒｔ）が発生することを防止することができる。例えば、第２ゲート絶縁膜１１４上に配置される第２ゲート電極３３０を形成するために湿式エッチング（ｗｅｔｅｔｃｈ）工程を進めることができる。このように、第２ゲート電極３３０の形成のための湿式エッチング（ｗｅｔ ｅｔｃｈ）工程の際、エッチング溶液（ｅｔｃｈａｎｔ）によって第２半導体パターン３１０の物質が第２ゲート絶縁膜１１４の側面１１４ｓに蒸着することができる。例えば、第２半導体パターン３１０は酸化物半導体パターンであり得る。そして、酸化物半導体パターンに含まれたインジウム（Ｉｎ）が第２ゲート絶縁膜１１４の側面１１４ｓに蒸着して残膜として存在することができる。そして、第２ゲート絶縁膜１１４の側面１１４ｓに沿って蒸着したインジウム（Ｉｎ）残膜により、第２半導体パターン３１０と第２ゲート電極３３０との間のショート（ｓｈｏｒｔ）が発生し得る。しかし、本発明の実施例によるディスプレイ装置のように、第２ゲート絶縁膜１１４の両側に段差部１１４ｒを形成することにより、第２ゲート絶縁膜１１４の側面１１４ｓに蒸着したインジウム（Ｉｎ）残膜の一部を除去することができる。よって、インジウム（Ｉｎ）残膜に起因する第２半導体パターン３１０と第２ゲート電極３３０との間のショート（ｓｈｏｒｔ）を防止することができる。
ゲート導電層３３２は第１水素バリア層３３１上に位置することができる。例えば、第１水素バリア層３３１は第２ゲート絶縁膜１１４とゲート導電層３３２との間に位置することができる。ゲート導電層３３２は導電性物質を含むことができる。ゲート導電層３３２の抵抗は第１水素バリア層３３１の抵抗より低くてもよい。例えば、ゲート導電層３３２は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タングステン（Ｗ）及び銅（Ｃｕ）のような金属を含むことができる。ゲート導電層３３２の厚さは第１水素バリア層３３１の厚さより大きくてもよい。これにより、本発明の実施例によるディスプレイ装置は、第１水素バリア層３３１による信号遅延を最小化することができる。ゲート導電層３３２のモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タングステン（Ｗ）及び銅（Ｃｕ）のような金属は、第１水素バリア層３３１に比べ、相対的に水素（Ｈ）との結合が不安定な金属である。ゲート導電層３３２上に第２層間絶縁膜１１５を形成するための蒸着工程の際、チャンバー（ｃｈａｍｂｅｒ）内の水素（Ｈ）がゲート導電層３３２の金属物質と不安定な状態で結合することができる。そして、後続工程の熱処理工程により、ゲート導電層３３２の金属物質と水素（Ｈ）との間の不安定な結合が切れることができる。ゲート導電層３３２の金属と水素（Ｈ）の結合が切れれば、ゲート導電層３３２から放出された水素（Ｈ）は第２薄膜トランジスタ３００の第２半導体パターン３１０に浸透することになる。そして、第２半導体パターン３１０に浸透した水素（Ｈ）は第２半導体パターン３１０で再水素化して、第２薄膜トランジスタ３００の特性を低下させる要因となることができる。
よって、ゲート導電層３３２の下面と第２ゲート絶縁膜１１４の上面との間に配置された第１水素バリア層３３１はゲート導電層３３２から放出された水素（Ｈ）と結合することができる。よって、水素（Ｈ）と安定的に結合することができる金属物質からなる第１水素バリア層３３１は製造工程で発生した水素（Ｈ）との安定的な結合により、第２半導体パターン３１０の第２チャネル領域３１０Ｃに水素（Ｈ）が浸透することを防止することができる。また、第２チャネル領域３１０Ｃが再水素化することを防止し、第２薄膜トランジスタ３００の特性が低下することを防止することができる。
ゲート導電層３３２は第１水素バリア層３３１と一緒に形成されることができる。例えば、ゲート導電層３３２の側面３３１ｓは第１水素バリア層３３１の側面とともに垂直に整列されることができる。第１水素バリア層３３１の側面はゲート導電層３３２の側面３３１ｓにつながることができる。よって、第１水素バリア層３３１の上面の幅とゲート導電層３３２の下面の幅は同一であり得る。
第２層間絶縁膜１１５は第２半導体パターン３１０及び第２ゲート電極３３０上に位置することができる。例えば、第２ゲート絶縁膜１１４の側面１１４ｓ及び第２ゲート電極３３０の側面３３１ｓ及び３３２ｓは第２層間絶縁膜１１５によって覆われることができる。第２層間絶縁膜１１５は絶縁性物質を含むことができる。例えば、第２層間絶縁膜１１５は、シリコン酸化物（ＳｉＯｘ）又はシリコンチッ化物（ＳｉＮｘ）系物質の単一層又はこれらの多重層からなることができる。
第２ソース電極３５０は第２層間絶縁膜１１５上に位置することができる。第２ソース電極３５０は第２半導体パターン３１０の第２ソース領域３１０Ｓと電気的に連結されることができる。例えば、第２層間絶縁膜１１５は、第２半導体パターン３１０の第２ソース領域３１０Ｓを部分的に露出するソースコンタクトホールを含むことができる。第２ソース電極３５０は、第２半導体パターン３１０の第２ソース領域３１０Ｓと重畳する領域を含むことができる。
第２ソース電極３５０は導電性物質を含むことができる。例えば、第２ソース電極３５０は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）及び銅（Ｃｕ）のような金属を含むことができる。
第２ドレイン電極３６０は第２層間絶縁膜１１５上に位置することができる。第２ドレイン電極３６０は第２半導体パターン３１０の第２ドレイン領域３１０Ｄと電気的に連結されることができる。例えば、第２層間絶縁膜１１５は第２半導体パターン３１０の第２ドレイン領域３１０Ｄを部分的に露出するドレインコンタクトホールを含むことができる。第２ドレイン電極３６０は、第２半導体パターン３１０の第２ドレイン領域３１０Ｄと重畳する領域を含むことができる。
第２ドレイン電極３６０は導電性物質を含むことができる。例えば、第２ドレイン電極３６０は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）及び銅（Ｃｕ）のような金属を含むことができる。第２ドレイン電極３６０は、第２ソース電極３５０と同じ物質を含むことができる。例えば、第２ドレイン電極３６０は、第２ソース電極３５０と同じ工程で形成されることができる。
第１薄膜トランジスタ２００は、第２薄膜トランジスタ３００と同じ構造を有することができる。例えば、第１薄膜トランジスタ２００は酸化物半導体パターンを含むことができる。第１薄膜トランジスタ２００のゲート電極は、第１薄膜トランジスタ２００のゲート絶縁膜より内側に位置する側面を含むことができる。第１薄膜トランジスタ２００の酸化物半導体パターン、ゲート絶縁膜及びゲート電極は、第２薄膜トランジスタ３００の第２半導体パターン３１０、第２ゲート絶縁膜１１４及び第２ゲート電極３３０と同じ工程で形成されることができる。これにより、本発明の実施例によるディスプレイ装置は、第２ゲート絶縁膜１１４の形成工程による第１薄膜トランジスタ２００の特性低下及び第２薄膜トランジスタ３００の特性低下を防止することができる。よって、本発明の実施例によるディスプレイ装置は、駆動回路の信頼性が向上することができる。
第１薄膜トランジスタ２００は、該当ゲートラインＧＬ及びデータラインＤＬと連結されることができる。例えば、第１薄膜トランジスタ２００のゲート電極は該当ゲートラインＧＬと連結され、第１薄膜トランジスタ２００のソース電極は該当データラインＤＬと連結されることができる。第１薄膜トランジスタ２００のドレイン電極は第２薄膜トランジスタ３００の第２ゲート電極３３０と電気的に連結されることができる。
基板１００と各駆動回路との間には第１バッファー層１１０が位置することができる。例えば、第１バッファー層１１０は、基板１００と第２薄膜トランジスタ３００の第２半導体パターン３１０との間に位置することができる。第１バッファー層１１０は基板１００の表面に沿って延びることができる。例えば、基板１００と第２薄膜トランジスタ３００との間に位置する第１バッファー層１１０は、基板１００と第１薄膜トランジスタ２００との間に位置する第１バッファー層１１０と接触することができる。第１バッファー層１１０は駆動回路の形成工程で基板１００による汚染を防止することができる。第１バッファー層１１０は絶縁性物質を含むことができる。例えば、第１バッファー層１１０はシリコン酸化物系（ＳｉＯｘ）物質及び／又はシリコン窒化物系（ＳｉＮｘ）物質を含むことができる。第１バッファー層１１０は多重層構造であり得る。
駆動回路上には下部保護膜１２０が位置することができる。下部保護膜１２０は外部衝撃及び水分による駆動回路の損傷を防止することができる。例えば、第２薄膜トランジスタ３００は下部保護膜１２０によって完全に覆われることができる。下部保護膜１２０は絶縁性物質を含むことができる。例えば、下部保護膜１２０は、シリコン窒化物系（ＳｉＮｘ）物質又はシリコン酸化物系（ＳｉＯｘ）物質を含むことができる。
下部保護膜１２０上にはオーバーコート層１３０が位置することができる。オーバーコート層１３０は、駆動回路によって発生した段差を除去することができる。例えば、基板１００と対向するオーバーコート層１３０の上面は平面であり得る。オーバーコート層１３０は下部保護膜１２０に沿って延びることができる。第２薄膜トランジスタ３００はオーバーコート層１３０によってカバーされることができる。
オーバーコート層１３０は絶縁性物質を含むことができる。オーバーコート層１３０は、下部保護膜１２０と異なる物質を含むことができる。オーバーコート層１３０は、相対的に流動性の高い物質を含むことができる。例えば、オーバーコート層１３０は有機絶縁物質を含むことができる。
各画素ＰＡのオーバーコート層１３０上には発光素子５００が位置することができる。発光素子５００は、特定の色を示す光を放出することができる。例えば、発光素子５００は、順に積層された第１電極５１０、発光層５２０及び第２電極５３０を含むことができる。
第１電極５１０は導電性物質を含むことができる。第１電極５１０は、相対的に反射率の高い金属を含むことができる。第１電極５１０は多重層構造であり得る。例えば、第１電極５１０は、ＩＴＯ及びＩＺＯのような透明な導電性物質から形成された透明電極の間にアルミニウム（Ａｌ）及び銀（Ａｇ）のような金属から形成された反射電極が位置する構造であり得る。
第１電極５１０は、該当画素ＰＡの駆動回路と電気的に連結されることができる。例えば、下部保護膜１２０及びオーバーコート層１３０は、該当画素ＰＡ内に位置する第２薄膜トランジスタ３００の第２ドレイン電極３６０を部分的に露出する画素コンタクトホールを含むことができる。第１電極５１０は、画素コンタクトホールを通して露出された第２薄膜トランジスタ３００の第２ドレイン電極３６０と接触する領域を含むことができる。これにより、本発明の実施例によるディスプレイ装置は、各画素ＰＡの第２薄膜トランジスタ３００によって生成された駆動電流が該当画素ＰＡの発光素子５００に供給されることができる。よって、本発明の実施例によるディスプレイ装置は、各画素ＰＡの発光素子５００が該当画素ＰＡの駆動回路によって制御されることができる。
発光層５２０は、第１電極５１０と第２電極５３０との間の電圧差に対応する輝度の光を生成することができる。例えば、発光層５２０は、発光物質を含む発光物質層（ＥＭＬ）を含むことができる。発光物質は、有機物質、無機物質又はハイブリッド物質を含むことができる。例えば、本発明の実施例によるディスプレイ装置は、有機物質から形成された発光層５２０を含む有機発光表示装置であり得る。
発光層５２０は、発光効率を高めるために、多重層構造であり得る。例えば、発光層５２０は、正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、電子輸送層（ＥＴＬ）及び電子注入層（ＥＩＬ）の少なくとも一つをさらに含むことができる。
第２電極５３０は導電性物質を含むことができる。第２電極５３０は第１電極５１０と異なる物質を含むことができる。例えば、第２電極５３０は、ＩＴＯ及びＩＺＯのような透明な導電性物質から形成された透明電極であり得る。これにより、本発明の実施例によるディスプレイ装置は、各画素ＰＡの発光層５２０によって生成された光が第２電極５３０を通して外部に放出されることができる。
各画素ＰＡの発光素子５００は独立的に動作することができる。例えば、オーバーコート層１３０上には、各画素ＰＡ内に位置する第１電極５１０の縁部を覆うバンク絶縁膜１４０が位置することができる。各発光素子５００の発光層５２０及び第２電極５３０は、バンク絶縁膜１４０に開口領域によって露出された該当第１電極５１０の一部領域上に積層されることができる。各画素ＰＡ内に位置する発光層５２０及び第２電極５３０はバンク絶縁膜１４０上に延びることができる。例えば、各画素ＰＡの発光層５２０及び第２電極５３０はそれぞれ隣接した画素ＰＡの発光層５２０及び第２電極５３０と連結されることができる。
バンク絶縁膜１４０は絶縁性物質を含むことができる。例えば、バンク絶縁膜１４０は有機絶縁物質を含むことができる。バンク絶縁膜１４０は、オーバーコート層１３０と異なる物質を含むことができる。
各画素ＰＡの発光素子５００上には封止部材６００が位置することができる。封止部材６００は、外部の衝撃及び水分による発光素子５００の損傷を防止することができる。封止部材６００は多重層構造であり得る。例えば、封止部材６００は、順に積層された第１封止層６１０、第２封止層６２０及び第３封止層６３０を含むことができる。
第１封止層６１０、第２封止層６２０及び第３封止層６３０は絶縁性物質を含むことができる。第２封止層６２０は、第１封止層６１０及び第３封止層６３０と異なる物質を含むことができる。例えば、第１封止層６１０及び第３封止層６３０は無機絶縁物質から形成された無機絶縁膜であり、第２封止層６２０は有機絶縁物質から形成された有機絶縁膜であり得る。これにより、本発明の実施例によるディスプレイ装置は、各画素ＰＡの発光素子５００によって発生した段差を第２封止層６２０によって除去することができる。例えば、本発明の実施例によるディスプレイ装置は、素子基板１００と対向する封止部材６００の表面が平面であり得る。
結果として、本発明の実施例によるディスプレイ装置は、各画素ＰＡ内に位置する駆動回路が第２半導体パターン３１０を含む薄膜トランジスタ２００、３００から構成されることができる。そして、第２半導体パターン３１０の第２チャネル領域３１０Ｃ上に位置する第２ゲート絶縁膜１１４が第２半導体パターン３１０の第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄを露出することができる。また、第２ゲート絶縁膜１１４上に配置された第２ゲート電極３３０は、第２半導体パターン３１０の第２ソース領域３１０Ｓに隣接した第２ゲート絶縁膜１１４の一部領域、及び第２半導体パターン３１０の第２ドレイン領域３１０Ｄに隣接した第２ゲート絶縁膜１１４の一部領域を露出することができる。よって、第２ゲート絶縁膜１１４の両側上面は第２ゲート電極３３０と重畳しないことができる。そして、第２ゲート電極３３０と重畳せずに露出された第２ゲート絶縁膜１１４の両側上面の一部が除去されて段差部１１４ｒが形成されることができる。これにより、本発明の第２ゲート絶縁膜１１４の段差部１１４ｒにより、第２半導体パターン３１０と第２ゲート電極３３０との間のショート（ｓｈｏｒｔ）を防止することができる。よって、本発明の実施例によるディスプレイ装置は、各画素ＰＡ内に位置する駆動回路の信頼性が向上することができる。
本発明の実施例によるディスプレイ装置は、第２ゲート電極３３０の第１水素バリア層３３１が第２ゲート絶縁膜１１４に形成された各段差部１１４ｒの側壁１１４ｒｓとともに垂直に整列される側面３３１ｓを有するものとして説明する。しかし、図４に示すように、本発明の他の実施例によるディスプレイ装置は、第１水素バリア層３３１の側面３３１ｓが各段差部の側壁１１４ｒｓより内側に位置することができる。例えば、本発明の他の実施例によるディスプレイ装置は、第２ゲート電極３３０と向い合う第２ゲート絶縁膜１１４の上面は、各段差部１１４ｒの側壁１１４ｒｓと第１水素バリア層３３１の側面３３１ｓとの間に位置する領域１１４ｅを含むことができる。これにより、本発明の他の実施例によるディスプレイ装置は、第２ゲート絶縁膜１１４の側面に意図せぬ酸化物半導体が蒸着して発生し得る第２ゲート電極３３０と第２半導体パターン３１０との間の電気的連結（ｓｈｏｒｔ）を防止することができる。よって、本発明の他の実施例によるディスプレイ装置は、駆動回路の信頼性が効果的に向上することができる。
本発明の実施例によるディスプレイ装置は、ゲート導電層３３２の側面３３２ｓが第１水素バリア層３３１の側面３３１ｓとともに垂直に整列されるものとして説明する。しかし、本発明の他の実施例によるディスプレイ装置は、ゲート導電層３３２が第１水素バリア層３３１の側面３３１ｓに連続しない側面３３２ｓを含むことができる。例えば、図５及び図６に示すように、本発明の他の実施例によるディスプレイ装置は、ゲート導電層３３２の側面３３２ｓが第１水素バリア層３３１の側面３３１ｓより内側に位置することができる。ゲート導電層３３２は第１水素バリア層３３１と同じ工程によって形成されることができる。例えば、本発明の他の実施例によるディスプレイ装置は、第２ゲート電極３３０の形成工程に使われるエッチング溶液（ｅｔｃｈａｎｔ）を基準に、ゲート導電層３３２が第１水素バリア層３３１より大きなエッチング比を有する物質から形成されることができる。これにより、本発明の他の実施例によるディスプレイ装置は、ゲート導電層３３２の自由度が向上することができる。
本発明の実施例によるディスプレイ装置は、第２ゲート電極３３０に向かう第２ゲート絶縁膜１１４の表面の縁部に段差部１１４ｒが形成されるものとして説明する。例えば、第２ゲート絶縁膜１１４は、第１厚さを有する第１領域と、第１厚さより小さい第２厚さを有する第２領域とを含むことができる。そして、第２厚さを有する第２領域は第２ゲート絶縁膜の両側に位置することができる。
他の例として、本発明の他の実施例によるディスプレイ装置は、第２ゲート絶縁膜１１４が段差部１１４ｒを含まなくてもよい。例えば、図７及び図８に示すように、本発明の他の実施例によるディスプレイ装置は、第２ゲート電極３３０によって露出された第２ゲート絶縁膜１１４の表面１１４ｅは、第２ゲート電極３３０と接触する第２ゲート絶縁膜１１４の表面と同じレベルを有することができる。これにより、本発明の他の実施例によるディスプレイ装置は、第２ゲート絶縁膜１１４の側面に意図せぬ酸化物半導体が蒸着して発生し得る第２ゲート電極３３０と第２半導体パターン３１０との間のショートすなわち短絡（ｓｈｏｒｔ）を防止することができる。よって、本発明の他の実施例によるディスプレイ装置は、駆動回路の信頼性が効果的に向上することができる。
本発明の実施例によるディスプレイ装置は、第１水素バリア層３３１が第２ゲート絶縁膜１１４の上面と接触するものとして説明する。他の例として、本発明の他の実施例によるディスプレイ装置は、第２ゲート電極３３０の第１水素バリア層が第２ゲート絶縁膜１１４の上面と直接接触しなくてもよい。例えば、図９に示すように、本発明の他の実施例によるディスプレイ装置は、第２ゲート電極３３０が第２ゲート絶縁膜１１４上に順に積層されたゲート導電層３３２及び第２水素バリア層３３３を含むことができる。これにより、本発明の他の実施例によるディスプレイ装置は、第２水素バリア層３３３によって第２半導体パターン３１０の第２チャネル領域３１０Ｃに拡散する水素を遮断することができる。例えば、第２層間絶縁膜１１５で発生した水素が第２チャネル領域３１０Ｃに浸透することを防止することができる。
本発明の実施例によるディスプレイ装置は、第２ゲート電極３３０が単一第１水素バリア層３３１を含むものとして説明する。他の例として、本発明の他の実施例によるディスプレイ装置は、第２ゲート電極３３０が多数の水素バリア層を含むことができる。例えば、図１０に示すように、本発明の他の実施例によるディスプレイ装置は、第２ゲート電極３３０が、第１水素バリア層３３１と第２水素バリア層３３３との間に位置するゲート導電層３３２を含むことができる。第１水素バリア層３３１、ゲート導電層３３２及び第２水素バリア層３３３は同じフォトリソグラフィー工程によって形成されることができる。例えば、ゲート導電層３３２の側面は第２水素バリア層３３３の側面とともに垂直に整列され、第１水素バリア層３３１の側面はゲート導電層３３２の側面とともに垂直に整列されることができる。これにより、本発明の他の実施例によるディスプレイ装置は、発光素子を覆う封止部材とともに薄膜トランジスタ上に形成された構成要素から発生した水素を多数の水素バリア層３３１、３３３によって遮断することができる。よって、本発明の他の実施例によるディスプレイ装置は、水素による薄膜トランジスタの特性低下を効果的に防止することができる。
本発明の他の実施例によるディスプレイ装置は、第１水素バリア層３３１の側面、ゲート導電層３３２の側面及び第２水素バリア層３３３の側面が連続するものとして説明する。他の例として、本発明のさらに他の実施例によるディスプレイ装置は、第２ゲート電極３３０がゲート導電層３３２と異なる工程によって形成された水素バリア層を含むことができる。例えば、図１１に示すように、本発明のさらに他の実施例によるディスプレイ装置は、第２ゲート電極３３０が順に積層された第１水素バリア層３３１、ゲート導電層３３２及び第２水素バリア層３３３を含み、第２水素バリア層３３３がゲート導電層３３２の外側方向に突出する先端領域３３３ｐを含むことができる。第２水素バリア層３３３は、ゲート導電層３３２より大きな幅を有することができる。第２水素バリア層３３３は、第１水素バリア層３３１及びゲート導電層３３２が形成された素子基板１００上にバリア物質層を形成する工程及びバリア物質層をパターニングする工程によって形成されることができる。これにより、本発明のさらに他の実施例によるディスプレイ装置は、第２ゲート電極３３０によって水素を遮断する面積が最大化することができる。
図１２は本発明の他の実施例によるディスプレイ装置において、第２薄膜トランジスタ３００の断面を示す断面図である。図７を参照して説明し、重複説明は省略するか手短に説明する。
図１２を参照すると、本発明の他の実施例によるディスプレイ装置において、第２ゲート電極３３０は、第１水素バリア層３３１及びゲート導電層３３２を含むことができる。そして、第１水素バリア層３３１の両側には、短絡防止パターン３７０を含むことができる。また、短絡防止パターン３７０は、第１水素バリア層３３１の左側に配置された第１短絡防止パターン３７１、及び第１水素バリア層３３１の右側に配置された第２短絡防止パターン３７２を含むことができる。
第１水素バリア層３３１はゲート導電層３３２と重畳することができる。そして、第１短絡防止パターン３７１及び第２短絡防止パターン３７２はゲート導電層３３２と重畳しなくてもよい。よって、第１水素バリア層３３１の上面はゲート導電層３３２と接触し、第１水素バリア層３３１の下面は第２ゲート絶縁膜１１４と接触することができる。そして、短絡防止パターン３７０の上面は第２層間絶縁膜１１５と接触し、短絡防止パターン３７０の下面は第２ゲート絶縁膜１１４と接触することができる。また、短絡防止パターン３７０は第１水素バリア層３３１の両側面と接触することができる。
第１短絡防止パターン３７１及び第２短絡防止パターン３７２は、第１水素バリア層３３１とは異なる物質からなることができる。例えば、第１水素バリア層３３１がチタン（Ｔｉ）金属を含む場合、第１短絡防止パターン３７１及び第２短絡防止パターン３７２はチタン酸化物系（ＴｉＯｘ）物質を含むことができる。
これにより、本発明の他の実施例によるディスプレイ装置は、短絡防止パターン３７０によって、第２ゲート電極３３０と第２半導体パターン３１０との間のショートすなわち短絡（ｓｈｏｒｔ）を防止することができる。よって、本発明の他の実施例によるディスプレイ装置は、駆動回路の信頼性が効果的に向上することができる。
本発明の実施例によるディスプレイ装置は、第２半導体パターン３１０の第２ソース領域３１０Ｓ、第２チャネル領域３１０Ｃ及び第２ドレイン領域３１０Ｄが第１方向Ｘに平行に位置することができる。そして、第２半導体パターン３１０の第２チャネル領域３１０Ｃと重畳する第２ゲート電極３３０が第１方向Ｘに垂直な第２方向Ｙに延びることができる。例えば、図１及び図１３に示すように、本発明の実施例によるディスプレイ装置は、第２半導体パターン３１０上に第２ゲート絶縁膜１１４及び第２ゲート電極３３０が第２方向Ｙに延びて積層されることができる。よって、図１３を参照すると、第２ゲート電極３３０の第２半導体パターン３１０の両側面と重畳することができる。これにより、本発明の実施例によるディスプレイ装置は、第２ゲート電極３３０によって第２半導体パターン３１０に形成される電子の移動通路が増加することができる。よって、本発明の実施例によるディスプレイ装置は、駆動回路の動作特性が向上することができる。
本発明の実施例によるディスプレイ装置は、駆動回路の第１薄膜トランジスタ２００及び第２駆動薄膜トランジスタ３００が同じ構造を有するものとして説明する。他の例として、本発明の他の実施例によるディスプレイ装置は、各画素の駆動回路が第２駆動薄膜トランジスタ３００と異なる構造を有する第１薄膜トランジスタ２００を含むことができる。例えば、図１４に示すように、本発明の他の実施例によるディスプレイ装置は、各画素の駆動回路が、第１薄膜トランジスタ２００、第２薄膜トランジスタ３００及びストレージキャパシタ４００を含むことができる。そして、第２薄膜トランジスタ３００の第２半導体パターン３１０が、第１薄膜トランジスタ２００の第１半導体パターン２１０と異なる層に位置することができる。第１薄膜トランジスタ２００の第１半導体パターン２１０は酸化物半導体を含まなくてもよい。例えば、第１薄膜トランジスタ２００の第１半導体パターン２１０は、ポリシリコン（Ｐｏｌｙ－ｓｉｌｉｃｏｎ：Ｐｏｌｙ－Ｓｉ）を含むことができる。そして、ポリシリコンの中でも低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉ；ＬＴＰＳ）を含むことができる。第１ゲート絶縁膜１１１は第１薄膜トランジスタ２００の半導体パターン２１０の外側に延びることができる。第１薄膜トランジスタ２００のソース電極２５０及びドレイン電極２６０は第２薄膜トランジスタ３００の第２ソース電極３５０及び第２ドレイン電極３６０と同じ層上に位置することができる。例えば、第１薄膜トランジスタ２００のゲート電極２３０を覆う第１層間絶縁膜１１２と第２薄膜トランジスタ３００の第２半導体パターン３１０との間には第２バッファー層１１３が位置することができる。ストレージキャパシタ４００は、基板１００と第２バッファー層１１３との間に位置することができる。例えば、ストレージキャパシタ４００は、第１薄膜トランジスタ２００の第１ゲート電極２３０と同じ層上に位置する第１ストレージ電極４１０、及び第１薄膜トランジスタ２００の第１層間絶縁膜１１２と第２バッファー層１１３との間に位置する第２ストレージ電極４２０を含むことができる。第１ストレージ電極４１０は、第１薄膜トランジスタ２００のゲート電極２３０と同じ物質を含むことができる。
また、本発明の実施例によるディスプレイ装置は、発光素子５００と連結される第２薄膜トランジスタ３００が第２半導体パターン３１０を含むものとして説明する。他の例として、図１３に示すように、本発明の他の実施例によるディスプレイ装置は、各画素の発光素子５００がポリシリコンからなる第１半導体パターン２１０を含む第１薄膜トランジスタ２００と電気的に連結されることができる。例えば、本発明の他の実施例によるディスプレイ装置は、各画素内に位置する駆動回路が第２半導体パターン３１０を含む第２薄膜トランジスタ３００は第１薄膜トランジスタ２００のオン／オフを制御するスイッチング薄膜トランジスタであり得る。第２薄膜トランジスタ３００は、発光素子５００に電流を供給する駆動薄膜トランジスタであり得る。
図１５は本発明の他の実施例によるディスプレイ装置を示す断面図である。
図１５を参照すると、本発明の他の実施例によるディスプレイ装置は、基板１００、第１バッファー絶縁膜１１０、第１ゲート絶縁膜１１１、第１層間絶縁膜１１２、第２バッファー絶縁膜１１３、第２ゲート絶縁膜１１４、第２層間絶縁膜１１５、オーバーコート層１３０、バンク絶縁膜１４０、スペーサー１５０、補助電極１６０、連結電極１７０、短絡防止パターン３７０、第１薄膜トランジスタ２００、第２薄膜トランジスタ３００、ストレージキャパシタ４００、発光素子５００、及び封止部材６００を含むことができる。
基板１００は表示装置の多様な構成要素を支持することができる。基板１００は、ガラス、又は可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有するプラスチック物質からなることができる。基板１００がプラスチック物質からなる場合、例えばポリイミド（ＰＩ）からなることもできる。基板１００がポリイミド（ＰＩ）からなる場合、基板１００の下部にガラスからなる支持基板が配置された状態で表示装置の製造工程が進み、表示装置の製造工程が完了した後、支持基板がリリース（ｒｅｌｅａｓｅ）されることができる。また、支持基板がリリースされた後、基板１００を支持するためのバックプレート（ｂａｃｋ ｐｌａｔｅ）が基板１００の下部に配置されることもできる。
基板１００がポリイミド（ＰＩ）からなる場合、水分成分がポリイミド（ＰＩ）からなる基板１００を通して第１薄膜トランジスタ２００又は発光素子５００まで浸透してディスプレイ装置の性能を低下させることがある。本発明の他の実施例によるディスプレイ装置は、透湿によるディスプレイ装置の性能が低下することを防止するために、二重ポリイミド（ＰＩ）から構成されることができる。そして、二つのポリイミド（ＰＩ）の間に無機膜を形成することにより、水分成分が下部のポリイミド（ＰＩ）を通過することを遮断して表示装置の信頼性を向上させることができる。
また、二つのポリイミド（ＰＩ）の間に無機膜を形成されていない場合、下部に配置されたポリイミド（ＰＩ）に荷電（ｃｈａｒｇｅ）された電荷がバックバイアス（Ｂａｃｋ Ｂｉａｓ）を形成して第１薄膜トランジスタ２００又は第２薄膜トランジスタ３００に影響を与えることができる。よって、ポリイミド（ＰＩ）に荷電（ｃｈａｒｇｅ）された電荷を遮断するために、別途の金属層を形成する必要がある。しかし、本発明の他の実施例によるディスプレイ装置は、二つのポリイミド（ＰＩ）の間に無機膜を形成することにより、下部に配置されたポリイミド（ＰＩ）に荷電（ｃｈａｒｇｅ）された電荷を遮断して製品の信頼性を向上させることができる。無機膜は、窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）の単一層又はこれらの多重層からなることができる。例えば、例えば、二酸化珪素（Ｓｉｌｉｃａ ｏｒ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ：ＳｉＯ２）物質で無機膜を形成することができる。そして、ポリイミド（ＰＩ）に荷電（ｃｈａｒｇｅ）された電荷を遮断するために、金属層を形成する工程を省略することができるので、工程を単純化し、生産コストを節減することができる。
第１バッファー絶縁膜１１０は基板１００の全面上に形成されることができる。第１バッファー絶縁膜１１０は、窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）の単一層又はこれらの多重層からなることができる。本発明の実施例によれば、第１バッファー絶縁膜１１０は、酸化シリコン（ＳｉＯｘ）と窒化シリコン（ＳｉＮｘ）が交互に形成された多重層から形成されることができる。例えば、第１バッファー絶縁膜１１０はｎ＋１個の層からなることができる。ここで、ｎは０、２、４、６、８のような０を含む偶数であり得る。よって、ｎ＝０の場合、第１バッファー絶縁膜１１０は単一層から形成される。そして、第１バッファー絶縁膜１１０は窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）であり得る。ｎ＝２の場合、第１バッファー絶縁膜１１０は３重層から形成されることができる。第１バッファー絶縁膜１１０が３重層から形成される場合、上部層及び下部層は酸化シリコン（ＳｉＯｘ）であり得、上部層と下部層との間に配置される中問層は窒化シリコン（ＳｉＮｘ）であり得る。そして、ｎ＝４の場合、第１バッファー絶縁膜１１０は５重層から形成されることができる。
このように、第１バッファー絶縁膜１１０が酸化シリコン（ＳｉＯｘ）と窒化シリコン（ＳｉＮｘ）が交互に形成された多重層からなる場合、第１バッファー絶縁膜１１０の最上層及び最下層は酸化シリコン（ＳｉＯｘ）物質から形成されることができる。例えば、複数層からなる第１バッファー絶縁膜１１０は、第１薄膜トランジスタ２００の第１半導体パターン２１０と接触する上部層、基板１００と接触する下部層、及び上部層と下部層との間に位置する中問層を含むことができる。そして、上部層及び下部層は酸化シリコン（ＳｉＯｘ）物質から形成されることができる。そして、多重層からなる第１バッファー絶縁膜１１０の上部層は下部層及び中問層の厚さより厚く形成されることができる。
第１薄膜トランジスタ２００は第１バッファー絶縁膜１１０上に配置されることができる。第１薄膜トランジスタ２００は、第１半導体パターン３１１、第１ゲート電極２３０、第１ソース電極２５０、及び第１ドレイン電極２６０を含むことができる。第１ソース電極２５０がドレイン電極からなることができ、第１ドレイン電極２６０がソース電極からなることができるが、これに限定されない。
第１バッファー絶縁膜１１０上には、第１薄膜トランジスタ２００の第１半導体パターン２１０が配置されることができる。第１半導体パターン２１０はポリシリコン（Ｐｏｌｙ－Ｓｉ）を含むことができる。例えば、第１半導体パターン２１０は低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ：ＬＴＰＳ）を含むことができる。ポリシリコン物質は移動度が高く（１００ｃｍ２／Ｖｓ以上）、エネルギー消費電力が低くて信頼性が高いので、表示素子用薄膜トランジスタを駆動する駆動素子用ゲートドライバー及び／又はマルチプレクサー（ＭＵＸ）などに適用可能である。そして、実施例によるディスプレイ装置において駆動薄膜トランジスタの半導体パターンとして適用されることができるが、これに限定されない。例えば、スイッチング薄膜トランジスタの半導体パターンとして適用されることもできる。本発明の実施例によれば、第１薄膜トランジスタ２００の第１半導体パターン２１０は駆動薄膜トランジスタの半導体パターンとして適用される。よって、第１薄膜トランジスタ２００は第１電極５１０と電気的に連結されて発光素子５００に電流を供給する駆動薄膜トランジスタであり得る。第１バッファー絶縁膜１１０上にアモルファスシリコン（ａ－Ｓｉ）物質を蒸着し、結晶化する工程によってポリシリコン層が形成されることができる。そして、ポリシリコン層をパターニングすることにより、第１半導体パターン２１０が形成されることができる。
第１半導体パターン２１０は、第１薄膜トランジスタ２００の駆動の際、チャネルが形成される第１チャネル領域２１０Ｃ、及び第１チャネル領域２１０Ｃ両側の第１ソース領域２１０Ｓ及び第１ドレイン領域２１０Ｄを含むことができる。第１ソース領域２１０Ｓは第１ソース電極２５０と連結された第１半導体パターン２１０の部分であり、第１ドレイン領域２１０Ｄは第１ドレイン電極２６０と連結された第１半導体パターン２１０の部分であり得る。第１ソース領域２１０Ｓ及び第１ドレイン領域２１０Ｄは第１半導体パターン２１０のイオンドーピング（不純物ドーピング）によって構成されることができる。第１ソース領域２１０Ｓ及び第１ドレイン領域２１０Ｄはポリシリコン物質にイオンドーピングすることにより生成されることができ、第１チャネル領域２１０Ｃはイオンドーピングされなかったポリシリコン物質として残った部分であり得る。
第１薄膜トランジスタ２００の第１半導体パターン２１０上に第１ゲート絶縁膜１１１が配置されることができる。第１ゲート絶縁膜１１１は、窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）の単一層又はこれらの多重層から構成されることができる。
第１ゲート絶縁膜１１１上に第１薄膜トランジスタ２００の第１ゲート電極２３０、及びストレージキャパシタ４００の第１ストレージ電極４１０が配置されることができる。
第１ゲート電極２３０及び第１ストレージ電極４１０は、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）のいずれか１種又はこれらの合金からなる単一層又は多重層から形成されることができる。
第１ゲート絶縁膜１１１、第１ゲート電極２３０、及び第１ストレージ電極４１０上に第１層間絶縁膜１１２が配置されることができる。第１層間絶縁膜１１２は窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）の単一層又はこれらの多重層から構成されることができる。
第１層間絶縁膜１１２上にストレージキャパシタ４００の第２ストレージ電極４２０が配置されることができる。第２ストレージ電極４２０は、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）のいずれか１種又はこれらの合金からなる単一層又は多重層から形成されることができる。第２ストレージ電極４２０は、第１層間絶縁膜１１２を挟んで第１ストレージ電極４１０と重畳することができる。そして、第２ストレージ電極４２０は、第１ストレージ電極４１０と同じ物質から形成されることができる。第２ストレージ電極４２０はディスプレイ装置の駆動特性と薄膜トランジスタの構造及びタイプなどに基づいて省略されることもできる。
第１層間絶縁膜１１２及び第２ストレージ電極４２０上に第２バッファー絶縁膜１１３が配置されることができる。第１バッファー絶縁膜１１０は窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）の単一層又はこれらの多重層から構成されることができる。
第２バッファー絶縁膜１１３上には第２薄膜トランジスタ３００の第２半導体パターン３１０が配置されることができる。第２半導体パターン３１０は酸化物半導体からなる酸化物半導体パターンであり得る。第２薄膜トランジスタ３００は、第２半導体パターン３１０、第２ゲート電極３３０、第２ソース電極３５０、及び第２ドレイン電極３６０を含むことができる。他の例として、第２ソース電極３５０がドレイン電極からなることができ、第２ドレイン電極３６０がソース電極からなることができる。
第２半導体パターン３１０は、第２薄膜トランジスタ３００の駆動の際にチャネルが形成される第２チャネル領域３１０Ｃ、第２チャネル領域３１０Ｃの両側の第２ソース領域３１０Ｓ、及び第２ドレイン領域３１０Ｄを含むことができる。第２ソース領域３１０Ｓは第２ソース電極３５０と連結された第２半導体パターン３１０の部分であり得、第２ドレイン領域３１０Ｄは第２ドレイン電極３１０Ｄと連結された第２半導体パターン３１０の部分であり得る。
第２半導体パターン３１０の酸化物半導体物質はポリシリコン物質よりバンドギャップが大きな物質であるので、オフ（Ｏｆｆ）状態で電子がバンドギャップを越えることができなく、よってオフ電流（Ｏｆｆ－Ｃｕｒｒｅｎｔ）が小さい。よって、酸化物半導体からなるアクティブ層を含む薄膜トランジスタはオン（Ｏｎ）時間が短くてオフ（Ｏｆｆ）時間を長く維持するスイッチング薄膜トランジスタに相応しいが、これに限定されない。例えば、駆動薄膜トランジスタとして適用されることもできる。そして、オフ電流が小さくて補助容量の大きさが減少することができるので、高解像度の表示素子に相応しい。図１５を参照すると、酸化物半導体を含む第２薄膜トランジスタ３００はディスプレイ装置のスイッチング薄膜トランジスタとして使われる。第２半導体パターン３１０は金属酸化物からなることができる。例えば、ＩＧＺＯ（ｉｎｄｉｕｍ－ｇａｌｌｉｕｍ－ｚｉｎｃ－ｏｘｉｄｅ）などの多様な金属酸化物からなることができる。第２薄膜トランジスタ３００の第２半導体パターン３１０は多様な金属酸化物の中でＩＧＺＯ層から形成されるものとして説明したが、これに限定されない。例えば、ＩＧＺＯではないＩＺＯ（ｉｎｄｉｕｍ－ｚｉｎｃ－ｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ－ｇａｌｌｉｕｍ－ｔｉｎ－ｏｘｉｄｅ）、又はＩＧＯ（ｉｎｄｉｕｍ－ｇａｌｌｉｕｍ－ｏｘｉｄｅ）などの他の金属酸化物から形成されることもできる。
第２半導体パターン３１０上に第２ゲート絶縁膜１１４及び第２ゲート電極３３０が形成されることができる。第２ゲート電極３３０は第２ゲート絶縁膜１１４を挟んで第２半導体パターン３１０と重畳することができる。例えば、第２ゲート電極３３０は第２ゲート絶縁膜１１４を挟んで第２半導体パターン３１０の第２チャネル領域３１０Ｃと重畳することができる。
第２ゲート絶縁膜１１４は第２半導体パターン３１０上に配置されることができる。第２ゲート絶縁膜１１４は窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）の単一層又はこれらの多重層から構成されることができる。第２ゲート絶縁膜１１４は、第２半導体パターン３１０の第２チャネル領域３１０Ｃと重畳し、第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄを露出するように、パターニングされることができる。
第２ゲート電極３３０は第２ゲート絶縁膜１１４上に配置されることができる。第２ゲート電極３３０は第２ゲート絶縁膜１１４及び第２チャネル領域３１０Ｃと重畳することができる。
第２ゲート電極３３０はゲート導電層３３２及び第１水素バリア層３３１を含むことができる。第１水素バリア層３３１は第２ゲート絶縁膜１１４上に配置され、ゲート導電層３３２は第１水素バリア層３３１上に配置されることができる。よって、ゲート導電層３３２は第１水素バリア層３３１を挟んで第２ゲート絶縁膜１１４及び第２チャネル領域３１０Ｃと重畳することができる。
第１水素バリア層３３１は、後続工程によって形成される構成要素によって発生した水素が第２半導体パターン３１０の第２チャネル領域３１０Ｃに浸透することを防止することができる。例えば、第１水素バリア層３３１は水素保存物質又は水素遮断物質を含むことができる。第１水素バリア層３３１は導電性物質を含むことができる。例えば、第１水素バリア層３３１は、水素（Ｈ）と安定的に結合することができる金属物質であり得る。例えば、チタン（Ｔｉ）、カルシウム（Ｃａ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、及びバナジウム（Ｖ）などの金属物質であり得る。もしくは、チタン（Ｔｉ）を含む合金金属であり得る。
第１水素バリア層３３１は第２ゲート絶縁膜１１４の上面と直接接触することができる。第１方向Ｘに、第１水素バリア層３３１の下面の幅は第２ゲート絶縁膜１１４の上面の幅より小さくてもよい。
第１水素バリア層３３１の両側面は第２ゲート絶縁膜１１４の両側面より内側に位置することができる。
第２ゲート絶縁膜１１４は、第２ゲート電極３３０と重畳しなくて第２ゲート電極３３０の両端から突出する突出部を有することができる。図３に示すように、第２ゲート絶縁膜１１４は第１水素バリア層３３１と重畳しないように延びることができる。よって、第２ゲート絶縁膜１１４は第２ゲート電極３３０の第１水素バリア層３３１の両端から突出する突出部を有することができる。例えば、第２ゲート絶縁膜１１４の側面１１４ｓが第１水素バリア層３３１の側面３３１ｓより外側に位置することができる。よって、第２ゲート絶縁膜１１４は、第１水素バリア層３３１の側面３３１ｓから突出する突出部を有することができる。そして、第２ゲート絶縁膜１１４の突出部は第１水素バリア層３３１と重畳しない。
図１５を参照すると、本発明の他の実施例によるディスプレイ装置において、第１水素バリア層３３１の両側には短絡防止パターン３７０を含むことができる。また、短絡防止パターン３７０は、第１水素バリア層３３１の左側に配置された第１短絡防止パターン３７１及び第１水素バリア層３３１の右側に配置された第２短絡防止パターン３７２を含むことができる。例えば、第１短絡防止パターン３７１及び第２短絡防止パターン３７２は第２ゲート絶縁膜１１４の突出部に位置することができる。よって、短絡防止パターン３７０は第２ゲート絶縁膜１１４の突出部に位置することができる。
第１水素バリア層３３１はゲート導電層３３２と重畳することができる。そして、第１短絡防止パターン３７１及び第２短絡防止パターン３７２はゲート導電層３３２と重畳しなくてもよい。よって、第１水素バリア層３３１の上面はゲート導電層３３２と接触し、第１水素バリア層３３１の下面は第２ゲート絶縁膜１１４と接触することができる。そして、短絡防止パターン３７０の上面は第２層間絶縁膜１１５と接触し、短絡防止パターン３７０の下面は第２ゲート絶縁膜１１４と接触することができる。また、短絡防止パターン３７０は第１水素バリア層３３１の両側面と接触することができる。
第１短絡防止パターン３７１及び第２短絡防止パターン３７２は第１水素バリア層３３１とは異なる物質からなることができる。例えば、第１水素バリア層３３１がチタン（Ｔｉ）金属を含む場合、第１短絡防止パターン３７１及び第２短絡防止パターン３７２はチタン酸化物系（ＴｉＯｘ）物質を含むことができる。
これにより、本発明の他の実施例によるディスプレイ装置は、短絡防止パターン３７０によって第２ゲート電極３３０と酸化物半導体パターン３１０との間のショートすなわち短絡（ｓｈｏｒｔ）を防止することができる。よって、本発明の他の実施例によるディスプレイ装置は、駆動回路の信頼性が効果的に向上することができる。
例えば、第２ゲート絶縁膜１１４上に配置される第２ゲート電極３３０を形成するために、湿式エッチング（ｗｅｔｅｔｃｈ）工程を進めることができる。このように、第２ゲート電極３３０の形成のための湿式エッチング（ｗｅｔｅｔｃｈ）工程の際、エッチング溶液（ｅｔｃｈａｎｔ）によって酸化物半導体パターン３１０の物質が第２ゲート絶縁膜１１４の側面１１４ｓに蒸着することができる。例えば、酸化物半導体パターン３１０のインジウム（Ｉｎ）が第２ゲート絶縁膜１１４の側面１１４ｓに蒸着して残膜として存在することができる。そして、第２ゲート絶縁膜１１４の側面１１４ｓに沿って蒸着したインジウム（Ｉｎ）残膜により、酸化物半導体パターン３１０と第２ゲート電極３３０との間のショート（ｓｈｏｒｔ）が発生し得る。しかし、本発明の実施例によるディスプレイ装置のように、第１水素バリア層３３１の両側に短絡防止パターン３７０を形成することにより、インジウム（Ｉｎ）残膜に起因する酸化物半導体パターン３１０と第２ゲート電極３３０との間のショート（ｓｈｏｒｔ）を防止することができる。
第１水素バリア層３３１上に配置されたゲート導電層３３２は金属物質を含むことができる。そして、ゲート導電層３３２の抵抗は第１水素バリア層３３１の抵抗より低くてもよい。例えば、ゲート導電層３３２は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タングステン（Ｗ）及び銅（Ｃｕ）のような金属を含むことができる。ゲート導電層３３２の厚さは第１水素バリア層３３１の厚さより大きくもよい。これにより、本発明の実施例によるディスプレイ装置は、第１水素バリア層３３１による信号遅延が最小化することができる。
ゲート導電層３３２のモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タングステン（Ｗ）及び銅（Ｃｕ）のような金属は第１水素バリア層３３１に比べて相対的に水素（Ｈ）との結合が不安定な金属である。ゲート導電層３３２上に第２層間絶縁膜１１５を形成するための蒸着工程の際、チャンバー（ｃｈａｍｂｅｒ）内の水素（Ｈ）がゲート導電層３３２の金属物質と不安定な状態で結合することができる。そして、後続工程である熱処理工程によってゲート導電層３３２の金属物質と水素（Ｈ）との間の不安定な結合が切れることができる。ゲート導電層３３２の金属と水素（Ｈ）の結合が切れ、ゲート導電層３３２から放出された水素（Ｈ）は第２薄膜トランジスタ３００の第２半導体パターン３１０に浸透するようになる。そして、第２半導体パターン３１０に浸透した水素（Ｈ）は第２半導体パターン３１０で再水素化して第２薄膜トランジスタ３００の特性を低下させる要因となることができる。
よって、ゲート導電層３３２の下面と第２ゲート絶縁膜１１４の上面との間に配置された第１水素バリア層３３１はゲート導電層３３２から放出された水素（Ｈ）と結合することができる。よって、水素（Ｈ）と安定的に結合することができる金属物質からなる第１水素バリア層３３１は、製造工程で発生した水素（Ｈ）との安定的な結合により、第２半導体パターン３１０の第２チャネル領域３１０Ｃに水素（Ｈ）が浸透することを防止することができる。また、第２チャネル領域３１０Ｃが再水素化することを防止し、第２薄膜トランジスタ３００の特性が低下することを防止することができる。
ゲート導電層３３２は第１水素バリア層３３１と一緒に形成されることができる。例えば、ゲート導電層３３２の側面は第１水素バリア層３３１の側面に連続して段差なしに整列されることができる。よって、第１水素バリア層３３１の上面の幅とゲート導電層３３２の下面の幅は同一であり得る。
第２ゲート電極３３０、第２半導体パターン３１０、及び第２バッファー絶縁膜１１３上に第２層間絶縁膜１１５が配置されることができる。第２層間絶縁膜１１５は、シリコン酸化物（ＳｉＯｘ）又はシリコンチッ化物（ＳｉＮｘ）系物質の単一層又はこれらの多重層からなることができる。
第２層間絶縁膜１１５をエッチング（ｅｔｃｈｉｎｇ）して、第２薄膜トランジスタ３００の第２半導体パターン３１０を露出するためのコンタクトホールを形成することができる。例えば、第２層間絶縁膜１１５には、第２半導体パターン３１０の第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄを露出するコンタクトホールが形成されることができる。
そして、第２層間絶縁膜１１５、第２バッファー絶縁膜１１３、第１層間絶縁膜１１２、及び第１ゲート絶縁膜１１１をエッチングして、第１薄膜トランジスタ２００の第１半導体パターン２１０を露出するためのコンタクトホールを形成することができる。例えば、第２層間絶縁膜１１５、第２バッファー絶縁膜１１３、第１層間絶縁膜１１２、及び第１ゲート絶縁膜１１１をエッチングして、第１半導体パターン２１０の第１ソース領域２１０Ｓ及び第１ドレイン領域２１０Ｄを露出するコンタクトホールを形成することができる。
また、第２層間絶縁膜１１５及び第２バッファー絶縁膜１１３をエッチングして、第２ストレージ電極４２０を露出するコンタクトホールを形成することができる。
第２層間絶縁膜１１５上には、連結電極１７０、第１薄膜トランジスタ２００の第１ソース電極２５０及び第１ドレイン電極２６０、及び第２薄膜トランジスタ３００の第２ソース電極３５０及び第２ドレイン電極３６０が配置されることができる。
第１薄膜トランジスタ２００の第１ソース電極２５０及び第１ドレイン電極２６０は、第２層間絶縁膜１１５、第２バッファー絶縁膜１１３、第１層間絶縁膜１１２、及び第１ゲート絶縁膜１１１に形成されたコンタクトホールを通して第１半導体パターン２１０の第１ソース領域２１０Ｓ及び第１ドレイン領域２１０Ｄと連結されることができる。
そして、第２薄膜トランジスタ３００の第２ソース電極３５０及び第２ドレイン電極３６０は、第２層間絶縁膜１１５に形成されたコンタクトホールを通して第２半導体パターン３１０の第２ソース領域３１０Ｓ及び第２ドレイン領域３１０Ｄと連結されることができる。
また、連結電極１７０は第２薄膜トランジスタ３００の第２ソース電極３５０と電気的に連結されることができる。他の例として、連結電極１７０は第２薄膜トランジスタ３００の第２ドレイン電極３６０と連結されることができる。連結電極１７０は、第２層間絶縁膜１１５及び第２バッファー絶縁膜１１３に形成されたコンタクトホールを通してストレージキャパシタ４００の第２ストレージ電極４２０と電気的に連結されることができる。よって、連結電極１７０はストレージキャパシタ４００と第２薄膜トランジスタ３００を電気的に連結することができる。連結電極１７０は第２薄膜トランジスタ３００の第２ソース電極３５０と互いに連結された一体型であり得る。他の例として、連結電極１７０は第２薄膜トランジスタ３００の第２ドレイン電極３６０と互いに連結された一体型であり得る。
連結電極１７０、第１薄膜トランジスタ２００の第１ソース電極２５０及び第１ドレイン電極２６０、及び第２薄膜トランジスタ３００の第２ソース電極３５０及び第２ドレイン電極３６０は同じ工程によって形成されることができる。そして、連結電極１７０、第１薄膜トランジスタ２００の第１ソース電極２５０及び第１ドレイン電極２６０、及び第２薄膜トランジスタ３００の第２ソース電極３５０及び第２ドレイン電極３６０は同じ物質であり得、同じ層上に配置されることができる。例えば、図１５に示すように、連結電極１７０、第１薄膜トランジスタ２００の第１ソース電極２５０及び第１ドレイン電極２６０、及び第２薄膜トランジスタ３００の第２ソース電極３５０及び第２ドレイン電極３６０は第２層間絶縁膜１１５の上面に接触して配置されることができる。そして、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）のいずれか１種又はこれらの合金からなる単一層又は多重層から形成されることができる。
連結電極１７０、第１薄膜トランジスタ２００の第１ソース電極２５０及び第１ドレイン電極２６０、第２薄膜トランジスタ３００の第２ソース電極３５０及び第２ドレイン電極３６０、及び第２層間絶縁膜１１５上にオーバーコート層１３０が形成されることができる。オーバーコート層１３０は、第１オーバーコート層１３１及び第２オーバーコート層１３２を含むことができる。
第１オーバーコート層１３１は、連結電極１７０、第１薄膜トランジスタ２００の第１ソース電極２５０及び第１ドレイン電極２６０、第２薄膜トランジスタ３００の第２ソース電極３５０及び第２ドレイン電極３６０、及び第２層間絶縁膜１１５上に配置されることができる。
第１オーバーコート層１３１には、第１薄膜トランジスタ２００の第１ドレイン電極２６０を露出させるためのコンタクトホールが形成されることができる。しかし、これに限定されなく、第１オーバーコート層１３１には、第１薄膜トランジスタ２００の第１ソース電極２５０を露出させるためのコンタクトホールが形成されることができる。第１オーバーコート層１３１は有機物質層であり得る。例えば、第１オーバーコート層１３１は、アクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）などの有機物質から形成されることができる。
補助電極１６０は第１オーバーコート層１３２上に配置されることができる。そして、補助電極１６０は第１オーバーコート層１３２のコンタクトホールを通して第１薄膜トランジスタ２００の第１ドレイン電極２６０と連結されることができる。補助電極１６０は第１薄膜トランジスタ２００と第１電極５１０を電気的に連結することができる。補助電極１６０は、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）のいずれか１種又はこれらの合金からなる単一層又は多重層から形成されることができる。補助電極１６０は、第１薄膜トランジスタ２００の第１ソース電極２５０及び第１ドレイン電極２６０と同じ物質から形成されることができる。
第２オーバーコート層１３２は補助電極１６０及び第１オーバーコート層１３１上に配置されることができる。そして、図１５に示すように、第２オーバーコート層１３２には、補助電極１６０を露出させるためのコンタクトホールが形成されることができる。第２オーバーコート層１３２は有機物質層であり得る。例えば、第２オーバーコート層１３２は、アクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、及びポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）などの有機物質から形成されることができる。
第２オーバーコート層１３２上に発光素子５００の第１電極５１０が配置されることができる。第１電極５１０は、第２オーバーコート層１３２に形成されたコンタクトホールを通して補助電極１６０と電気的に連結されることができる。よって、第１電極５１０は、第２オーバーコート層１３２に形成されたコンタクトホールを通して補助電極１６０と連結されることにより、第１薄膜トランジスタ２００と電気的に連結されることができる。第１電極１７０と連結された第１薄膜トランジスタ２００は発光素子５００に電流を供給する駆動薄膜トランジスタであり得る。
第１電極５１０は、透明導電膜及び高反射効率の不透明導電膜を含む多層構造を有するように形成されることができる。透明導電膜としては、インジウム－スズ－酸化物（ＩＴＯ）又はインジウム－亜鉛－酸化物（ＩＺＯ）のような仕事関数値の比較的大きな素材からなることができる。そして、不透明導電膜としては、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、鉛（Ｐｂ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）又はこれらの合金を含む単一層又は多重層構造からなることができる。例えば、第１電極５１０は、透明導電膜、不透明導電膜、及び透明導電膜が順次形成されることができる。しかし、これに限定されなく、例えば、透明導電膜及び不透明導電膜が順次形成されることができる。
本発明の実施例によるディスプレイ装置は上部発光（Ｔｏｐ Ｅｍｉｓｓｉｏｎ）表示装置であるので、第１電極５１０はアノード電極であり得る。ディスプレイ装置が下部発光（Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ）の場合、第２オーバーコート層１３２上に配置された第１電極５１０はカソード電極であり得る。
第１電極５１０及び第２オーバーコート層１３２上にはバンク絶縁膜１４０が配置されることができる。バンク絶縁膜１４０には、第１電極５１０を露出するための開口部が形成されることができる。バンク絶縁膜１４０はディスプレイ装置の発光領域を定義することができるので、画素定義膜と言うこともできる。バンク絶縁膜１４０上にはスペーサー１５０がさらに配置されることができる。そして、第１電極５１０上には発光素子５００の発光層５２０がさらに配置されることができる。
発光層５２０は、第１電極５１０上に正孔層（ＨＬ）、発光物質層（ＥＭＬ）、電子層（ＥＬ）の順に又は逆順に形成されることができる。
その他にも、発光層５２０は電荷生成層（Ｃｈａｒｇｅ Ｇｅｎｅｒａｔｉｏｎ Ｌａｙｅｒ：ＣＧＬ）を挟んで第１発光層及び第２発光層を備えることもできる。このような場合、第１発光層及び第２発光層のいずれか一発光物質層は青色光を生成し、第１発光層及び第２発光層の他の一つの発光物質層は黄色－緑色光を生成することにより、第１発光層及び第２発光層を通して白色光を生成することができる。第１発光層及び第２発光層を通して生成された白色光は発光層の上部に位置するカラーフィルターに入射してカラー映像を具現することができる。他の例として、別途のカラーフィルターなしに各発光層で各サブ画素に対応するカラー光を生成してカラー映像を具現することもできる。例えば、赤色（Ｒ）サブ画素の発光層は赤色光を、緑色（Ｇ）サブ画素の発光層は緑色光を、青色（Ｂ）サブ画素の発光層は青色光を生成することもできる。
図１５を参照すると、発光層５２０上には発光素子５００の第２電極５３０がさらに配置されることができる。第２電極５３０は発光層５２０を挟んで第１電極５１０と重畳することができる。本発明の実施例によるディスプレイ装置において、第２電極５３０はカソード電極であり得る。
第２電極５３０上には水分浸透を抑制する封止部材６００がさらに配置されることができる。封止部材６００は、第１封止層６１０、第２封止層６２０及び第３封止層６３０を含むことができる。第２封止層６２０は、第１封止層６１０及び第３封止層６３０と異なる物質を含むことができる。例えば、第１封止層６１０及び第３封止層６３０は無機絶縁物質から形成された無機絶縁膜であり、第２封止層６２０は有機絶縁物質から形成された有機絶縁膜であり得る。封止部材６００の第１封止層６１０は第２電極５３０上に配置されることができる。そして、第２封止層６２０は第１封止層６１０上に配置されることができる。また、第３封止層６３０は第２封止層６２０上に配置されることができる。
封止部材６００の第１封止層６１０及び第３封止層６３０は、窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）などの無機物質から形成されることができる。封止部６００の第２封止層６２０は、アクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、及びポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）などの有機物質から形成されることができる。
以下で本発明の実施例によるディスプレイ装置を説明する。
本発明の実施例によるディスプレイ装置は、素子基板上に位置するとともにソース領域とドレイン領域との間に位置するチャネル領域を含む酸化物半導体パターン、酸化物半導体パターンのチャネル領域と重畳し、第１水素バリア層とゲート導電層の積層構造であるゲート電極、及び酸化物半導体パターンとゲート電極との間に位置し、酸化物半導体パターンのソース領域及びドレイン領域を露出するゲート絶縁膜を含むことができる。そして、ゲート電極は、ソース領域に隣接したゲート絶縁膜の一部領域及びドレイン領域に隣接したゲート絶縁膜の一部領域を露出することができる。
本発明の実施例によれば、ゲート導電層の側面は第１水素バリア層の側面とともに垂直に整列されることができる。
本発明の実施例によれば、ゲート絶縁膜はゲート電極によって露出された領域内に位置する段差部を含むことができる。
本発明の実施例によれば、ゲート電極は段差部から離隔する側面を含むことができる。
本発明の実施例によれば、第１水素バリア層はゲート絶縁膜とゲート導電層との間に位置することができる。
本発明の実施例によれば、第１水素バリア層はゲート絶縁膜と接触することができる。
本発明の実施例によれば、ゲート電極は第２水素バリア層をさらに含むことができる。そして、ゲート導電層は第１水素バリア層と第２水素バリア層との間に位置することができる。
本発明の実施例によれば、第２水素バリア層は前記ゲート導電層の外側に突出する先端領域を含むことができる。
本発明の実施例によるディスプレイ装置は、素子基板上に位置するとともに第１方向に平行に位置するソース領域、チャネル領域及びドレイン領域を含む酸化物半導体パターン、酸化物半導体パターンのチャネル領域上に位置するゲート絶縁膜、及びゲート絶縁膜上に位置し、第１方向に垂直な第２方向に延びるゲート電極を含むことができる。そして、ゲート電極は水素バリア層とゲート導電層の積層構造であり得る。また、第１方向へのゲート電極の長さは第１方向へのゲート絶縁膜の長さより小さくてもよい。
本発明の実施例によれば、水素バリア層の厚さはゲート導電層の厚さより小さくてもよい。
本発明の実施例によれば、第２方向へのゲート電極の長さは第２方向へのゲート絶縁膜の長さより長くてもよい。
本発明の実施例によれば、第１方向に延びる酸化物半導体パターンの側面上にはゲート絶縁膜及びゲート電極が積層されることができる。
本発明の実施例によれば、第１方向にゲート導電層は水素バリア層より小さい長さを有することができる。
本発明の実施例によれば、ゲート電極はゲート絶縁膜の縁部を露出し、ゲート絶縁膜はゲート電極の外側に位置する段差部を含むことができる。そして、水素バリア層の側面は各段差部の側壁とともに垂直に整列されることができる。
本発明の実施例によるディスプレイ装置は、ポリシリコンを含む第１半導体パターン、第１ゲート絶縁膜を挟んで第１半導体パターンと重畳する第１ゲート電極、及び第１半導体パターンと連結される第１ソース電極及び第２ドレイン電極を含む第１薄膜トランジスタと、酸化物半導体を含む第２半導体パターン、第２ゲート絶縁膜を挟んで第２半導体パターンと重畳する第２ゲート電極、及び第２半導体パターンと連結される第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタとを含むことができる。そして、第２ゲート電極は、第２ゲート絶縁膜上に配置されたゲート導電層及びゲート導電層と第２ゲート絶縁膜との間に配置された水素バリア層を含むことができる。また、水素バリア層の両側面は第２ゲート絶縁膜の両側面より内側に位置することができる。
本発明の実施例によれば、ゲート導電層と水素バリア層は互いに異なる金属物質を含むことができる。
本発明の実施例によれば、ゲート導電層の厚さは水素バリア層の厚さより大きくてもよい。
本発明の実施例によれば、水素バリア層はチタン（Ｔｉ）金属又はチタン合金を含むことができる。
本発明の実施例によれば、第２ゲート絶縁膜の上面は水素バリア層と重畳しないように延びた突出部を含むことができる。
本発明の実施例によれば、第２ゲート絶縁膜の突出部は段差部を有することができる。
本発明の実施例によれば、第２ゲート絶縁膜は水素バリア層と重畳する領域で第１厚さを有し、水素バリア層と重畳しない領域で第２厚さを有することができる。
本発明の実施例によれば、第２ゲート絶縁膜の突出部に位置する短絡防止パターンをさらに含み、短絡防止パターンは、水素バリア層の左側面と接触する第１短絡防止パターン及び水素バリア層の右側面と接触する第２短絡防止パターンを含むことができる。
本発明の実施例によれば、短絡防止パターンはチタン酸化物系（ＴｉＯｘ）物質を含むことができる。
以上で添付図面に基づいて本発明の実施例を詳細に説明したが、本発明は必ずしもこのような実施例に限られるものではなく、本発明の技術的思想を逸脱しない範疇内で多様に変形実施が可能である。よって、本発明で開示した実施例は本発明の技術的思想を限定するためのものではなくて説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。したがって、以上で記述した実施例は全ての面で例示的なもので限定的なものではないことを理解しなければならない。本発明の保護範囲は以下の請求の範囲によって解釈されなければならなく、それと同等な範囲内にある全ての技術思想は本発明の権利範囲に含まれるものに解釈しなければならない。
１００ 素子基板
２００ 第１薄膜トランジスタ
３００ 第２薄膜トランジスタ
３１０ 第２半導体パターン
１１４ 第２ゲート絶縁膜
１１４ｒ 段差部
３３０ 第２ゲート電極
３３１ 第１水素バリア層
３３２ ゲート導電層
４００ ストレージキャパシタ
５００ 発光素子
６００ 封止部材

Claims (24)

  1. 素子基板上に位置し、ソース領域とドレイン領域との間に位置するチャネル領域を含む酸化物半導体パターンと、
    前記酸化物半導体パターンの前記チャネル領域と重畳し、第１水素バリア層とゲート導電層と第２水素バリア層の積層構造であり、前記ゲート導電層は前記第１水素バリア層と前記第２水素バリア層との間に位置する、ゲート電極と、
    前記酸化物半導体パターンと前記ゲート電極との間に位置し、前記酸化物半導体パターンの前記ソース領域及び前記ドレイン領域を露出するゲート絶縁膜とを含み、
    前記ゲート導電層の側面は、前記第１水素バリア層の側面に垂直に整列され、
    前記第２水素バリア層は、前記ゲート導電層の側面に突出する先端領域を含み、
    前記ゲート電極は、前記ソース領域に隣接した前記ゲート絶縁膜の一部及び前記ドレイン領域に隣接した前記ゲート絶縁膜の一部を露出する、ディスプレイ装置。
  2. 前記ゲート絶縁膜は、前記ゲート電極によって露出された領域内に位置する段差部を含む、請求項１に記載のディスプレイ装置。
  3. 前記ゲート電極は、前記段差部から離隔する側面を含む、請求項２に記載のディスプレイ装置。
  4. 前記第１水素バリア層は、前記ゲート絶縁膜と前記ゲート導電層との間に位置する、請求項１に記載のディスプレイ装置。
  5. 前記第１水素バリア層は、前記ゲート絶縁膜と接触する、請求項４に記載のディスプレイ装置。
  6. 前記第１水素バリア層の側面が各段差部の側壁より内側に位置する、請求項２に記載のディスプレイ装置。
  7. 素子基板上に位置し、第１方向に互いに平行に位置するソース領域、チャネル領域及びドレイン領域を含む酸化物半導体パターンと、
    前記酸化物半導体パターンの前記チャネル領域上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、前記第１方向に垂直な第２方向に延びるゲート電極とを含み、
    前記ゲート電極は、順に積層された、第１水素バリア層とゲート導電層と第２水素バリア層とを含み、
    前記ゲート導電層の側面は、前記第１水素バリア層の側面に垂直に整列され、
    前記第２水素バリア層は、前記ゲート導電層の側面に突出する先端領域を含み、
    前記第１方向の前記ゲート電極の長さは前記第１方向の前記ゲート絶縁膜の長さより小さい、ディスプレイ装置。
  8. 前記第１水素バリア層の厚さは前記ゲート導電層の厚さより小さい、請求項７に記載のディスプレイ装置。
  9. 前記第２方向の前記ゲート電極の長さは前記第２方向の前記ゲート絶縁膜の長さより長い、請求項７に記載のディスプレイ装置。
  10. 前記酸化物半導体パターンの前記第１方向に延びる側面上には前記ゲート絶縁膜及び前記ゲート電極が積層される、請求項９に記載のディスプレイ装置。
  11. 前記ゲート電極は前記ゲート絶縁膜の縁部を露出し、
    前記ゲート絶縁膜は前記ゲート電極の外側に位置する段差部を含み、
    前記第１水素バリア層の側面は各段差部の側壁に垂直に整列される、請求項７に記載のディスプレイ装置。
  12. 前記第１方向において、前記第１水素バリア層の下面は前記ゲート絶縁膜の下面より小さい幅を有する、請求項７に記載のディスプレイ装置。
  13. ポリシリコンを含む第１半導体パターン、第１ゲート絶縁膜を挟んで前記第１半導体パターンと重畳する第１ゲート電極、及び前記第１半導体パターンと連結される第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、
    酸化物半導体を含む第２半導体パターン、第２ゲート絶縁膜を挟んで前記第２半導体パターンと重畳する第２ゲート電極、及び前記第２半導体パターンと連結される第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタとを含み、
    前記第２ゲート電極は、前記第２ゲート絶縁膜上に配置された第１水素バリア層、前記第１水素バリア層上に配置されたゲート導電層、及び前記ゲート導電層上に配置された第２水素バリア層を含み、
    前記ゲート導電層の側面は、前記第１水素バリア層の側面に垂直に整列され、
    前記第２水素バリア層は、前記ゲート導電層の側面に突出する先端領域を含み、
    前記第１水素バリア層の両側面は、前記第２ゲート絶縁膜の両側面より内側に位置する、ディスプレイ装置。
  14. 前記ゲート導電層と前記第１水素バリア層は互いに異なる金属物質を含む、請求項１３に記載のディスプレイ装置。
  15. 前記ゲート導電層の厚さは前記第１水素バリア層の厚さより大きい、請求項１３に記載のディスプレイ装置。
  16. 前記第１水素バリア層は、チタン（Ｔｉ）金属又はチタン合金を含む、請求項１４に記載のディスプレイ装置。
  17. 前記第２ゲート絶縁膜の上面は、前記第１水素バリア層と重畳せずに延びる突出部を含む、請求項１４に記載のディスプレイ装置。
  18. 前記第２ゲート絶縁膜の前記突出部は段差部を有する、請求項１７に記載のディスプレイ装置。
  19. 前記第２ゲート絶縁膜は、前記第１水素バリア層と重畳する領域で第１厚さを有し、前記第１水素バリア層と重畳しない領域で第２厚さを有する、請求項１８に記載のディスプレイ装置。
  20. 前記第２ゲート絶縁膜の前記突出部に位置する短絡防止パターンをさらに含み、
    前記短絡防止パターンは、
    前記第１水素バリア層の左側面と接触するように配置された第１短絡防止パターン、及び
    前記第１水素バリア層の右側面と接触するように配置された第２短絡防止パターン
    を含む、請求項１７に記載のディスプレイ装置。
  21. 前記短絡防止パターンは、チタン酸化物系（ＴｉＯｘ）物質を含む、請求項２０に記載のディスプレイ装置。
  22. 前記第１厚さが前記第２厚さよりも大きい、請求項１９に記載のディスプレイ装置。
  23. 前記第２半導体パターンと前記第２ゲート電極との上に位置する層間絶縁膜をさらに含み、
    前記短絡防止パターンの上面は前記層間絶縁膜と接触して、前記短絡防止パターンの下面は前記第２ゲート絶縁膜と接触する、請求項２０に記載のディスプレイ装置。
  24. 前記第１短絡防止パターン及び前記第２短絡防止パターンは、前記第１水素バリア層とは異なる物質を含む、請求項２０に記載のディスプレイ装置。
JP2020115664A 2019-07-04 2020-07-03 ディスプレイ装置 Active JP7152448B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20190080636 2019-07-04
KR10-2019-0080636 2019-07-04
KR10-2019-0180098 2019-12-31
KR1020190180098A KR20210004795A (ko) 2019-07-04 2019-12-31 디스플레이 장치

Publications (2)

Publication Number Publication Date
JP2021013021A JP2021013021A (ja) 2021-02-04
JP7152448B2 true JP7152448B2 (ja) 2022-10-12

Family

ID=74142651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020115664A Active JP7152448B2 (ja) 2019-07-04 2020-07-03 ディスプレイ装置

Country Status (3)

Country Link
US (1) US20230207570A1 (ja)
JP (1) JP7152448B2 (ja)
KR (1) KR20210004795A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338245A1 (en) 2016-05-20 2017-11-23 Samsung Display Co., Ltd. Thin film transistor, a method of manufacturing the same, and a display apparatus including the same
JP2018139296A (ja) 2013-05-16 2018-09-06 株式会社半導体エネルギー研究所 半導体装置
JP2019062141A (ja) 2017-09-28 2019-04-18 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
JP2019075573A (ja) 2014-02-05 2019-05-16 株式会社半導体エネルギー研究所 半導体装置
US20190157367A1 (en) 2015-12-02 2019-05-23 Samsung Display Co., Ltd. Thin film transistor array panel and organic light emitting diode display including the same
JP2019087552A (ja) 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018139296A (ja) 2013-05-16 2018-09-06 株式会社半導体エネルギー研究所 半導体装置
JP2019075573A (ja) 2014-02-05 2019-05-16 株式会社半導体エネルギー研究所 半導体装置
US20190157367A1 (en) 2015-12-02 2019-05-23 Samsung Display Co., Ltd. Thin film transistor array panel and organic light emitting diode display including the same
US20170338245A1 (en) 2016-05-20 2017-11-23 Samsung Display Co., Ltd. Thin film transistor, a method of manufacturing the same, and a display apparatus including the same
JP2019062141A (ja) 2017-09-28 2019-04-18 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
JP2019087552A (ja) 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ

Also Published As

Publication number Publication date
KR20210004795A (ko) 2021-01-13
US20230207570A1 (en) 2023-06-29
JP2021013021A (ja) 2021-02-04

Similar Documents

Publication Publication Date Title
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
US11011552B2 (en) Method for manufacturing a display substrate comprising interconnected first and second wirings
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
KR101677264B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US11765935B2 (en) Display apparatus
US7948167B2 (en) Organic light emitting device and manufacturing method thereof
TW202036895A (zh) 顯示裝置
JP2009015344A (ja) 有機電界発光素子とその製造方法
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
JP2011081363A (ja) 有機発光表示装置及びその製造方法
US10847594B2 (en) Organic light emitting display device
JP2008016427A (ja) 有機電界発光素子及びその製造方法
US8610123B2 (en) Organic light emitting diode display and manufacturing method thereof
JP2001100655A (ja) Ｅｌ表示装置
US20230207570A1 (en) Display Apparatus
KR101822120B1 (ko) 유기 발광 표시 장치의 제조 방법
US11616082B2 (en) Display apparatus
KR100490351B1 (ko) 유기전계 발광소자와 그 제조방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
WO2022176386A1 (ja) 半導体装置および半導体装置の作製方法
US11894504B2 (en) Display apparatus having a substrate hole
JP2022077412A (ja) 薄膜トランジスタ回路
JP2022077413A (ja) 酸化物半導体薄膜トランジスタ
KR20210004794A (ko) 표시 장치
JP2009238580A (ja) Ｅｌパネル及びｅｌパネルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220929

R150 Certificate of patent or registration of utility model

Ref document number: 7152448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150