KR20130005854A - 유기전계 발광소자용 기판 및 그 제조 방법 - Google Patents

유기전계 발광소자용 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130005854A
KR20130005854A KR1020110067499A KR20110067499A KR20130005854A KR 20130005854 A KR20130005854 A KR 20130005854A KR 1020110067499 A KR1020110067499 A KR 1020110067499A KR 20110067499 A KR20110067499 A KR 20110067499A KR 20130005854 A KR20130005854 A KR 20130005854A
Authority
KR
South Korea
Prior art keywords
layer
forming
electrode
substrate
wiring
Prior art date
Application number
KR1020110067499A
Other languages
English (en)
Other versions
KR101415684B1 (ko
Inventor
최희동
전승준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110067499A priority Critical patent/KR101415684B1/ko
Priority to US13/339,097 priority patent/US8603845B2/en
Priority to CN201110453864.5A priority patent/CN102867839B/zh
Publication of KR20130005854A publication Critical patent/KR20130005854A/ko
Priority to US14/077,937 priority patent/US8748897B2/en
Application granted granted Critical
Publication of KR101415684B1 publication Critical patent/KR101415684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 다수의 화소영역을 갖는 표시영역과 이의 외측으로 전원부를 포함하는 비표시영역이 정의된 기판 상의 상기 각 화소영역의 경계에 층간절연막을 개재하여 서로 교차하며 형성된 게이트 배선 및 데이터 배선과; 상기 각 화소영역에 정의된 소자영역에 순차 적층된 폴리실리콘의 반도체층과, 게이트 절연막과, 상기 반도체층 중앙부에 대응하는 게이트 전극과, 상기 층간절연막과, 상기 반도체층과 접촉하며 서로 이격하는 소스 전극 및 드레인 전극으로 구성된 박막트랜지스터와; 상기 층간절연막 위로 상기 데이터 배선과 동일한 물질로 이루어지며 상기 전원부에 구비된 다수의 제 1 보조배선과; 상기 박막트랜지스터 위로 유기절연물질로 이루어지며, 상기 드레인 전극을 노출시키는 드레인 콘택홀과 상기 전원부에 상기 층간절연막과 상기 다수의 제 1 보조배선을 노출시키는 홈을 구비하며 형성된 보호층과; 상기 보호층 상부로 상기 드레인 전극과 접촉하며 각 화소영역에 형성된 제 1 전극 및 상기 전원부에 대응하여 상기 제 1 보조배선과 접촉하는 배선 연결패턴을 포함하며, 상기 홈이 구비된 상기 전원부 중 상기 배선 연결패턴과 중첩하는 부분의 상기 제 1 보조배선에 대해서는 상기 보호층이 형성되며, 상기 보호층에는 상기 제 1 보조배선의 표면을 노출시키는 배선 콘택홀이 구비된 것이 특징인 유기전계 발광소자용 기판 및 이의 제조 방법을 제공한다.

Description

유기전계 발광소자용 기판 및 그 제조 방법{Substrate for organic electro luminescent device and method of fabricating the same}
본 발명은 유기전계 발광소자용 기판에 관한 것으로, 특히 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비하면서도 제조 공정이 단순화되며 소스 및 드레인 전극과 동일한 물질로 동일한 층에 형성되는 배선의 손상을 방지할 수 있는 어레이 기판 및 그 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치가 제안되고 있다.
이 중 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현에 안정적이다.
또한, 유기전계 발광소자는 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하며, 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.
이와 같은 장점으로 인해 유기전계 발광소자는 차세대 평판표시장치로서 가장 주목받고 있다.
이러한 유기전계 발광소자에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 박막트랜지스터를 구비한 어레이 기판이 구비되고 있다.
이때, 유기전계 발광소자용 어레이 기판의 경우, 소자적 안정성을 위해 이동도 특성이 뛰어난 폴리실리콘을 반도체층으로 하는 박막트랜지스터가 구비되고 있다.
이러한 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 제조에는 통상 10회의 마스크 공정을 진행되고 있다.
즉, 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판은 유기 발광층을 형성하기 이전까지, 폴리실리콘의 반도체층 형성/제 1 스토리지 전극 형성/게이트 전극 형성/반도체층 콘택홀을 갖는 층간절연막 형성/소스 및 드레인 전극 형성/무기막의 제 1 보호층 형성/유기막의 제 2 보호층 형성/애노드 전극 형성/뱅크 형성/스페이서 형성의 총 10회의 마스크 공정을 진행하고 있는 실정이다.
마스크 공정이라 함을 포토리소그래피 공정을 의미하며 패터닝하기 위한 물질층을 기판 상에 형성한 후, 그 상부에 감광성 특성을 갖는 포토레지스트층의 형성, 빛의 투과영역과 차단영역을 갖는 노광 마스크를 이용한 노광, 노광된 포토레지스트층의 현상, 현상되고 남은 포토레지스트 패턴을 이용한 상기 물질층의 식각, 포토레지스트 패턴의 스트립 등 일련의 복잡한 단위공정을 포함한다.
1회의 마스크 공정을 진행하기 위해서는 각 단위 공정 진행을 위한 단위 공정 장비와 각 단위 공정 진행을 위한 재료를 필요로 하며, 나아가 각 단위 공정 장비를 통한 각 공정 진행 시간이 필요로 되고 있다.
따라서, 유기전계 발광소자의 각 제조사는 어레이 기판의 제조 비용 저감 및 생산성 향상을 위해 마스크 공정을 저감시키기 위한 노력을 하고 있으며, 2개의 보호층 중 하나의 보호층을 생략하는 것이 제안되고 있지만, 이 경우 비표시영역에 있어서 3중층 구조를 갖는 소스 및 드레인 전극을 형성하는 물질로 동일한 층에 형성되는 배선이 상기 보호층 외측으로 노출됨으로써 이와 연결되는 애노드 전극을 이루는 동일한 물질로 이루어지는 배선 또는 연결패턴과의 단선 불량이 다발하고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명은 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비하면서도 마스크 공정 수를 저감시키며, 나아가 하나의 보호층이 생략되더라도 소스 및 드레인 전극이 형성된 층에 구비되는 배선과 애노드 전극을 이루는 물질로 이루어진 배선 또는 연결패턴과의 단선을 억제할 수 있는 어레이 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기전계 발광소자용 기판은, 다수의 화소영역을 갖는 표시영역과 이의 외측으로 전원부를 포함하는 비표시영역이 정의된 기판 상의 상기 각 화소영역의 경계에 층간절연막을 개재하여 서로 교차하며 형성된 게이트 배선 및 데이터 배선과; 상기 각 화소영역에 정의된 소자영역에 순차 적층된 폴리실리콘의 반도체층과, 게이트 절연막과, 상기 반도체층 중앙부에 대응하는 게이트 전극과, 상기 층간절연막과, 상기 반도체층과 접촉하며 서로 이격하는 소스 전극 및 드레인 전극으로 구성된 박막트랜지스터와; 상기 층간절연막 위로 상기 데이터 배선과 동일한 물질로 이루어지며 상기 전원부에 구비된 다수의 제 1 보조배선과; 상기 박막트랜지스터 위로 유기절연물질로 이루어지며, 상기 드레인 전극을 노출시키는 드레인 콘택홀과 상기 전원부에 상기 층간절연막과 상기 다수의 제 1 보조배선을 노출시키는 홈을 구비하며 형성된 보호층과; 상기 보호층 상부로 상기 드레인 전극과 접촉하며 각 화소영역에 형성된 제 1 전극 및 상기 전원부에 대응하여 상기 제 1 보조배선과 접촉하는 배선 연결패턴을 포함하며, 상기 홈이 구비된 상기 전원부 중 상기 배선 연결패턴과 중첩하는 부분의 상기 제 1 보조배선에 대해서는 상기 보호층이 형성되며, 상기 보호층에는 상기 제 1 보조배선의 표면을 노출시키는 배선 콘택홀이 구비된 것이 특징이다.
이때, 각 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 형성된 뱅크와; 상기 뱅크 상부에 선택적으로 형성된 스페이서를 포함한다.
또한, 상기 전원부에는 상기 홈을 채우며 상기 보호층과 그 양측면이 접촉하며 씰패턴 또는 프릿패턴이 형성된 것이 특징이다.
상기 보호층을 이루는 유기절연물질은 포토아크릴 또는 벤조사이클로부텐인 것이 바람직하다.
또한, 상기 각 화소영역에 정의된 스토리지 영역에 상기 폴리실리콘 반도체층이 형성된 동일한 층에 불순물이 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극과, 상기 게이트 절연막 상에 상기 제 1 스토리지 전극과 대응하여 형성된 제 2 스토리지 전극과, 상기 층간절연막 상에 상기 제 2 스토리지 전극에 대응하여 형성된 제 3 스토리지 전극을 포함한다.
상기 폴리실리콘의 반도체층은, 중앙부의 제 1 영역과 상기 제 1 영역 양측으로 불순물이 도핑된 제 2 영역으로 구성된 것이 특징이다.
또한, 상기 데이터 배선과 나란하게 이격하며 형성된 전원배선을 포함하며, 상기 폴리실리콘의 반도체층 하부로 상기 기판 전면에 버퍼층이 형성된 것이 특징이다.
그리고, 상기 제 1 보조배선과 상기 데이터 배선은 3중층 구조를 이루며, 제 1 층과 제 3 층은 티타늄(Ti), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어지고, 제 2 층은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 이루어지는 것이 특징이며, 상기 제 1 보조배선은 Vcc배선, Vdd 배선, Vgh 배선, Vgl 배선, Vref 배선 중 어느 하나인 것이 특징이다.
본 발명의 실시예에 따른 유기전계 발광소자용 기판의 제조 방법은, 다수의 화소영역을 갖는 표시영역과 이의 외측으로 비표시영역이 정의되며, 상기 비표시영역에는 상기 표시영역을 테두리하는 형태로 전원부가 정의된 기판 상의 상기 화소영역의 경계에 층간절연막을 개재하여 서로 교차하며 형성된 게이트 배선 및 데이터 배선을 형성하는 단계와; 상기 각 화소영역에 정의된 소자영역에 순차적으로 적층된 폴리실리콘의 반도체층과, 게이트 절연막과, 상기 반도체층 중앙부에 대응하여 게이트 전극과, 상기 층간절연막과, 상기 반도체층과 접촉하며 서로 이격하는 소스 전극 및 드레인 전극으로 구성된 박막트랜지스터를 형성하는 단계와; 상기 전원부에 상기 층간절연막 위로 상기 데이터 배선과 동일한 물질로 이루어지는 다수의 제 1 보조배선을 형성하는 단계와; 상기 박막트랜지스터 위로 유기절연물질로 이루어지며, 상기 드레인 전극을 노출시키는 드레인 콘택홀과 상기 전원부에 상기 층간절연막과 상기 다수의 제 1 보조배선을 노출시키는 홈을 구비한 보호층을 형성하는 단계와; 상기 보호층 상부로 상기 드레인 전극과 접촉하며 각 화소영역에 형성된 제 1 전극 및 상기 전원부에 대응하여 상기 제 1 보조배선과 접촉하는 배선 연결패턴을 형성하는 단계를 포함하며, 상기 홈이 구비된 상기 전원부 중 상기 배선 연결패턴과 중첩하는 부분의 상기 제 1 보조배선에 대해서는 상기 보호층이 형성되도록 하며, 상기 보호층에는 상기 배선 연결패턴과 중첩하는 영역에 대응하여 상기 제 1 보조배선의 표면을 노출시키는 배선 콘택홀이 구비되도록 하는 것이 특징이다.
각 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하는 뱅크를 형성하고, 상기 뱅크 상부에 선택적으로 이격하는 스페이서를 형성하는 단계를 포함하며, 상기 전원부에는 상기 홈 채우며 씰패턴 또는 프릿패턴을 형성하는 단계를 포함한다.
또한, 상기 각 화소영역에 정의된 스토리지 영역의 상기 폴리실리콘 반도체층이 형성된 동일한 층에 불순물이 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극을 형성하는 단계와; 상기 게이트 절연막 상에 상기 제 1 스토리지 전극과 대응하여 제 2 스토리지 전극을 형성하는 단계와; 상기 층간절연막 상에 상기 제 2 스토리지 전극에 대응하여 제 3 스토리지 전극을 형성하는 단계를 포함하며, 이때, 상기 박막트랜지스터를 형성하는 단계는, 상기 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와; 상기 폴리실리콘층을 패터닝하여 상기 폴리실리콘의 반도체층과 반도체 패턴을 형성하는 단계와; 상기 폴리실리콘의 반도체층과 반도체 패턴 위로 상기 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로, 상기 폴리실리콘의 반도체층의 중앙부에 대응하여 상기 게이트 전극과 상기 반도체 패턴에 대응하여 상기 제 2 스토리지 전극을 형성을 형성하는 단계와; 상기 게이트 전극을 도핑 블록킹 마스크하여 불순물의 도핑을 실시함으로써 상기 폴리실리콘의 반도체층 중 상기 게이트 전극의 하부층 외측으로 노출된 부분에 대응하여 불순물이 도핑된 오믹콘택층을 이루도록 하며, 동시에 상기 반도체 패턴에도 불순물이 도핑됨으로써 상기 반도체 패턴의 도전성을 향상시켜 상기 제 1 스토리지 전극을 이루도록 하는 단계와; 상기 게이트 전극 및 제 2 스토리지 전극 위로 상기 오믹콘택층을 노출시키는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 제 1 스토리지 전극에 대응하여 제 3 스토리지 전극을 형성하는 단계를 포함한다.
또한, 상기 소스 및 드레인 전극을 형성하는 단계는 상기 층간절연막 위로 상기 데이터 배선과 이격하여 나란하게 전원배선을 형성하는 단계를 포함하며, 상기 기판 상에 상기 폴리실리콘의 반도체층을 형성하기 전에 상기 기판 전면에 버퍼층을 형성하는 단계를 포함한다.
그리고, 상기 제 1 보조배선과 상기 데이터 배선은 3중층 구조를 이루며, 제 1 층과 제 3 층은 티타늄(Ti), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어지고, 제 2 층은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 형성하는 것이 특징이다.
이와 같이, 본 발명의 각 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판은 총 8회의 내지 7회의 마스크 공정을 진행함을 특징으로 함으로써 종래의 폴리실리콘 대비 2회 내지 3회의 마스크 공정을 단축시켜 공정을 단순화하며 제조 시간을 단축시킬 수 있으므로 제조 비용을 저감시키는 효과가 있다.
또한 하나의 보호층이 생략되더라도 소스 및 드레인 전극이 형성되는 층의 비표시영역에 구비되는 보조 배선의 손상을 방지하여 유기전계 발광 다이오드의 제 1 전극을 이루는 동일 물질로 동일층에 형성되는 보조 배선과 이와 접촉하는 배선 연결패턴과의 단선을 억제함으로써 불량률을 저감시키는 효과가 있다.
도 1a 내지 도 1m은 본 발명의 제 1 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 2a 내지 2k는 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 게이트 및 데이터 배선과 연결되는 링크배선, 공통배선, 전원보조배선 등의 보조 배선들 및 이들 보조 배선간을 전기적으로 연결시키는 배선 연결패턴 등이 형성되는 전원부를 포함하는 비표시영역 일부에 대한 단면도.
도 3은 비교예에 따른 유기전계 발광소자용 어레이 기판의 비표시영역 일부를 나타낸 단면도로서 보호층이 비표시영역의 전원부에 형성되지 않거나 또는 전원부에 대응하여 홈이 형성된 것을 도시한 도면.
도 4a 내지 4b는 본 발명의 제 2 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
이하, 본 발명의 실시예에 따른 폴리실리콘을 이용한 유기전계 발광소자용 기판 및 그 제조 방법을 도면을 참조하여 설명한다.
도 1a 내지 도 1m은 본 발명의 제 1 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이며, 도 2a 내지 2k는 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 게이트 및 데이터 배선과 연결되는 링크배선, 공통배선, 전원보조배선 등의 보조 배선들 및 이들 보조 배선간을 전기적으로 연결시키는 배선 연결패턴 등이 형성되는 전원부를 포함하는 비표시영역 일부에 대한 단면도이다. 설명의 편의를 위해 각 화소영역 내에서 박막트랜지스터가 형성되는 영역을 소자영역(DA), 스토리지 커패시터가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.
상기 소자영역(DA)에 형성되는 박막트랜지스터(DTr)는 유기전계 발광 다이오드와 연결되는 구동 박막트랜지스터가 되며, 게이트 및 데이터 배선과 연결되는 스위칭 박막트랜지스터는 상기 구동 박막트랜지스터와 동일한 구조를 가지므로 도시하지 않았다. 또한, 설명에 있어서 스위칭 및 구동 박막트랜지스터를 구분하지 않고 박막트랜지스터라 명명하였다.
우선, 도 1a 및 2a에 도시한 바와 같이, 기판(110) 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 버퍼층(111)을 형성한다. 상기 버퍼층(111)은 비정질 실리콘층(미도시)을 폴리실리콘층(180)으로 재결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 기판(110) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다. 이때, 상기 버퍼층(111)은 상기 기판(110)이 어떠한 재질로 이루어지느냐에 따라 생략할 수도 있다.
이후, 상기 버퍼층(111) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 전면에 형성한다.
다음, 상기 순수 비정질 실리콘층(미도시)의 이동도 특성 등을 향상시키기 위해 결정화 공정을 진행함으로써 상기 순수 비정질 실리콘층(미도시)이 결정화되어 순수 폴리실리콘층(180)을 이루도록 한다.
이때, 상기 결정화 공정은 고상 결정화(Solid Phase Crystallization : SPC) 또는 레이저를 이용한 결정화 공정인 것이 바람직하다.
상기 고상 결정화(SPC) 공정은 일례로 600℃ 내지 800℃의 분위기에서 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 600℃ 내지 700℃의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하며, 상기 레이저를 이용하는 결정화는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법, SLS(Sequential lateral Solidification) 결정화인 것이 바람직하다.
다음, 도 1b와 도 2b에 도시한 바와 같이, 상기 폴리실리콘층(도 1a의 180)을 포토레지스트 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립 의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 소자영역(DA)에 폴리실리콘의 반도체층(113)을 형성하고, 상기 스토리지 영역(StgA)에는 반도체 패턴(114)을 형성한다. 이때, 상기 반도체 패턴(114)은 추후 불순물이 도핑됨으로서 도전성 특성이 향상된 후에는 제 1 스토리지 전극(도 1m의 115)을 이루게 된다.
다음, 도 1c와 도 2c에 도시한 바와 같이, 상기 반도체 패턴(114)과 폴리실리콘의 반도체층(113) 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 게이트 절연막(116)을 형성한다.
이후, 상기 게이트 절연막(116) 위로 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 100Å 내지 500Å 정도의 두께를 갖는 투명 도전성 물질층(182)을 형성하고, 연속하여 상기 투명 도전성 물질층(182) 상부로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 단일층 또는 다중층 구조의 게이트 금속층(184)을 형성한다. 도면에서는 단일층 구조를 갖는 게이트 금속층(184)을 형성한 것을 도시하였다.
다음, 도 1d와 도 2d에 도시한 바와 같이, 상기 게이트 금속층(도 1c의 184) 위로 포토레지스트를 도포함으로써 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시) 위로 빛의 투과영역과 차단영역 그리고 빛의 투과량을 조절할 수 있는 반투과영역을 갖는 노광 마스크(미도시)를 위치시키고, 상기 노광 마스크(미도시)를 통한 노광을 실시한다.
이때, 상기 반투과영역을 통과하는 빛은 일례로써 상기 반투과영역을 슬릿형태로 구성한 노광 마스크(미도시)의 경우 상기 슬릿에 의해 노광된 빛이 회절함으로써, 또는 다중층의 코팅막이 구비되도록 하는 경우 상기 다중층의 코팅막에 의해 빛량이 조절된다.
따라서, 상기 노광 마스크(미도시) 상의 반투과영역에 대응하는 포토레지스트층(미도시) 영역에는 전면에 빛이 도달하지만, 상기 투과영역을 통과한 빛의 세기 또는 빛량 보다는 작게 된다.
이렇게 노광 마스크를 개재하여 노광된 상기 포토레지스트층(미도시)을 현상하면, 상기 노광 마스크(미도시)의 투과영역에 대응된 부분은 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a)이 형성되고, 상기 노광 마스크(미도시)의 반투과영역에 대응된 부분은 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(191b)이 형성되며, 상기 노광 마스크(미도시)의 차단영역에 대응된 부분은 모두 제거되어 상기 게이트 금속층(도 1c의 184)을 노출시키게 된다.
따라서, 상기 노광 마스크(미도시)의 반사투과영역에 대응되는 스토리지 영역(StgA)에는 제 2 두께를 갖는 상기 제 2 포토레지스트 패턴(191b)이 형성되고, 상기 노광 마스크(미도시)의 투과영역에 대응되는 소자영역(DA)의 상기 폴리실리콘의 반도체층(113) 중앙부와 게이트 배선(미도시)이 형성되어야 할 부분 및 비표시영역(NA)의 전원부(C1) 내에 게이트 링크 배선(미도시)을 포함하여 유기전계 발광소자의 구동에 필요한 공통배선 등을 포함하는 다수의 제 1 보조배선(121, 122)이 형성될 부분에 대응해서는 제 1 두께를 갖는 상기 제 1 포토레지스트 패턴(191a)이 형성된다.
다음, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 상기 게이트 금속층(도 1c의 184)과 그 하부의 투명 도전성 물질층(도 1c의 182)을 순차적으로 식각하여 제거함으로써 상기 소자영역(DA)에는 상기 게이트 절연막(116) 위로 상기 폴리실리콘의 반도체층(113)의 중앙부에 대응하여 순차적으로 적층된 형태로 투명 도전성 물질로 이루어진 하부층(120a)과 저저항 금속물질로 이루어진 상부층(120b)을 갖는 다중층 구조의 게이트 전극(120)을 형성하고, 동시에 스토리지 영역(StgA)에 있어서는 순차적으로 투명 도전성 물질로 이루어진 제 2 스토리지 전극(118)과 더미 금속패턴(119)을 형성한다.
한편, 도면에 나타나지 않았지만, 상기 게이트 절연막(116) 상부에는 표시영역에 있어 상기 각 화소영역(P)의 경계에 일 방향으로 연장하는 다중층 구조의 게이트 배선(미도시)을 형성하고, 상기 비표시영역(NA)의 전원부에는 다중층 구조의 게이트 링크배선(미도시)과 공통배선 등을 포함하는 다수의 제 1 보조배선(121, 122)을 형성한다. 이때, 상기 게이트 링크 배선(미도시)과 다수의 제 1 보조배선(121, 122) 또한 투명 도전성 물질로 이루어진 하부층(121a, 122a)과 저저항 금속물질로 이루어진 상부층(121b, 122b)으로 이루어지는 것이 특징이다.
상기 게이트 배선(미도시)은 스위칭 박막트랜지스터(미도시)의 게이트 전극(120)과 연결되도록 형성한다.
다음, 도 1e와 도 2e에 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 1d의 191b)을 제거함으로써 상기 스토리지 영역(StgA)에 있어서 상기 금속 더미패턴(119)을 노출시킨다.
이때, 상기 애싱(ashing) 진행에 의해 상기 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a) 또한 그 두께가 줄어들지만, 여전히 상기 게이트 전극(120) 및 게이트 배선(미도시)과 게이트 링크배선(미도시) 및 다수의 제 1 보조배선(121, 122) 상부에 남아있게 된다.
다음, 도 1f와 도 2f에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴(도 1d의 191b)이 제거됨으로써 새롭게 노출된 상기 금속더미 패턴(도 1e의 119)을 제거함으로써 상기 스토리지 영역(StgA)에 있어 투명 도전성 물질로 이루어진 상기 제 2 스토리지 전극(118)을 노출시킨다.
다음, 도 1g와 도 2g에 도시한 바와 같이, 스트립(strip)을 진행하여 상기 제 1 포토레지스트 패턴(도 1f의 191a)을 제거함으로써 다중층 구조의 게이트 전극(120)과 게이트 배선(미도시)과 게이트 링크배선(미도시) 및 다수의 제 1 보조배선(121, 122)을 노출시킨다.
이후, 상기 다중층 구조의 게이트 전극(120)과 게이트 배선(미도시)과 게이트 링크배선(미도시) 및 다수의 제 1 보조배선(121, 122)이 형성된 상태에서 상기 게이트 전극(120) 더욱 정확히는 상기 게이트 전극(120)의 상부층(120b)을 도핑 블록킹 마스크로 하여 p형 불순물 예를들면 붕소(B), 인듐(In), 갈륨(Ga) 또는 n형 불순물 예를들면 인(P), 비소(As), 안티몬(Sb) 중 어느 하나의 물질의 도핑을 실시한다.
한편, 이러한 불순물의 도핑에 의해 상기 스토리지 영역(StgA)에 있어서는 상기 폴리실리콘의 반도체 패턴(도 1f의 114)에 대해 제 1 도즈량을 갖는 불순물이 도핑됨으로써 전도성 특성이 향상되어 전극의 역할을 할 수 있게 됨으로서 제 1 스토리지 전극(115)을 이루게 된다.
상기 스토리지 영역(StgA)에는 투명 도전성 물질로 이루어진 제 2 스토리지 전극(118)이 형성되어 있지만, 이러한 투명 도전성 물질로 이루어진 제 2 스토리지 전극(118)은 100Å 내지 500Å 정도의 두께를 가지므로 불순물의 도핑 시 에너지 밀도 등을 적절히 조절함으로써 불순물 이온이 상기 제 2 스토리지 전극(118)을 관통하여 상기 폴리실리콘의 반도체 패턴(도 1f의 114) 내부에 도달하도록 할 수 있으므로 문제되지 않는다.
또한, 소자영역(DA)에 있어서는 상기 불순물의 도핑 진행 시 상기 게이트 전극(120)의 상부층(120b)의 외측으로 노출된 부분의 폴리실리콘의 반도체층(113)에 대해서만 불순물의 도핑이 이루어지게 됨으로써 오믹콘택층(113b)을 이루게 된다. 이때, 상기 폴리실리콘의 반도체층(113) 중 상기 반도체층(113)의 중앙부에 대해서는 상기 게이트 전극(120)의 상부층(120b)에 의해 불순물의 도핑이 차단됨으로써 여전히 순수한 폴리실리콘 상태를 이룬다.
따라서, 불순물의 도핑이 완료된 후에는 상기 소자영역(DA)에 형성된 폴리실리콘의 반도체층(113)은 순수 폴리실리콘으로 이루어진 액티브층(113a)과 이의 양측으로 불순물이 도핑된 오믹콘택층(113b)으로 구성되게 된다.
한편, 스토리지 영역(StgA)에 있어서 불순물이 도핑되어 전도성이 향상된 상기 제 1 스토리지 전극(115)과 게이트 절연막(116)과 제 2 스토리지 전극(118)은 제 1 스토리지 커패시터(StgC1)를 이룬다.
다음, 도 1h와 도 2h에 도시한 바와 같이, 상기 게이트 전극(120)과 게이트 배선(미도시)과 제 2 스토리지 전극(118)과 게이트 링크배선(미도시) 및 다수의 제 1 보조배선(121, 122) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 층간절연막(123)을 형성한다.
이후, 상기 층간절연막(123)에 대해 마스크 공정을 실시하여 상기 게이트 절연막(116)과 더불어 패터함으로써 상기 반도체층(113) 중 상기 오믹콘택층(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다.
다음, 도 1i와 도 2i에 도시한 바와 같이, 상기 반도체층 콘택홀(125)이 형성된 상기 층간절연막(123) 위로 전면에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 티타늄(Ti), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상을 증착함으로써 제 2 금속층(미도시)을 형성한다. 상기 제 2 금속층(미도시)이 3중층 구조를 이루도록 형성할 경우 일례로 티타늄층/알루미늄층/티타늄층의 구성을 이룰 수 있다.
이후, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성하고, 동시에 상기 데이터 배선(미도시)과 이격하여 나란하게 전원배선(미도시)을 형성한다. 이때, 비표시영역(NA)의 전원부(C1)에는 상기 전원배선(미도시)과 연결된 전원 링크배선(미도시) 및 상기 데이터 배선(미도시)과 연결된 데이터 링크 배선(미도시)과 유기전계 발광소자 구동을 위한 다수의 제 2 보조배선(134)을 형성한다. 이때, 상기 다수의 제 2 보조배선(135)은 일례로 Vcc배선, Vdd 배선, Vgh 배선, Vgl 배선, Vref 배선 중 어느 하나가 될 수 있다.
그리고, 동시에 소자영역(DA)에 있어서는 상기 반도체층 콘택홀(125)을 통해 상기 오믹콘택층(113b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다. 이때, 상기 소스 전극(133)은 스토리지 영역(StgA)까지 연장되도록 형성함으로써 제 3 스토리지 전극(134)을 이루도록 하는 것이 특징이다.
이러한 구성에 의해 스토리지 영역(StgA)에는 상기 제 2 스토리지 전극(118)과 상기 층간절연막(123)과 상기 제 3 스토리지 전극(134)이 제 2 스토리지 커패시터(StgC2)를 이루게 된다. 이때, 상기 제 1 및 제 2 스토리지 커패시터(StgC1, StgC2)는 상기 제 2 스토리지 전극(118)을 매개로 하여 서로 병렬 연결된 구조를 이룸으로써 총 스토리지 커패시터 용량은 증가하게 된다.
다음, 도 1j와 도 2j에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(미도시) 및 데이터 링크 배선(미도시)과 전원배선(미도시) 및 전원 링크배선(미도시)과 제 3 스토리지 전극(134)과 다수의 제 2 보조배선(135) 위로 유기절연물질 예를들면 감광성 특성을 갖는 포토아크릴 또는 벤조사이클로부텐을 도포하여 제 1 유기 절연 물질층(미도시)을 형성한다.
이후, 상기 제 1 유기 절연 물질층(미도시)에 대해 마스크 공정 즉, 노광 마스크를 이용한 노광 및 현상을 진행하여 패터닝함으로써 상기 표시영역에 있어서는 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 가지며, 상기 표시영역을 포함하여 상기 비표시영역(NA) 중 일부 즉 상기 표시영역과 인접하는 구동부(미도시)와 이의 외측에 위치하는 상기 전원부(C1)에 대응하여 상기 보호층(140)을 형성한다.
이때, 상기 보호층(140)에는 비표시영역(NA)의 전원부(C1)에 있어 상기 표시영역을 테두리하는 형태로 씰패턴(미도시) 또는 프릿패턴(미도시)이 추후 형성되는 영역에 대응하여 그 하부에 위치하는 구성요소 일례로 층간절연막(123)과 다수의 제 2 보조배선(135)을 노출시키는 홈(hm)이 형성되는 것이 특징이다. 도면에 있어서는 본 발명의 실시예의 특성 상 홈(hm)이 형성된 부분에는 보호층(140)이 형성되고 있으므로 상기 홈(hm)이 형성된 부분을 점선으로 나타내었다.
이때, 상기 보호층(140)은 홈(hm)이 형성되어야 할 부분에 대응해서도 상기 전원부에 구비되는 소스 및 드레인 전극(133, 136)을 이루는 동일한 물질로 이루어진 다수의 상기 제 2 보조배선(135) 중 추후 형성되는 제 1 전극(도 1m의 147)과 동일한 물질로 이루어지는 배선 연결패턴(도 2k의 149)과 접촉하는 제 2 보조배선(135)에 대해서는 상기 제 2 보조배선(135)의 끝단 또는 측단이 상기 보호층(140)에 의해 가려지도록 형성되고 있는 것이 특징이다.
한편, 이렇게 유기절연물질로 이루어진 보호층(140)에 비표시영역(NA)에 대응하여 홈(hm)을 형성하는 동시에 전술한 바와 같이 비표시영역(NA)의 전원부(C1)에 대응하여 추후 형성되는 제 1 전극(도 1m의 147)과 동일한 물질로 이루어지는 배선 연결패턴(도 2k의 149)과 접촉하는 제 2 보조배선(135)에 대해서는 상기 제 2 보조배선(135)의 끝단 또는 측단을 가리도록 형성하는 것은, 추후 형성되는 씰패턴(미도시) 또는 프릿패턴(미도시)의 접착 특성을 향상시킴과 동시에 상기 보호층(140)에 구비되는 홈(hm)에 의해 노출되는 제 2 보조배선(135)의 측면 또는 끝단의 손상을 최소화하여 상기 제 2 보조배선(135)의 측면 또는 끝단에서의 추후 형성되는 배선 연결패턴(도 2k의 149)과의 단선을 방지하기 위함이다.
즉, 비표시영역(NA)에 대응되는 상기 보호층(140)에 홈(hm)을 형성하여 상기 홈(hm)이 형성된 부분에 씰패턴(미도시) 또는 프릿패턴(미도시)을 형성함으로써 추후 인캡슐레이션을 위한 대향기판(미도시)과의 합착 시 상기 씰패턴(미도시) 또는 프릿패턴(미도시)에 의한 상기 어레이 기판(110)과 대향기판(미도시)과의 접착 특성을 향상시킬 수 있다.
씰패턴(미도시)과 프릿패턴(미도시)의 접착력이 저하되는 경우, 상기 어레이 기판(110)과 대향기판(미도시)의 합착 시 패널상태를 유지하지 못하고 들뜸이 발생하며, 이렇게 들뜸이 발생하는 경우 외부로부터 수분과 산소가 침투함으로써 유기전계 발광소자의 수명을 저하시키는 문제가 다량 발생한다.
씰패턴(미도시) 또는 프릿패턴(미도시)은 유기물질과의 접착특성 보다는 무기물질과의 접착특성이 우수하며, 따라서 유기물질로 이루어진 상기 보호층(140)이 제거됨으로써 무기절연물질로 이루어진 층간절연막(123)이 노출되는 홈(hm)에 대해서 상기 씰패턴(미도시) 또는 프릿패턴(미도시)이 구비되도록 함으로써 전술한 바와같은 접착특성 저하에 의해 발생되는 문제는 해결될 수 있는 것이 특징이다.
이때, 상기 홈(hm)이 구비되어야 할 부분에서 특히 추후 배선 연결패턴(도 2k의 149)에 의해 이웃하는 제 2 보조배선(135) 또는 구동부(미도시)에 구비되는 구동소자(미도시)와 연결되어야 하는 제 2 보조배선(135)에 대해서는 최소한 상기 배선 연결패턴(도 2k의 149)과 중첩되는 부분에 대해서는 상기 보호층(140)이 제거되지 않고 상기 제 2 보조배선(135)의 끝단 또는 측단을 완전히 덮도록 형성되는 것이 특징이다. 이때 상기 제 2 보조배선(135)에는 추후 배선 연결패턴(도 2k의 149)과의 접촉을 위해 상기 제 2 보조배선(135)의 표면을 노출시키는 형태로 배선 콘택홀(144)이 구비된 것이 특징이다.
비표시영역(NA)의 전원부(C1)에 대응하여 홈(hm)을 형성하기 위해 상기 보호층(140)이 제거됨으로써 노출되는 제 2 보조배선(135)은 추후 형성되는 구성요소 예를들면 상기 드레인 전극(136)과 접촉하며 형성되는 유기전계 발광 다이오드의 제 1 전극(도 1m의 147)과 뱅크(도 1m의 155) 및 스페이서(도 1m의 160) 형성을 위한 패터닝 시 현상액 또는 식각액에 지속적으로 노출된다.
이 경우, 상기 홈(hm)에 의해 노출되는 상기 제 2 보조배선(135)은 상기 현상액과 식각액에 노출됨으로써 식각이 발생함으로써 끝단 또는 측면 손상이 발생한다.
더욱이 도 3(비교예에 따른 유기전계 발광소자용 어레이 기판의 비표시영역 일부를 나타낸 단면도로서 보호층이 비표시영역의 전원부에 형성되지 않거나 또는 전원부에 대응하여 홈이 형성된 것을 도시한 도면으로서 제 1 실시예와 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여함)에 도시한 바와같이, 상기 제 2 보조배선(235)을 삼중층 구조 일례로 티타늄층(235a)/알루미늄층(235b)/티타늄층(235c)으로 형성한 경우, 타 구성요소의 패터닝을 위한 식각액 및 현상액에 노출 시 제 2 보조배선(235)의 측면 및 끝단에서 금속물질 간 식각비 차이에 의해 알루미늄층(235b)이 티타늄층(235a, 235c)보다 빠른 식각이 진행되어 티티늄층(235a, 235c)의 측면 끝단보다 알루미늄층(235b)의 측면 끝단이 0.2㎛ 내지 1㎛ 정도의 더 내측에 위치하게 되는 언더컷 형태를 이루게 된다.
이렇게 제 2 보조배선(235)의 측면 또는 끝단이 언더컷 형태를 갖는 경우, 이러한 제 2 보조배선(235)의 측단 또는 끝단 상에 도전성 물질로 이루어진 배선 연결패턴(249)을 형성하는 경우, 상기 제 2 보조배선(235) 끝단 또는 측단의 언더컷 형태에 의해 상기 배선 연결패턴(249)의 단선이 발생하여 전기적 연결이 되지 않음으로서 구동 불량이 발생된다.
따라서 도 1j와 도 2j에 도시한 바와 같이, 본 발명의 제 1 실시예에 있어서는 이러한 것을 방지하기 위해 씰패턴(미도시) 또는 프릿패턴(미도시)과의 접착특성을 향상시키기 위해 유기절연물질로 이루어지는 보호층(140)에 대해 표시영역을 둘러싸는 형태로 비표시영역(NA)의 전원부(C1)에 홈(hm)을 형성하면서도 상기 홈(hm)에 의해 노출되는 제 2 보조배선(135)의 끝단 또는 측단 더욱 정확히는 추후 배선 연결패턴(도 2k의 149)과 중첩되는 부분에 위치하는 측단 또는 끝단 대해서는 상기 보호층(140)에 의해 덮여지도록 한 구성을 갖는 것이 특징이다.
다음, 도 1k와 도 2k에 도시한 바와같이, 상기 드레인 콘택홀(143)과 홈(hm)과 배선 콘택홀(144)이 형성된 상기 보호층(140) 위로 전면에 일함수 값이 높은 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하는 유기전계 발광 다이오드(미도시)의 제 1 전극(147)을 형성한다.
동시에 비표시영역(NA)의 전원부(C1)에 있어서는 상기 보호층(140) 위로 상기 배선 콘택홀(144)을 통해 상기 제 2 보조배선(135)과 접촉하는 배선 연결패턴(149)을 형성한다.
이때, 상기 배선 연결패턴(149)은 이웃한 두 제 2 보조배선(135)간 또는 제 2 보조배선(135)과 구동부에 구비된 구동소자(미도시)에 각각 구비된 배선 콘택홀(144)을 통해 상기 두 제 2 보조배선(135)간 또는 구동소자(미도시)와 제 2 보조배선(135)간 접촉하므로 이들 두 제 2 보조배선(135) 또는 제 2 보조배선(135)과 구동소자(미도시)를 전기적으로 연결시키며, 본 발명의 제 1 실시예의 경우 상기 배선 콘택홀(144)을 통해 노출되는 제 2 보조배선(135)은 상기 배선 콘택홀(144)에 의해 그 측면 또는 끝단을 노출시키지 않고 상기 제 2 보조배선(135)의 표면만을 노출시킴으로써 비교예와 같이 상기 제 2 보조배선(도 3의 235)의 측면 또는 끝단이 언더컷 형태를 이룸으로써 발생되는 단선 등은 원천적으로 방지될 수 있는 것이 특징이다.
한편, 유기전계 발광 다이오드(미도시)의 발광 효율을 높이고자 상기 보호층(140) 위로 상기 투명 도전성 물질을 증착하기 전에 반사성이 우수한 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag) 중 어느 하나를 우선 증착하고, 이후 상기 투명 도전성 물질을 증착하고, 두 물질층을 패터닝함으로서 반사성이 우수한 금속물질로 이루어진 하부층(미도시)과 일함수 값이 높은 도전성 물질로 이루어진 상부층의 이중층 구조를 갖도록 상기 제 1 전극(147)을 형성할 수도 있다. 이렇게 반사성이 우수한 물질의 하부층(미도시)을 갖는 제 1 전극(147)을 형성하는 경우, 상부발광 방식의 유기전계 발광소자용 기판(110)을 이루게 된다.
다음, 도 1l과 도 2k에 도시한 바와같이, 상기 제 1 전극(147) 위로 유기절연물질 예를들면 포토아크릴, 벤조사이클로부텐, 폴리이미드 중 어느 하나를 증착하여 제 1 유기 절연층(미도시)을 형성하고, 이를 패터닝함으로써 상기 게이트 및 데이터 배선(미도시)에 대응하여 뱅크(155)를 형성한다.
이때, 상기 뱅크(155)는 각 화소영역(P)에 구비된 상기 제 1 전극(147)의 가장자리와 중첩하도록 형성하는 것이 특징이다.
따라서, 표시영역에 있어 상기 뱅크(155)는 각 화소영역(P)을 테두리하는 형태로 형성됨으로써 평면적으로 격자형태를 이룬다. 이때, 상기 뱅크(155)는 비표시영역에서는 제거된다.
다음, 도 1m과 도 2k에 도시한 바와같이, 상기 뱅크(155) 위로 상기 뱅크(155)를 이루는 물질과 다른 유기절연물질을 도포하여 제 2 유기 절연층(미도시)을 형성하고, 이를 패터닝하여 상기 뱅크(155) 위로 스페이서(160)를 형성함으로써 본 발명의 일 실시예에 따른 유기전계 발광소자용 기판(110)을 완성한다.
한편, 전술한 바와같이 유기전계 발광소자용 기판이 제조되는 경우 총 8회의 마스크 공정이 소요됨으로써 종래의 10회의 마스크 공정을 진행하는 유기전계 발광소자용 어레이 기판의 제조 방법 대비 2회의 마스크 공정을 생략하는 효과를 갖는다.
도 4a 내지 4b는 본 발명의 제 2 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이 경우, 비표시영역에 있어서는 전술한 제 1 실시예와 동일한 구성을 가지므로 도면을 생략하였다.
본 발명의 제 2 실시예의 경우, 뱅크와 스페이서를 형성하는 단계만을 제 1 실시예와 달리하고 그 이외의 구성요소를 형성하는 단계는 동일하므로 제 1 실시예와 차별점이 있는 단계에 대해서만 설명한다. 이때, 제 1 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.
도 4a에 도시한 바와 같이, 제 1 전극(147) 위로 감광성 특성을 갖는 유기절연물질 예를들면 포토아크릴, 벤조사이클로부텐, 폴리이미드 중 어느 하나를 증착하여 유기 절연층(153)을 형성한다.
이후, 상기 유기 절연층(153) 위로 투과영역(TA)과 반사영역(BA) 및 반투과영역(HTA)을 갖는 노광 마스크(197)를 위치시키고 이를 통한 회절노광 또는 하프톤 노광을 실시한다.
다음, 도 4b에 도시한 바와같이, 회절노광 또는 하프톤 노광된 상기 유기 절연층(도 4a의 153)을 현상하면, 상기 노광 마스크(도 4a의 197)의 투과영역(도 1n의 TA)에 대응된 각 화소영역(P)의 경계 중 일부에는 제 1 높이를 갖는 스페이서(160)가 형성되고, 상기 노광 마스크(도 4a의 197)의 반투과영역(도 4a의 HTA)에 대응된 각 화소영역(P)의 경계에는 상기 스페이서(160) 하부로 상기 제 1 전극(147)의 가장자리와 중첩하는 뱅크(155)가 형성된다.
이때, 상기 노광 마스크(도 4a의 197)의 차단영역(도 4a의 BA)에 대응된 제 2 절연층(도 4a의 153) 부분은 상기 현상 공정 진행시 모두 제거되어 상기 각 화소영역(P) 내에서 상기 제 1 전극(147)을 노출시킴으로서 본 발명의 제 2 실시예에 따른 유기전계 발광소자용 기판(110)을 완성한다.
이 경우, 본 발명의 제 2 실시예에 따른 유기전계 발광소자용 어레이 기판(110)은 상기 뱅크(155) 및 스페이서(160)를 형성하는 단계까지 총 7 회의 마스크 공정을 진행함으로써 총 10회의 마스크 공정을 진행하는 종래의 유기전계 발광소자용 기판 대비 2회의 마스크 공정을 단축함으로써 제조 시간 및 제조 비용을 저감하는 효과를 갖는다.
한편, 도 1m 및 도 2k를 참조하면, 전술한 바와같이 본 발명의 제 1, 2 실시예에 따라 제조된 상기 유기전계 발광소자용 기판(110)에 있어 화소영역(P)에 대응하여 개구를 갖는 쉐도우 마스크를 상기 스페이서(160) 상부에 접촉하도록 위치시킨 후 진공 열 증착을 실시함으로써 상기 뱅크(155)로 둘러싸인 영역의 상기 제 1 전극(147) 상에 유기 발광층(미도시)을 형성한다.
연속하여 상기 유기 발광층(미도시) 상부로 표시영역 전면에 일함수 값이 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 네오디뮴 합금(AlNd), 알루미늄 마그네슘 합금(AlMg), 마그네슘 은 합금(MgAg), 은(Ag) 중 어느 하나를 증착하여 제 2 전극(미도시)을 형성한다. 이때, 상기 제 1 전극(147)과 유기 발광층(미도시)과 제 2 전극(미도시)은 유기전계 발광 다이오드(미도시)를 이룬다.
이후, 전술한 구성을 갖는 상기 유기전계 발광 소자용 기판(110)에 대응하여 대향기판(미도시)을 위치시킨 후, 진공의 분위기 또는 불활성 가스 분위기에서 상기 유기전계 발광 소자용 기판(110)에 구비된 상기 홈(hm)에 대해 상기 홈(hm)으로 채우며 양측면이 상기 보호층(140)과 접촉하는 형태로 씰패턴(미도시) 또는 프릿패턴(미도시)을 형성하고 상기 유기전계 발광 소자용 기판(110)과 대향기판(미도시)을 합착함으로써 유기전계 발광소자(미도시)를 완성한다.
이때 상기 홈(미도시)을 채우며 구비되는 상기 씰패턴(미도시) 또는 프릿패턴(미도시)은 상기 보호층(140)의 높이보다 큰 높이를 가짐으로써 상기 홈(hm) 내부를 완전히 채우며 상기 홈(hm) 양측으로 댐을 이룬 상기 보호층(140) 상부와 소정폭 중첩하며 형성되지만, 상기 씰패턴(미도시) 또는 프릿패턴(미도시)은 그 대부분이 유기절연물질로 이루어진 보호층(140)이 제거된 홈(hm)에 대응하여 형성됨으로써 보호층(140) 상부에 형성됨으로써 발생하는 접착력 저하는 발생되지 않으므로 문제되지 않는다.
110 : 기판 111 : 버퍼층
116 : 게이트 절연막 121, 122 : 제 1 보조배선
123 : 층간절연막 135 : 제 2 보조배선
135a, 135c : 티타늄층 135b : 알루미늄층
140 : 보호층 144 : 배선 콘택홀
149 : 배선 연결패턴 C1 : 전원부
hm : 홈 NA : 비표시영역

Claims (18)

  1. 다수의 화소영역을 갖는 표시영역과 이의 외측으로 전원부를 포함하는 비표시영역이 정의된 기판 상의 상기 각 화소영역의 경계에 층간절연막을 개재하여 서로 교차하며 형성된 게이트 배선 및 데이터 배선과;
    상기 각 화소영역에 정의된 소자영역에 순차 적층된 폴리실리콘의 반도체층과, 게이트 절연막과, 상기 반도체층 중앙부에 대응하는 게이트 전극과, 상기 층간절연막과, 상기 반도체층과 접촉하며 서로 이격하는 소스 전극 및 드레인 전극으로 구성된 박막트랜지스터와;
    상기 층간절연막 위로 상기 데이터 배선과 동일한 물질로 이루어지며 상기 전원부에 구비된 다수의 제 1 보조배선과;
    상기 박막트랜지스터 위로 유기절연물질로 이루어지며, 상기 드레인 전극을 노출시키는 드레인 콘택홀과 상기 전원부에 상기 층간절연막과 상기 다수의 제 1 보조배선을 노출시키는 홈을 구비하며 형성된 보호층과;
    상기 보호층 상부로 상기 드레인 전극과 접촉하며 각 화소영역에 형성된 제 1 전극 및 상기 전원부에 대응하여 상기 제 1 보조배선과 접촉하는 배선 연결패턴
    을 포함하며, 상기 홈이 구비된 상기 전원부 중 상기 배선 연결패턴과 중첩하는 부분의 상기 제 1 보조배선에 대해서는 상기 보호층이 형성되며, 상기 보호층에는 상기 제 1 보조배선의 표면을 노출시키는 배선 콘택홀이 구비된 것이 특징인 유기전계 발광소자용 기판.
  2. 제 1 항에 있어서,
    각 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 형성된 뱅크와;
    상기 뱅크 상부에 선택적으로 형성된 스페이서
    를 포함하는 유기전계 발광소자용 기판.
  3. 제 1 항에 있어서,
    상기 전원부에는 상기 홈을 채우며 상기 보호층과 그 양측면이 접촉하며 씰패턴 또는 프릿패턴이 형성된 것이 특징인 유기전계 발광소자용 기판.
  4. 제 1 항에 있어서,
    상기 보호층을 이루는 유기절연물질은 포토아크릴 또는 벤조사이클로부텐인 유기전계 발광소자용 기판.
  5. 제 1 항에 있어서,
    상기 각 화소영역에 정의된 스토리지 영역에 상기 폴리실리콘 반도체층이 형성된 동일한 층에 불순물이 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극과, 상기 게이트 절연막 상에 상기 제 1 스토리지 전극과 대응하여 형성된 제 2 스토리지 전극과, 상기 층간절연막 상에 상기 제 2 스토리지 전극에 대응하여 형성된 제 3 스토리지 전극을 포함하는 유기전계 발광소자용 기판.
  6. 제 1 항에 있어서,
    상기 폴리실리콘의 반도체층은,
    중앙부의 제 1 영역과 상기 제 1 영역 양측으로 불순물이 도핑된 제 2 영역으로 구성된 것이 특징인 유기전계 발광소자용 기판.
  7. 제 1 항에 있어서,
    상기 데이터 배선과 나란하게 이격하며 형성된 전원배선
    을 포함하는 유기전계 발광소자용 기판.
  8. 제 1 항에 있어서,
    상기 폴리실리콘의 반도체층 하부로 상기 기판 전면에 버퍼층이 형성된 것이 특징인 유기전계 발광소자용 기판.
  9. 제 1 항에 있어서,
    상기 제 1 보조배선과 상기 데이터 배선은 3중층 구조를 이루며, 제 1 층과 제 3 층은 티타늄(Ti), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어지고, 제 2 층은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 이루어지는 것이 특징인 유기전계 발광소자용 기판.
  10. 제 1 항에 있어서,
    상기 제 1 보조배선은 Vcc배선, Vdd 배선, Vgh 배선, Vgl 배선, Vref 배선 중 어느 하나인 것이 특징인 유기전계 발광소자용 기판.
  11. 다수의 화소영역을 갖는 표시영역과 이의 외측으로 비표시영역이 정의되며, 상기 비표시영역에는 상기 표시영역을 테두리하는 형태로 전원부가 정의된 기판 상의 상기 화소영역의 경계에 층간절연막을 개재하여 서로 교차하며 형성된 게이트 배선 및 데이터 배선을 형성하는 단계와;
    상기 각 화소영역에 정의된 소자영역에 순차적으로 적층된 폴리실리콘의 반도체층과, 게이트 절연막과, 상기 반도체층 중앙부에 대응하여 게이트 전극과, 상기 층간절연막과, 상기 반도체층과 접촉하며 서로 이격하는 소스 전극 및 드레인 전극으로 구성된 박막트랜지스터를 형성하는 단계와;
    상기 전원부에 상기 층간절연막 위로 상기 데이터 배선과 동일한 물질로 이루어지는 다수의 제 1 보조배선을 형성하는 단계와;
    상기 박막트랜지스터 위로 유기절연물질로 이루어지며, 상기 드레인 전극을 노출시키는 드레인 콘택홀과 상기 전원부에 상기 층간절연막과 상기 다수의 제 1 보조배선을 노출시키는 홈을 구비한 보호층을 형성하는 단계와;
    상기 보호층 상부로 상기 드레인 전극과 접촉하며 각 화소영역에 형성된 제 1 전극 및 상기 전원부에 대응하여 상기 제 1 보조배선과 접촉하는 배선 연결패턴을 형성하는 단계
    를 포함하며, 상기 홈이 구비된 상기 전원부 중 상기 배선 연결패턴과 중첩하는 부분의 상기 제 1 보조배선에 대해서는 상기 보호층이 형성되도록 하며, 상기 보호층에는 상기 배선 연결패턴과 중첩하는 영역에 대응하여 상기 제 1 보조배선의 표면을 노출시키는 배선 콘택홀이 구비되도록 하는 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
  12. 제 11 항에 있어서,
    각 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하는 뱅크를 형성하고, 상기 뱅크 상부에 선택적으로 이격하는 스페이서를 형성하는 단계
    를 포함하는 유기전계 발광소자용 기판의 제조 방법.
  13. 제 11 항에 있어서,
    상기 전원부에는 상기 홈 채우며 씰패턴 또는 프릿패턴을 형성하는 단계를 포함하는 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
  14. 제 11 항에 있어서,
    상기 각 화소영역에 정의된 스토리지 영역의 상기 폴리실리콘 반도체층이 형성된 동일한 층에 불순물이 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 제 1 스토리지 전극과 대응하여 제 2 스토리지 전극을 형성하는 단계와;
    상기 층간절연막 상에 상기 제 2 스토리지 전극에 대응하여 제 3 스토리지 전극을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 박막트랜지스터를 형성하는 단계는,
    상기 기판 상에 비정질 실리콘층을 형성하는 단계와;
    상기 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와;
    상기 폴리실리콘층을 패터닝하여 상기 폴리실리콘의 반도체층과 반도체 패턴을 형성하는 단계와;
    상기 폴리실리콘의 반도체층과 반도체 패턴 위로 상기 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로, 상기 폴리실리콘의 반도체층의 중앙부에 대응하여 상기 게이트 전극과 상기 반도체 패턴에 대응하여 상기 제 2 스토리지 전극을 형성을 형성하는 단계와;
    상기 게이트 전극을 도핑 블록킹 마스크하여 불순물의 도핑을 실시함으로써 상기 폴리실리콘의 반도체층 중 상기 게이트 전극의 하부층 외측으로 노출된 부분에 대응하여 불순물이 도핑된 오믹콘택층을 이루도록 하며, 동시에 상기 반도체 패턴에도 불순물이 도핑됨으로써 상기 반도체 패턴의 도전성을 향상시켜 상기 제 1 스토리지 전극을 이루도록 하는 단계와;
    상기 게이트 전극 및 제 2 스토리지 전극 위로 상기 오믹콘택층을 노출시키는 층간절연막을 형성하는 단계와;
    상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 제 1 스토리지 전극에 대응하여 제 3 스토리지 전극을 형성하는 단계
    를 포함하는 유기전계 발광소자용 기판의 제조 방법.
  16. 제 11 항에 있어서,
    상기 소스 및 드레인 전극을 형성하는 단계는 상기 층간절연막 위로 상기 데이터 배선과 이격하여 나란하게 전원배선을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
  17. 제 11항에 있어서,
    상기 기판 상에 상기 폴리실리콘의 반도체층을 형성하기 전에 상기 기판 전면에 버퍼층을 형성하는 단계를 포함하는 유기전계 발광소자용 기판의 제조 방법.
  18. 제 11 항에 있어서,
    상기 제 1 보조배선과 상기 데이터 배선은 3중층 구조를 이루며, 제 1 층과 제 3 층은 티타늄(Ti), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어지고, 제 2 층은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 형성하는 것이 특징인 유기전계 발광소자용 기판의 제조 방법.
KR1020110067499A 2011-07-07 2011-07-07 유기전계 발광소자용 기판 및 그 제조 방법 KR101415684B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110067499A KR101415684B1 (ko) 2011-07-07 2011-07-07 유기전계 발광소자용 기판 및 그 제조 방법
US13/339,097 US8603845B2 (en) 2011-07-07 2011-12-28 Array substrate for organic electroluminescent display device and method of fabricating the same
CN201110453864.5A CN102867839B (zh) 2011-07-07 2011-12-30 有机电致发光显示装置的阵列基板及其制造方法
US14/077,937 US8748897B2 (en) 2011-07-07 2013-11-12 Array substrate for organic electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110067499A KR101415684B1 (ko) 2011-07-07 2011-07-07 유기전계 발광소자용 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130005854A true KR20130005854A (ko) 2013-01-16
KR101415684B1 KR101415684B1 (ko) 2014-08-07

Family

ID=47438101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110067499A KR101415684B1 (ko) 2011-07-07 2011-07-07 유기전계 발광소자용 기판 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8603845B2 (ko)
KR (1) KR101415684B1 (ko)
CN (1) CN102867839B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140146426A (ko) * 2013-06-17 2014-12-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US9478770B2 (en) 2014-02-12 2016-10-25 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20160141251A (ko) * 2015-05-29 2016-12-08 엘지디스플레이 주식회사 유기발광표시장치
CN109979968A (zh) * 2017-12-27 2019-07-05 乐金显示有限公司 电致发光显示设备及其制造方法
KR20200037171A (ko) * 2020-03-30 2020-04-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2023043062A1 (ko) * 2021-09-16 2023-03-23 삼성디스플레이주식회사 표시 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120077470A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101888447B1 (ko) * 2012-05-22 2018-08-16 엘지디스플레이 주식회사 유기 전계 발광 표시 패널의 제조 방법
CN103219475B (zh) * 2013-04-02 2015-08-26 华映视讯（吴江）有限公司 电致发光装置的制作方法及其电极基板的制作方法
KR102094841B1 (ko) * 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2015173177A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
CN103941507B (zh) * 2014-04-02 2017-01-11 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR102216995B1 (ko) * 2014-06-26 2021-02-22 삼성디스플레이 주식회사 유기발광 표시장치
CN104064688B (zh) * 2014-07-11 2016-09-21 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
KR102261006B1 (ko) * 2014-10-08 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102303019B1 (ko) * 2015-06-16 2021-09-16 삼성디스플레이 주식회사 표시 장치용 패널, 표시 장치용 패널의 코드 판독 방법 및 표시 장치용 패널의 제조 방법
KR102515628B1 (ko) * 2015-12-31 2023-03-29 엘지디스플레이 주식회사 유기 발광 표시 패널
CN105633304B (zh) * 2016-03-23 2018-03-06 深圳市华星光电技术有限公司 Oled基板的封装方法与oled封装结构
KR102592564B1 (ko) * 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
KR102654924B1 (ko) * 2016-06-16 2024-04-05 삼성디스플레이 주식회사 표시장치
KR102632615B1 (ko) * 2016-12-05 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
WO2018212960A1 (en) * 2017-05-17 2018-11-22 Apple Inc. Organic light-emitting diode display with reduced lateral leakage
CN109216403A (zh) * 2017-06-29 2019-01-15 昆山国显光电有限公司 电路基板和显示装置
CN107342299A (zh) * 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法
CN107644894B (zh) * 2017-09-18 2023-11-24 京东方科技集团股份有限公司 一种有机电致发光器件、其制备方法及显示装置
KR102568285B1 (ko) * 2017-12-28 2023-08-17 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102615707B1 (ko) * 2017-12-29 2023-12-18 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
CN108519706B (zh) * 2018-03-29 2021-05-07 武汉华星光电技术有限公司 显示面板
CN110197831B (zh) * 2019-06-19 2021-09-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
KR20210000383A (ko) * 2019-06-25 2021-01-05 엘지디스플레이 주식회사 전계 발광 표시 장치
CN110649046B (zh) * 2019-11-01 2022-11-25 京东方科技集团股份有限公司 像素结构及制作方法、阵列基板、显示面板
CN111554730B (zh) * 2020-06-09 2022-12-02 云谷（固安）科技有限公司 一种显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP2004118015A (ja) 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 表示装置
KR100549984B1 (ko) * 2003-12-29 2006-02-07 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US8017950B2 (en) * 2005-12-29 2011-09-13 Lg Display Co., Ltd. Organic electro-luminescence display device and method of manfacturing the same
KR20070082644A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
KR101250789B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR20080077538A (ko) * 2007-02-20 2008-08-25 삼성전자주식회사 박막트랜지스터 기판과 액정표시장치
KR101366162B1 (ko) * 2007-03-20 2014-02-25 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조방법
KR101263726B1 (ko) 2008-11-07 2013-05-13 엘지디스플레이 주식회사 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101305377B1 (ko) * 2009-06-16 2013-09-06 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 그 제조 방법
KR101600887B1 (ko) 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN102598278B (zh) * 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
KR101108160B1 (ko) 2009-12-10 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101290709B1 (ko) * 2009-12-28 2013-07-29 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140146426A (ko) * 2013-06-17 2014-12-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110047874A (zh) * 2013-06-17 2019-07-23 三星显示有限公司 显示装置
US10418433B2 (en) 2013-06-17 2019-09-17 Samsung Display Co., Ltd. Display device and method for manufacturing display device
US11024690B2 (en) 2013-06-17 2021-06-01 Samsung Display Co., Ltd. Display device and method for manufacturing display device
US11552151B2 (en) 2013-06-17 2023-01-10 Samsung Display Co., Ltd. Display device and method for manufacturing display device
CN110047874B (zh) * 2013-06-17 2023-05-30 三星显示有限公司 显示装置
US9478770B2 (en) 2014-02-12 2016-10-25 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US9941484B2 (en) 2014-02-12 2018-04-10 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20160141251A (ko) * 2015-05-29 2016-12-08 엘지디스플레이 주식회사 유기발광표시장치
CN109979968A (zh) * 2017-12-27 2019-07-05 乐金显示有限公司 电致发光显示设备及其制造方法
KR20200037171A (ko) * 2020-03-30 2020-04-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2023043062A1 (ko) * 2021-09-16 2023-03-23 삼성디스플레이주식회사 표시 장치

Also Published As

Publication number Publication date
US8603845B2 (en) 2013-12-10
CN102867839B (zh) 2015-08-19
KR101415684B1 (ko) 2014-08-07
CN102867839A (zh) 2013-01-09
US20130009154A1 (en) 2013-01-10
US8748897B2 (en) 2014-06-10
US20140061657A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
KR101415684B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101747341B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101776044B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
JP5362670B2 (ja) 有機発光表示装置およびその製造方法
KR101786801B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101799034B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101333612B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR101232736B1 (ko) 어레이 기판
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
JP2006173617A (ja) 有機電界発光表示素子及びその製造方法
KR20100076603A (ko) 유기전계 발광소자 및 이의 제조 방법
KR20100135141A (ko) 상부발광 방식 유기전계 발광소자 및 그 제조 방법
KR20060028251A (ko) 유기전계발광 소자 및 그의 제조 방법
KR20190076094A (ko) 디스플레이 장치와, 이의 제조 방법
KR101939768B1 (ko) 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR101731970B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
KR20130007872A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR100601372B1 (ko) 유기 전계 발광 표시 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6