KR20100076603A - 유기전계 발광소자 및 이의 제조 방법 - Google Patents
유기전계 발광소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20100076603A KR20100076603A KR1020080134711A KR20080134711A KR20100076603A KR 20100076603 A KR20100076603 A KR 20100076603A KR 1020080134711 A KR1020080134711 A KR 1020080134711A KR 20080134711 A KR20080134711 A KR 20080134711A KR 20100076603 A KR20100076603 A KR 20100076603A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- region
- storage
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 217
- 238000003860 storage Methods 0.000 claims abstract description 190
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 239000011241 protective layer Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 abstract description 42
- 239000010408 film Substances 0.000 abstract description 24
- 239000003990 capacitor Substances 0.000 description 61
- 239000011159 matrix material Substances 0.000 description 10
- 239000007769 metal material Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 239000011777 magnesium Substances 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- -1 acryl Chemical group 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/841—Self-supporting sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은, 화소영역과 상기 화소영역 내에 구동영역과 스위칭 영역 및 스토리지 영역이 정의된 제 1 기판 상의 상기 화소영역의 경계에 서로 교차하며 형성된 게이트 및 데이터 배선과; 상기 스위칭 및 구동영역에 형성되며 폴리실리콘의 제 1 영역과, 이의 양측으로 불순물 폴리실리콘의 제 2 영역으로 구성된 반도체층과; 상기 스토리지 영역에 불순물 폴리실리콘으로 이루어진 제 1 스토리지 전극과; 상기 제 1 스토리지 전극과 상기 반도체층을 덮으며 무기절연물질로써 제 1 두께를 가지며 형성된 제 1 게이트 절연막과; 상기 제 1 게이트 절연막 위로 상기 제 1 스토리지 전극과 중첩하며 형성된 제 2 스토리지 전극과; 상기 제 2 스토리지 전극 위로 상기 화소영역 전면에 제 2 두께를 가지며 형성된 제 2 게이트 절연막과; 상기 제 2 게이트 절연막 위로 상기 스위칭 및 구동영역의 상기 제 1 영역에 각각 대응하여 형성된 게이트 전극과; 상기 게이트 전극 위로 제 3 두께를 가지며, 상기 화소영역 전면에 그 하부에 위치한 상기 제 2 및 제 1 게이트 절연막과 더불어 패터닝됨으로써 상기 제 2 영역을 각각 노출시키는 반도체층 콘택홀을 가지며 형성된 층간절연막과; 상기 층간절연막 위로 상기 스위칭 및 구동영역 각각에 상기 반도체층 콘택홀을 통해 상기 제 2 영역과 각각 접촉하며 서로 이격하며 형성된 소스 및 드레인 전극과; 상기 층간절연막 위로 상기 스토리지 영역에 상기 제 2 스토리지 전극과 중첩하며 형성된 제 3 스토리지 전극과; 상기 화소영역 전면에 상기 구동영역의 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 보호층과; 상기 화소영역 내에 상기 보호층 위로 상기 구동영역의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극과; 상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 형성된 뱅크와; 상기 뱅크 둘러싸인 영역에 대응하여 상기 제 1 전극 위로 형성된 유기 발광층과; 상기 유기 발광층 위로 화소영역의 구분없이 형성된 제 2 전극과;상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 1 및 제 2 기판 가장자리를 따라 형성된 씰패턴를 포함하는 유기전계 발광소자 및 이의 제조 방법을 제공한다.
유기전계, 발광소자, 커패시터용량, 고해상도
Description
본 발명은 유기전계 발광소자(Organic Electro luminescent Device)에 관한 것이며, 특히 한정된 하나의 화소영역 내에서 스토리지 커패시터의 면적 증가없이 그 용량을 향상시킬 수 있는 유기전계 발광소자 및 이의 제조 방법에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한 상기 유기전계 발광소자의 제조공정은 증착(deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하 다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 픽셀(pixel)을 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소영역별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소영역 단위로 온(on)/오프(off)되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 화소영역에 인가된 전압이 스토리지 커패시터에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회 로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 커패시터(StgC), 그리고 유기전계 발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스 터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
도 2는 종래의 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 제 1 기판(10) 상에는 순수 폴리실리콘의 제 1 영역(13a)과 불순물이 도핑된 제 2 영역(13b)으로 구성된 반도체층(13), 게이트 절연막(16), 게이트 전극(20), 상기 제 2 영역(13b)을 각각 노출시키는 반도체층 콘택홀(25)을 갖는 층간절연막(23), 소스 및 드레인 전극(33, 36)이 순차적으로 적층 형성되어 구동 박막트랜지스터(DTr)를 구성하고 있으며, 상기 소스 및 드레인 전극(33, 36)은 각각 전원배선(미도시) 및 유기전계 발광 다이오드(E)와 연결되어 있다.
상기 유기전계 발광 다이오드(E)는 유기 발광층(55)이 개재된 상태로 서로 대향된 제 1 전극(47) 및 제 2 전극(58)으로 구성된다. 이때 상기 제 1 전극(47)은 각 화소영역(P)별로 구동 박막트랜지스터(DTr)의 일전극과 접촉하며 형성되고 있으며, 상기 제 2 전극(58)은 상기 유기 발광층(55) 위로 전면에 형성되고 있다.
한편, 화소영역(P)에는 다음 화상신호가 입력되기까지 입력받는 화상신호를 유지시키기 위한 스토리지 커패시터(StgC1, StgC2)가 형성되어 있다. 구조를 살펴보면, 상기 반도체층(13)이 형성된 동일한 층에 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극(15)이 형성되어 있으며, 그 상부로 유전체층의 역할을 하는 게이트 절연막(16)이 형성되어 있으며, 상기 게이트 절연막(16) 상부로 상기 게이트 전극(21)을 이루는 동일한 물질로써 제 2 스토리지 전극(19)이 형성됨으로써 제 1 스토리지 커패시터(StgC1)를 이루고 있다.
또한, 상기 제 2 스토리지 전극(19) 상부에는 상기 층간절연막(23)이 형성되어 있으며, 상기 층간절연막(23) 상부에는 전원배선(미도시)이 형성됨으로써 이의 일부가 제 3 스토리지 전극(138)을 이루고 있다. 이때 상기 제 2 스토리지 전극(19)과 상기 층간절연막(23)과 상기 제 3 스토리지 전극(38)은 제 2 스토리지 커패시터(StgC2)를 이루고 있다.
따라서 전술한 구성을 갖는 종래의 유기전계 발광소자(1)는 제 1 스토리지 커패시터(StgC1)와 제 2 스토리지 커패시터(StgC2)가 병렬 연결됨으로써 이들 두 스토리지 커패시터(StgC1, StgC2)를 합한 스토리지 용량을 획득하게 된다.
한편, 최근에는 표시장치의 고해상도화가 급격히 진행되고 있다. 표시장치의 고해상도를 실현시키기 위해서는 단위면적당 화소영역의 수를 늘려야 하며, 이는 곧 하나의 화소영역의 크기가 작아짐을 의미한다. 하나의 화소영역의 크기가 작아지는 경우, 자연적으로 이를 구성하는 구성요소의 크기가 작아짐으로써 스토리지 커패시터의 면적이 작아지게 되며, 이는 곧 스토리지 용량의 저하를 의미하게 된다. 화소영역이 작아지면 화상을 표시하는 유기전계 발광층의 크기가 작아짐으로써 이를 다음 프레임까지 유지시키기 위한 스토리지 용량도 조금은 작아지게 되지만, 완전히 비례하는 것이 아니다. 즉, 실제 화소영역이 작아지는 것보다는 스토리지 커패시터의 면적 저감에 따른 스토리지 용량이 줄어드는 더 크게 됨으로써 하나의 화소영역에 있어 상기 스토리지 커패시터 형성을 위한 영역을 더욱 증가시켜야 하는 문제가 발생하고 있다. 하나의 화소영역 전체 면적대비 화상을 구현할 수 있는 영역의 비를 개구율이라 하는데, 상기 스토리지 커패시터의 면적을 증가시킬 경우 개구율이 저감되는 문제가 발생한다.
유기전계 발광소자의 경우, 유기전계 발광 다이오드의 면적이 곧 하나의 화소영역 내에서 화상을 구현할 수 있는 면적이 되며, 이러한 유기 발광 다이오드는 구동 박막트랜지스터의 드레인 전극과 연결된 제 1 전극의 크기에 의해 결정되며, 상기 제 1 전극은 상기 유기전계 발광 다이오드에 정확한 화상신호를 전달하기 위해서는 기생용량 등이 발생하지 않아야 하기 때문에 상기 화소영역 내에 구비되는 전극 또는 배선 등과는 중첩하지 않도록 형성해야 한다. 따라서 이러한 설계 룰에 의해 상기 제 1 전극은 스토리지 커패시터를 이루는 스토리지 전극과 중첩하지 않도록 형성해야 하므로 상기 스토리지 커패시터의 면적이 증가하면 자연적으로 개구율이 저감되는 것이다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 고해상도를 구현 하면서도 스토리지 커패시터 형성 영역의 확장없이 스토리지 커패시터 용량을 향상시킬 수 있는 유기전계 발광소자를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 상부 발광방식 유기전계 발광소자는, 화소영역과 상기 화소영역 내에 구동영역과 스위칭 영역 및 스토리지 영역이 정의된 제 1 기판 상의 상기 화소영역의 경계에 서로 교차하며 형성된 게이트 및 데이터 배선과; 상기 스위칭 및 구동영역에 형성되며 폴리실리콘의 제 1 영역과, 이의 양측으로 불순물 폴리실리콘의 제 2 영역으로 구성된 반도체층과; 상기 스토리지 영역에 불순물 폴리실리콘으로 이루어진 제 1 스토리지 전극과; 상기 제 1 스토리지 전극과 상기 반도체층을 덮으며 무기절연물질로써 제 1 두께를 가지며 형성된 제 1 게이트 절연막과; 상기 제 1 게이트 절연막 위로 상기 제 1 스토리지 전극과 중첩하며 형성된 제 2 스토리지 전극과; 상기 제 2 스토리지 전극 위로 상기 화소영역 전면에 제 2 두께를 가지며 형성된 제 2 게이트 절연막과; 상기 제 2 게이트 절연막 위로 상기 스위칭 및 구동영역의 상기 제 1 영역에 각각 대응하여 형성된 게이트 전극과; 상기 게이트 전극 위로 제 3 두께를 가지며, 상기 화소영역 전면에 그 하부에 위치한 상기 제 2 및 제 1 게이트 절연막과 더불어 패터닝됨으로써 상기 제 2 영역을 각각 노출시키는 반도체층 콘택홀을 가지며 형성된 층간절연막과; 상기 층간절연막 위로 상기 스위칭 및 구동영역 각각에 상기 반도체층 콘택홀을 통해 상기 제 2 영역과 각각 접촉하며 서로 이격하며 형성된 소스 및 드레인 전 극과; 상기 층간절연막 위로 상기 스토리지 영역에 상기 제 2 스토리지 전극과 중첩하며 형성된 제 3 스토리지 전극과; 상기 화소영역 전면에 상기 구동영역의 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 보호층과; 상기 화소영역 내에 상기 보호층 위로 상기 구동영역의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극과; 상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 형성된 뱅크와; 상기 뱅크 둘러싸인 영역에 대응하여 상기 제 1 전극 위로 형성된 유기 발광층과; 상기 유기 발광층 위로 화소영역의 구분없이 형성된 제 2 전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 1 및 제 2 기판 가장자리를 따라 형성된 씰패턴를 포함한다.
상기 제 1 및 제 2 두께는, 300Å 내지 500Å이며, 상기 제 3 두께는 3000Å 내지 4000Å인 것이 바람직하다.
상기 유기 발광층은, 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)과 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)을 포함하여 5중층 구조를 이루거나 또는 정공주입층(hole injection layer)과 전자주입층(electron injection layer)을 포함하여 3중층 구조를 이룰 수도 있다.
상기 제 2 게이트 절연막은 상기 제 1 게이트 절연막을 이루는 동일한 물질로 이루어진 것이 특징이다.
상기 게이트 배선이 형성된 동일한 층에 이와 상기 제 2 스토리지 전극과 연결되며 형성된 스토리지 배선과; 상기 데이터 배선이 형성된 동일한 층에 이와 나 란하게 상기 제 3 스토리지 전극과 연결되며 형성된 전원배선을 포함하며, 상기 구동영역의 반도체층은 상기 제 1 스토리지 전극과 연결된 것이 특징이다.
상기 게이트 배선은 상기 스위칭 영역에 형성된 상기 게이트 전극과 연결되며 상기 데이터 배선은 상기 스위칭 영역에 형성된 상기 소스 전극과 연결된 것이 특징이다.
본 발명에 따른 유기전계 발광소자의 제조 방법은, 화소영역과 상기 화소영역 내에 구동영역과 스위칭 영역 및 스토리지 영역이 정의된 제 1 기판 상의 상기 스위칭 및 구동영역에 각각 순수 폴리실리콘으로 이루어진 반도체 패턴과, 상기 스토리지 영역에 순수 폴리실리콘으로 이루어진 스토리지 패턴을 형성하는 단계와; 상기 반도체패턴과 상기 스토리지 패턴 위로 무기절연물질로서 제 1 두께를 갖는 제 1 게이트 절연막을 형성하는 단계와; 상기 스토리지 패턴에 불순물 도핑을 실시하여 불순물 폴리실리콘으로 이루어진 제 1 스토리지 전극을 형성하는 단계와; 상기 제 1 게이트 절연막 위로 상기 제 1 스토리지 전극과 중첩하는 제 2 스토리지 전극을 형성하는 단계와; 상기 제 2 스토리지 전극 위로 상기 화소영역 전면에 제 2 두께의 제 2 게이트 절연막을 형성하는 단계와; 상기 제 2 게이트 절연막 위로 상기 스위칭 및 구동영역에 형성된 상기 반도체 패턴의 중앙부에 대응하여 각각 게이트 전극을 형성하고, 상기 각 화소영역의 경계에 일방향으로 연장하는 게이트 배선을 형성하는 단계와; 상기 반도체 패턴에 불순물 도핑을 실시하여 상기 게이트 전극에 의해 가려짐으로써 도핑이 이루어지지 않은 제 1 영역과, 불순물이 도핑된 제 2 영역으로 이루어진 반도체층을 상기 스위칭 및 구동영역에 각각 형성하는 단 계와; 상기 게이트 전극과 상기 게이트 배선 위로 상기 화소영역 전면에 제 3 두께를 갖는 층간절연막을 형성하는 단계와; 상기 층간절연막과 그 하부에 위치한 상기 제 2 및 제 1 게이트 절연막을 패터닝됨으로써 상기 반도체층의 제 2 영역을 각각 노출시키는 반도체층 콘택홀을 형성하는 단계와; 상기 층간절연막 위로 상기 스위칭 및 구동영역 각각에 상기 반도체층 콘택홀을 통해 상기 제 2 영역과 각각 접촉하며 서로 이격하며 소스 및 드레인 전극과, 상기 화소영역의 경계에 상기 게이트 배선과 교차하는 데이터 배선과, 상기 스토리지 영역에 상기 제 2 스토리지 전극과 중첩하는 제 3 스토리지 전극을 형성하는 단계와; 상기 화소영역 전면에 상기 구동영역의 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 화소영역 내에 상기 보호층 위로 상기 구동영역의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하는 제 1 전극을 형성하는 단계와; 상기 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 뱅크를 형성하는 단계와; 상기 뱅크 둘러싸인 영역에 대응하여 상기 제 1 전극 위로 유기 발광층을 형성하는 단계와; 상기 유기 발광층 위로 화소영역의 구분없이 제 2 전극을 형성하는 단계와; 상기 제 1 기판과 대향하여 제 2 기판을 위치시키고 상기 제 1 및 제 2 기판 가장자리를 따라 씰패턴을 형성하고 합착하는 단계를 포함한다.
상기 스위칭 및 구동영역에 각각 순수 폴리실리콘으로 이루어진 반도체 패턴과, 상기 스토리지 영역에 순수 폴리실리콘으로 이루어진 스토리지 패턴을 형성하는 단계는, 상기 제 1 기판 상에 순수 비정질 실리콘층을 형성하는 단계와; 상기 순수 비정질 실리콘층을 순수 폴리실리콘층으로 결정화하는 단계와; 상기 순수 폴 리실리콘층을 패터닝하는 단계를 포함한다.
상기 게이트 배선을 형성하는 단계는 상기 제 2 스토리지 전극과 연결된 스토리지 배선을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는 상기 데이터 배선과 이격하며 상기 제 3 스토리지 전극과 연결된 전원배선을 형성하는 단계를 포함한다.
상기 구동영역의 반도체 패턴과 상기 스토리지 영역의 스토리지 패턴은 서로 연결되도록 형성할 수도 있다.
상기 제 1 및 제 2 두께는, 300Å 내지 500Å이며, 상기 제 3 두께는 3000Å 내지 4000Å인 것이 바람직하다.
본 발명에 따른 유기전계 발광 소자는, 커패시터의 면적을 증가없이 스토리지 용량을 증가시키는 장점을 가지며, 고해상도 구현 시 스토리지 커패시터의 면적이 작아진다 하여도 충분한 커패시터 용량을 갖는 커패시터 형성이 가능하므로 안정적인 표시품질을 갖는 고해상도의 유기전계 발광소자를 제공할 수 있는 장점이 있다.
개구율 저하없이 스토리지 커패시터 용량을 향상시킬 수 있으므로 유기전계 발광 다이오드에 다음 화상신호가 입력되기 전까지 안정적으로 상기 제 1 및 제 2 전극의 전압을 유지할 수 있게 되므로 표시품질을 향상시키는 효과가 있다.
동일한 스토리지 용량을 갖도록 구현할 경우, 종래대비 스토리지 커패시터 면적을 작게 할 수 있으므로 하나의 화소영역 내에 타 구성요소의 배치에 여유를 가지므로 설계 자유도를 향상시키며, 나아가 개구율을 향상시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이다. 이때 설명의 편의를 위해 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 스토리지 커패시터(StgC1, StgC2)가 형성되는 영역을 스토리지 영역(StgA), 그리고 도면에는 나타내지 않았지만 스위칭 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 스토리지 커패시터(StgC1, StgC2) 및 유기전계 발광 다이오드(E)가 형성된 제 1 기판(110)과, 인캡슐레이션을 위한 제 2 기판(170)으로 구성되고 있다.
우선, 제 1 기판(110)의 구성에 대해 설명한다.
상기 제 1 기판(110) 상부에는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. 이때 ,상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 형성될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 결정화시 상기 제 1 기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다.
또한, 스토리지 영역(StgA)에는 상기 구동영역(DA)의 구비된 반도체층(113)과 연결되며 불순물이 도핑된 폴리실리콘으로써 이루어진 제 1 스토리지 전극(115)이 형성되어 있다.
다음, 상기 스위칭 및 구동영역(미ㅗ시, DA)에 구비된 반도체층(113)과 상기 스토리지 영역(StgA)의 제 1 스토리지 전극(115)을 덮으며 전면에 무기절연물질로써 제 1 두께를 갖는 제 1 게이트 절연막(116)이 형성되어 있다. 또한, 상기 스토리지 영역(StgA)에는 상기 제 1 게이트 절연막(116) 위로 상기 제 1 스토리지 전극(115)에 대응하여 제 2 스토리지 전극(118)이 형성되고 있으며, 상기 제 1 스토리지 전극(115)과 제 1 게이트 절연막(116)과 제 2 스토리지 전극(118)은 제 1 스토리지 커패시터(StgC1)를 이루고 있다.
다음, 상기 제 2 스토리지 전극(118) 상부로 전면에 상기 제 1 게이트 절연막(116)을 이루는 동일한 물질로 제 2 게이트 절연막(119)이 형성되어 있으며, 상기 제 2 게이트 절연막(119) 위로 상기 스위칭 및 구동영역(미도시, DA)에는 각각 상기 반도체층(113) 중 순수 폴리실리콘만으로 이루어진 제 1 영역(113a)에 대응하여 게이트 전극(121)이 형성되어 있다.
따라서, 상기 스위칭 및 구동영역(미도시, DA)에는 각각 상기 반도체층(113)과 상기 게이트 전극(121) 사이에 제 1 및 제 2 게이트 절연막(116, 119)이 형성되고 있는 반면, 스토리지 영역(StgA)에 있어서는 상기 제 1 스토리지 전극(115)과 제 2 스토리지 전극(118) 사이에 제 1 두께를 갖는 제 1 게이트 절연막(116)만이 형성되어 있는 것이 본 발명의 가장 특징적인 부분이 되고 있다.
이때, 제 1 게이트 절연막(116)의 제 1 두께는 300Å 내지 500Å 정도가 되며, 상기 제 2 게이트 절연막(119)의 제 2 두께 또한 300Å 내지 500Å인 것이 특징이다.
박막트랜지스터에 있어서 상기 게이트 절연막은 중요한 구성요소가 되며, 그 두께가 박막트랜지스터의 특성에 영향을 주는 요소가 되며, 박막트랜지스터가 충분히 스위칭 또는 구동소자로서의 역할을 하도록 하기 위해서는 너무 얇아도 또는 너무 두꺼워도 않된다. 박막트랜지스터를 이루는 구성요소로서의 게이트 절연막은 너무 얇을 경우 상기 박막트랜지스터를 구동시키기 위한 게이트 구동전압을 인가 시 터짐이 발생할 수 있으며, 너무 두꺼울 경우 게이트 구동 전압이 높아져야 하며 채널 형성에 문제가 발생한다. 따라서 박막트랜지스터를 이루는 부분 즉 스위칭 및 구동영역(미도시, DA)에 있어서는 600Å 내지 1000Å 정도의 두께를 갖는 것이 바람직한데, 본 발명의 경우 제 1 및 제 2 게이트 절연막(116, 119)의 두께를 합하게 되면 600Å 1000Å가 됨을 알 수 있다.
한편, 스토리지 영역(StgA)에 있어서 게이트 절연막은 스토리지 커패시터의 유전체층의 역할을 하는 것으로 커패시터 용량 C는 다음과 같은 식으로 나타낼 수 있다.
C = ε* A/d ----①, (ε는 유전율, A는 전극의 면적, d는 두 전극간 거리)
①식에 의하면 스토리지 커패시터의 용량은 전극의 면적(A)과 상기 전극 내부의 유전체층의 유전율(ε)에 비례하며, 상기 두 전극간의 거리(d)에 반비례함을 알 수 있다. 즉, 전극의 면적(A)이 넓을수록, 상기 두 전극 사이에 위치하는 유전체층의 유전율(ε)이 높을수록, 또는 두 전극간 거리(d)가 가까울수록 더 큰 용량(C)을 갖게 된다.
본 발명의 경우, 종래 대비 제 1 스토리지 커패시터(StgC1)의 두 전극(115, 118) 간 간격이 1/2 수준으로 줄었기 때문에 상기 제 1 스토리지 커패시터(StgC1)의 면적이 동일하다고 가정한다면 상기 제 1 스토리지 커패시터(StgC1)는 종래대비 2배의 스토리지 용량을 갖게 됨을 알 수 있다.
한편, 상기 게이트 전극(121)과 위로는 제 3 두께를 갖는 층간절연막(123)이 형성되어 있다. 이때, 상기 스위칭 및 구동영역(미도시, DA)에 있어서는 상기 불순물이 도핑된 제 2 영역(113b)에 대응하여 상기 층간절연막(123)과 그 하부의 제 2 및 제 1 게이트 전극이 제거됨(119, 116)으로써 상기 게이트 전극(121) 양측의 상기 제 2 영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)이 구비되고 있다. 이때 상기 층간절연막(123)의 상기 제 3 두께는 3000Å 내지 4000Å이 되고 있다. 이렇게 층간절연막을 두껍게 형성하는 이유는 그 상부에 형성된 소스 및 드레인 전극 과 상기 게이트 전극이 중첩하게 되는 경우 그 기생용량을 최소화하고, 하부에 위치하는 구성요소의 의해 발생하는 단차를 어느 정도 줄이기 위함이다.
전술한 구성을 갖는 상기 층간절연막 상부로 상기 스위칭 및 구동영역(미도시, DA)에 있어서는 상기 반도체 콘택홀을 통해 상기 불순물 도핑된 폴리실리콘의 제 2 영역과 각각 접촉하며 상기 게이트 전극을 사이에 두고 이격하는 소스 및 드레인 전극이 각각 형성되어 있다. 이때, 상기 소스 및 드레인 전극(133, 136)과, 이들 전극(133, 136)과 접촉하는 제 2 영역(113b)을 포함하는 반도체층(113)과, 상기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 게이트 전극(120)은 각각 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)를 이룬다.
또한, 도면에 나타나지 않았지만, 상기 층간절연막 위로는 상기 스위칭 박막트랜지스터의 소스 전극과 연결되며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선이 형성되어 있으며, 상기 데이터 배선과 나란하게 이격하며 전원배선이 형성되어 있다.
또한, 상기 스토리지 영역(StgA)에 있어서는 상기 층간절연막 위로 상기 제 2 스토리지 전극과 중첩하며 상기 전원배선과 연결된 제 3 스토리지 전극이 형성되고 있으며, 상기 중첩하는 제 2 및 3 스토리지 전극과, 이들 두 전극 사이에 위치하는 상기 제 2 게이트 절연막 및 층간절연막은 제 2 스토리지 커패시터(StgC2)를 이루고 있다. 따라서, 상기 제 2 스토리지 커패시터(StgC2)는 종래대비 제 2 게이트 절연막이 더욱 개재되어 상기 유전체층의 두께가 두꺼워짐으로써 그 용량이 줄어들게 되었음을 알 수 있다. 하지만, 그 줄어든 제 2 스토리지 커패시터(StgC2)의 용량은 매우 미비하며, 제 1 스토리지 커패시터(StgC1)의 용량이 늘어난 것 대비 그 줄어든 용량의 크기는 매우 작음을 알 수 있다.
제 2 스토리지 커패시터(StgC2)의 경우 유전체층으로 이용되는 층간절연막의 두께가 제 2 게이트 절연막의 두께대비 6배 내지 13.3배 더 두껍기 때문에 상기 제 2 두께를 갖는 제 2 게이트 절연막이 상기 제 2 및 제 3 스토리지 전극 사이에 형성된다 하더라도 제 2 스토리지 커패시터(StgC2)의 용량은 대략 10% 내지 30% 정도의 감소만이 발생한다.
본 발명의 구조적 특징상 스토리지 커패시터의 총 용량은 제 1 및 제 2 스토리지 커패시터(StgC2)의 용량의 합이 된다. 따라서, 제 1 스토리지 커패시터(StgC1)의 용량은 종래대비 100% 정도의 향상을, 제 2 스토리지 커패시터(StgC2)의 용량은 종래대비 최대 15%의 감소를 가지므로 이를 합하게 되면 전체 스토리지 커패시터 용량은 85% 정도 더 늘어나게 됨을 알 수 있다.
일례로, 종래의 게이트 절연막과 본 발명의 제 1 및 제 2 게이트 절연막(서로 동일한 두께를 갖는다 가정)이 모두 동일한 물질로 동일한 유전율(ε0 =8.85E-12,ε1 = 3.9)을 가지며, 상기 게이트 절연막의 두께(d = 600Å)와 상기 제 1 및 제 2 게이트 절연막을 합한 두께(d = d1 + d2 = 300Å + 300Å = 600Å)가 같으며, 층간절연막도 동일한 물질로 동일한 유전율(ε0 =8.85E-12,ε2 = 6.5) 및 동일한 두께(3150Å)를 가지며, 스토리지 커패시터의 면적(1㎛ * 1㎛)이 동일하다고 가정했을 경우, 종래의 유기전계 발광소자의 하나의 화소영역 내의 스토리지 커패시터(도 2의 StgC1, StgC2)의 총 용량은 5.75E-16F(제 1 스토리지 커패시터 용량) + 1.83E-16F(제 2 스토리지 커패시터 용량) = 7.58E-16F 이 되며, 본 발명에 따른 유기전계 발광소자(101)의 하나의 화소영역(P) 내의 스토리지 커패시터(StgC1, StgC2)의 총 용량은 11.5E-16F(제 1 스토리지 커패시터 용량) + 1.58E-16F(제 1 스토리지 커패시터 용량) = 13.1E-16F가 된다. 따라서 본 발명에 따른 유기전계 발광소자(101)가 종래의 유기전계 발광소자(도 2의 1) 대비 1.7배 정도 스토리지 커패시터의 용량이 향상되었음을 알 수 있다.
한편, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 위로는 전면에 그 표면이 평탄한 상태를 갖는 보호층(140)이 형성되어 있다. 이때 상기 보호층(140)에는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)이 형성되어 있다.
상기 드레인 콘택홀(143)을 구비한 보호층(140) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 상기 드레인 콘택홀(143)을 통해 접촉되며, 각 화소영역(P) 별로 제 1 전극(147)이 형성되어 있다.
이때, 상기 제 1 전극(147)은 애노드 전극의 역할을 하는 경우 일함수 값이 비교적 크며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 캐소드 전극을 하는 경우 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나의 물질로 이루어지는 것이 바람직하다.
다음, 상기 제 1 전극(147) 위로 각 화소영역(P)의 경계에는 뱅크(150)가 형 성되어 있다. 이때 상기 뱅크(150)는 각 화소영역(P)을 둘러싸는 형태로 상기 제 1 전극(147)의 테두리와 중첩하며 상기 제 1 전극의 중앙부를 노출시키며 형성되고 있다.
한편, 상기 각 화소영역(P)의 상기 뱅크(150)로 둘러싸인 영역의 상기 제 1 전극(147) 상부에는 유기 발광층(147)이 형성되어 있으며, 상기 유기 발광층(147)과 상기 뱅크(150) 상부에는 표시영역 전체에 하나의 판형태를 가지며 제 2 전극(163)이 형성되고 있다. 이때, 상기 제 1, 2 전극(147, 163)과 그 사이에 형성된 유기 발광층(160)은 유기전계 발광 다이오드(E)를 이루게 된다.
한편, 상기 유기 발광층(163)은 단일층 구조를 갖는 것을 도시하였지만, 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)과 전자주입층(electron injection layer) 및 전자수송층(electron transporting layer)을 더 포함하여 5중층 구조를 이룰 수도 있으며, 또는 정공주입층(hole injection layer)과 전자수송층(electron transporting layer)을 더 포함하여 3중층 구조를 이룰 수도 있다.
한편, 상기 제 2 전극(163)은 상기 제 1 전극(147)이 애노드 전극의 역할을 하는 경우 캐소드 전극을 역할을 하도록, 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중의 어느 하나의 물질로 이루어지며, 상기 제 1 전극(147)이 캐소드 전극을 역할을 하는 경우 애노드 전극의 역할을 하도록 일함수 값이 비교적 높은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지고 있다.
이러한 구조를 갖는 제 1 기판(110)과 대향하여 투명한 재질의 제 2 기판(170)이 그 테두리를 따라 씰패턴(미도시)에 의해 합착됨으로써 본 발명에 따른 상부 발광 방식 유기전계 발광소자(101)를 이루고 있다.
이후에는 전술한 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 제조 방법에 대해 간단히 설명한다.
본 발명의 실시예의 경우, 제 1 기판에 모든 구성요소가 형성되므로 제 1 기판의 제조 방법을 위주로 설명한다.
도 4a 내지 도 4m은 본 발명의 실시예에 따른 유기전계 발광소자의 구동영역(DA)과 스토리지 영역(StgA)을 포함하는 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도이다.
우선, 도 4a에 도시한 바와 같이, 절연기판(110) 상에 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 형성하고, 이에 대해 레이저 빔을 조사하거나 또는 열처리를 실시하여 상기 비정질 실리콘층을 폴리실리콘층(미도시)으로 결정화시킨다.
이후, 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립을 포함하는 마스크 공정을 실시하여 상기 폴리실리콘층(미도시)을 패터닝함으로써, 스위칭 및 구동영역(미도시, DA)에는 순수 폴리실리콘 상태의 반도체패턴(112)을 형성하고, 스토리지 영역(StgA)에는 순수 폴리실리콘 상태의 스토리지 패턴(114)을 형성한다. 이때 상기 스토리지 패턴(114)과 상기 구 동영역(DA)의 반도체패턴(112)은 서로 연결될 수 있다.
한편, 상기 비정질 실리콘층(미도시)을 형성하기 전에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 상기 절연기판(110) 전면에 증착함으로써 버퍼층(미도시)을 형성할 수도 있다.
다음, 도 4b에 도시한 바와 같이, 상기 순수 폴리실리콘의 반도체패턴(112)과 스토리지 패턴(114) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 300Å 내지 500Å 정도의 제 1 두께를 갖는 제 1 게이트 절연막(116)을 표시영역 전면에 형성한다.
다음, 도 4c에 도시한 바와 같이, 상기 제 1 게이트 절연막(116) 위로 상기 스토리지 영역(StgA)에 대응해서는 상기 제 1 게이트 절연막(116)을 노출시키고 그 외의 영역에 대해서는 포토레지스트 패턴(191)을 형성한 후, 불순물을 도핑함으로써 상기 스토리지 영역(StgA)에 형성된 상기 스토리지 패턴(도 4b의 114)을 불순물 폴리실리콘 상태의 제 1 스토리지 전극(115)을 이루도록 한다.
다음, 도 4d에 도시한 바와 같이, 상기 포토레지스트 패턴(도 4c의 191)을 스트립(strip)을 진행하여 제거한 후, 상기 제 1 게이트 절연막(116) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제 1 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 상기 스토리지 영역(StgA)의 상기 제 1 스토리지 전극(115)에 대응하여 제 2 스토리지 전극(118)을 형성한다.
이때, 기판(110) 상에 순차 적층된 상기 제 1 스토리지 전극(115)과 제 1 두께의 제 1 게이트 절연막(116)과 제 2 스토리지 전극(118)은 제 1 스토리지 커패시터(StgC1)를 이룬다. 이때, 상기 제 2 스토리지 커패시터(StgC2)는 상기 화소영역(P)에 별도의 스토리지 배선(미도시)을 형성하여 이의 일부가 될 수도 있으며, 또는 추후에 형성되는 게이트 배선(미도시)과 연결될 수 도 있다.
다음, 도 4e에 도시한 바와 같이, 상기 제 2 스토리지 전극(118) 위로 전면에 상기 제 1 게이트 절연막(116)을 이루는 동일한 무기절연물질을 증착하여 300Å 내지 500Å의 제 2 두께를 갖는 제 2 게이트 절연막(119)을 형성한다.
다음, 도 4f에 도시한 바와 같이, 상기 제 2 게이트 절연막(119) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제 2 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 스위칭 및 구동영역(미도시, DA)의 형성된 각 반도체층(113)의 중앙부에 대응하여 각각 게이트 전극(121)을 형성한다. 동시에 상기 제 2 게이트 절연막(119) 위로 상기 스위칭 영역(미도시)에 형성된 게이트 전극과 연결되며 일방향으로 연장하는 게이트 배선(미도시)을 형성한다.
다음, 상기 게이트 전극(120)을 블록킹 마스크로 이용하여 상기 스위칭 및 구동영역(미도시, DA)에 형성된 각 반도체 패턴(도 4e의 112)에 불순물 즉, 3가 원소 또는 5가 원소를 도핑함으로써 상기 게이트 전극(121) 외측에 위치한 부분이 상기 불순물이 도핑된 제 2 영역(113b)을 이루며, 도핑이 방지된 게이트 전극(121)에 대응하는 부분은 순수 폴리실리콘의 제 1 영역(113a)을 이루는 반도체층(113)을 형 성한다.
도 4g에 도시한 바와 같이, 제 1 및 제 2 영역(113a, 113b)으로 나뉘어진 반도체층(113) 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하거나, 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로써 전면에 3000Å 내지 4000Å 정도의 제 3 두께를 갖는 층간절연막(123)을 형성한다.
이후, 마스크 공정을 진행하여 상기 층간절연막(123)과 그 하부의 제 2 및 제 1 게이트 절연막(119, 116)을 패터닝함으로써 상기 스위칭 및 구동영역(미도시, DA)에 형성된 반도체층의 제 2 영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다.
다음, 도 4h에 도시한 바와 같이, 상기 층간절연막(123) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr) 및 몰리브덴(Mo) 중 하나를 증착하여 제 3 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 스위칭 및 구동영역(미도시, DA)에 각각 상기 반도체층 콘택홀(125)을 통해 상기 제 2 영역(113b)과 각각 접촉하는 소스 및 드레인 전극(133, 136)을 형성한다. 동시에 상기 층간절연막(123) 위로 상기 스위칭 영역(미도시)에 형성된 소스 전극(미도시)과 연결되며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)과, 상기 데이터 배선(130)과 이격하며 나란히 배치되는 전원배선(미도시)을 형성한다.
또한, 스토리지 영역(StgA)에는 상기 제 3 두께의 층간절연막(123) 위로 제 3 스토리지 전극(138)을 형성한다. 이때 상기 제 3 스토리지 전극(138)은 상기 전원배선(미도시)과 연결되는 것이 바람직하다.
이때, 상기 스위칭 및 구동영역(미도시, DA)에 순차 적층된 상기 반도체층(113)과 제 1 및 제 2 게이트 절연막(116)과 게이트 전극(121)과 층간절연막(123)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 및 구동 박막트랜지스터(미도시, DTr)를 이룬다.
또한 상기 스토리지 영역(StgA)에 있어 상기 제 2 스토리지 전극(118)과 상기 제 2 게이트 절연막(119) 및 층간절연막(123)과 제 3 스토리지 전극(138)은 제 2 스토리지 커패시터(StgC2)를 이룬다.
다음, 도 4i에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136)과 제 3 스토리지 전극(138) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 표시영역 전면에 그 표면이 평탄한 상태의 보호층(140)을 형성하고, 이를 패터닝함으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다.
다음, 도 4j에 도시한 바와 같이, 상기 드레인 콘택홀(143)을 갖는 보호층(140) 위로 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하거나 또는 일함수 값이 비교적 낮은 금속물 질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)별로 상기 드레인 콘택홀(143)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 접촉하는 제 1 전극(147)을 형성한다.
이후, 도 4k에 도시한 바와 같이, 상기 제 1 전극(147) 위로 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 제 1 유기절연물질층(미도시)을 형성하고, 이를 패터닝함으로써 각 화소영역(P)의 경계를 포함하여 상기 제 1 전극(147)의 가장자리를 테두리하는 형태로 뱅크(150)를 형성한다.
다음, 도 4l에 도시한 바와 같이, 상기 뱅크(150)가 형성된 기판(110)에 대해 상기 뱅크(150) 사이로 노출된 상기 제 1 전극(147) 위로 유기 발광층(160)을 형성한다. 이때 상기 유기 발광층(160)은 일례로 쉐도우 마스크를 이용한 열증착을 통해 형성하거나 또는 잉크제팅, 노즐 코팅 등의 방법에 의해 형성될 수 있다. 또한 상기 유기 발광층(160)은 단일층 구조 뿐 아니라, 도 3을 통해 설명한 바와 같이 3중층 또는 5중층 구조를 이루도록 형성할 수도 있다.
다음, 도 4m에 도시한 바와 같이, 상기 유기 발광층(160) 위로 비교적 일함수 값이 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나 또는 일함수 값이 비교적 큰 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 표시영역 전면에 증착하여 제 2 전극(163)을 형성함으로써 제 1 기판(110)을 완성한다. 이때, 상기 제 1 전극(147)이 일함수 값이 작은 금속물질로 이루어진 경우 상기 제 2 전극(163)은 일함수 값이 큰 투명도전성 물질로, 상기 제 1 전극(147)이 일함수 값이 큰 물질로 이루어진 경우 상기 제 2 전극(163)은 일함수 값이 비교적 작은 금속물질로 형성하는 것이 바람직하다. 이때 상기 제 1 전극(147)과 유기 발광층(160)과 상기 제 2 전극(163)은 유기전계 발광 다이오드(E)를 이룬다.
한편, 전술한 바와 같이 완성된 제 1 기판(110)에 대해, 상기 표시영역의 테두리를 따라 씰패턴(미도시)을 형성하고, 투명한 재질의 제 2 기판(170)을 대향시킨 후, 불활성 기체 분위기 또는 진공의 분위기에서 상기 제 1 및 제 2 기판(110, 170)을 합착함으로써 본 발명의 실시예에 따른 유기전계 발광소자(101)를 완성할 수 있다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.
도 2는 종래의 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터와 스토리지 커패시터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.
도 4a 내지 도 4m은 본 발명의 실시예에 따른 유기전계 발광소자의 구동영역과 스토리지 영역을 포함하는 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명〉
110 : 제 1 기판 113 : 반도체층
113a, 113b : 제 1 및 제 2 영역 115 : 제 1 스토리지 전극
116 : 제 1 게이트 절연막 118 : 제 2 스토리지 전극
119 : 제 2 게이트 절연막 121 : 게이트 전극
123 : 층간절연막 125 : 반도체층 콘택홀
130 : 데이터 배선 133 : 소스 전극
136 : 드레인 전극 138 : 제 3 스토리지 전극
140 : 보호층 143 : 드레인 콘택홀
147 : 제 1 전극 150 : 뱅크
160 : 유기 발광층 163 : 제 2 전극
DA : 구동영역 DTr : 구동 박막트랜지스터
E : 유기전계 발광 다이오드 P : 화소영역
StgA : 스토리지 영역 StgC1 : 제 1 스토리지 커패시터
StgC2 : 제 2 스토리지 전극
Claims (11)
- 화소영역과 상기 화소영역 내에 구동영역과 스위칭 영역 및 스토리지 영역이 정의된 제 1 기판 상의 상기 화소영역의 경계에 서로 교차하며 형성된 게이트 및 데이터 배선과;상기 스위칭 및 구동영역에 형성되며 폴리실리콘의 제 1 영역과, 이의 양측으로 불순물 폴리실리콘의 제 2 영역으로 구성된 반도체층과;상기 스토리지 영역에 불순물 폴리실리콘으로 이루어진 제 1 스토리지 전극과;상기 제 1 스토리지 전극과 상기 반도체층을 덮으며 무기절연물질로써 제 1 두께를 가지며 형성된 제 1 게이트 절연막과;상기 제 1 게이트 절연막 위로 상기 제 1 스토리지 전극과 중첩하며 형성된 제 2 스토리지 전극과;상기 제 2 스토리지 전극 위로 상기 화소영역 전면에 제 2 두께를 가지며 형성된 제 2 게이트 절연막과;상기 제 2 게이트 절연막 위로 상기 스위칭 및 구동영역의 상기 제 1 영역에 각각 대응하여 형성된 게이트 전극과;상기 게이트 전극 위로 제 3 두께를 가지며, 상기 화소영역 전면에 그 하부에 위치한 상기 제 2 및 제 1 게이트 절연막과 더불어 패터닝됨으로써 상기 제 2 영역을 각각 노출시키는 반도체층 콘택홀을 가지며 형성된 층간절연막과;상기 층간절연막 위로 상기 스위칭 및 구동영역 각각에 상기 반도체층 콘택홀을 통해 상기 제 2 영역과 각각 접촉하며 서로 이격하며 형성된 소스 및 드레인 전극과;상기 층간절연막 위로 상기 스토리지 영역에 상기 제 2 스토리지 전극과 중첩하며 형성된 제 3 스토리지 전극과;상기 화소영역 전면에 상기 구동영역의 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 보호층과;상기 화소영역 내에 상기 보호층 위로 상기 구동영역의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극과;상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 형성된 뱅크와;상기 뱅크 둘러싸인 영역에 대응하여 상기 제 1 전극 위로 형성된 유기 발광층과;상기 유기 발광층 위로 화소영역의 구분없이 형성된 제 2 전극과;상기 제 1 기판과 마주하는 제 2 기판과;상기 제 1 및 제 2 기판 가장자리를 따라 형성된 씰패턴를 포함하는 유기전계 발광소자.
- 제 1 항에 있어서,상기 제 1 및 제 2 두께는, 300Å 내지 500Å이며, 상기 제 3 두께는 3000Å 내지 4000Å인 것이 특징인 유기전계 발광소자.
- 제 5 항에 있어서,상기 유기 발광층은, 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)과 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)을 포함하여 5중층 구조를 이루거나 또는 정공주입층(hole injection layer)과 전자주입층(electron injection layer)을 포함하여 3중층 구조를 이루는 것이 특징인 유기전계 발광소자.
- 제 1 항에 있어서,상기 제 2 게이트 절연막은 상기 제 1 게이트 절연막을 이루는 동일한 물질로 이루어진 것이 특징인 유기전계 발광소자.
- 제 1 항에 있어서,상기 게이트 배선이 형성된 동일한 층에 이와 상기 제 2 스토리지 전극과 연결되며 형성된 스토리지 배선과;상기 데이터 배선이 형성된 동일한 층에 이와 나란하게 상기 제 3 스토리지 전극과 연결되며 형성된 전원배선을 포함하며, 상기 구동영역의 반도체층은 상기 제 1 스토리지 전극과 연결된 것이 특징인 유기전계 발광소자.
- 제 1 항에 있어서,상기 게이트 배선은 상기 스위칭 영역에 형성된 상기 게이트 전극과 연결되며 상기 데이터 배선은 상기 스위칭 영역에 형성된 상기 소스 전극과 연결된 것이 특징인 유기전계 발광소자.
- 화소영역과 상기 화소영역 내에 구동영역과 스위칭 영역 및 스토리지 영역이 정의된 제 1 기판 상의 상기 스위칭 및 구동영역에 각각 순수 폴리실리콘으로 이루어진 반도체 패턴과, 상기 스토리지 영역에 순수 폴리실리콘으로 이루어진 스토리지 패턴을 형성하는 단계와;상기 반도체패턴과 상기 스토리지 패턴 위로 무기절연물질로서 제 1 두께를 갖는 제 1 게이트 절연막을 형성하는 단계와;상기 스토리지 패턴에 불순물 도핑을 실시하여 불순물 폴리실리콘으로 이루어진 제 1 스토리지 전극을 형성하는 단계와;상기 제 1 게이트 절연막 위로 상기 제 1 스토리지 전극과 중첩하는 제 2 스토리지 전극을 형성하는 단계와;상기 제 2 스토리지 전극 위로 상기 화소영역 전면에 제 2 두께의 제 2 게이트 절연막을 형성하는 단계와;상기 제 2 게이트 절연막 위로 상기 스위칭 및 구동영역에 형성된 상기 반도체 패턴의 중앙부에 대응하여 각각 게이트 전극을 형성하고, 상기 각 화소영역의 경계에 일방향으로 연장하는 게이트 배선을 형성하는 단계와;상기 반도체 패턴에 불순물 도핑을 실시하여 상기 게이트 전극에 의해 가려짐으로써 도핑이 이루어지지 않은 제 1 영역과, 불순물이 도핑된 제 2 영역으로 이루어진 반도체층을 상기 스위칭 및 구동영역에 각각 형성하는 단계와;상기 게이트 전극과 상기 게이트 배선 위로 상기 화소영역 전면에 제 3 두께를 갖는 층간절연막을 형성하는 단계와;상기 층간절연막과 그 하부에 위치한 상기 제 2 및 제 1 게이트 절연막을 패터닝됨으로써 상기 반도체층의 제 2 영역을 각각 노출시키는 반도체층 콘택홀을 형성하는 단계와;상기 층간절연막 위로 상기 스위칭 및 구동영역 각각에 상기 반도체층 콘택홀을 통해 상기 제 2 영역과 각각 접촉하며 서로 이격하며 소스 및 드레인 전극과, 상기 화소영역의 경계에 상기 게이트 배선과 교차하는 데이터 배선과, 상기 스토리지 영역에 상기 제 2 스토리지 전극과 중첩하는 제 3 스토리지 전극을 형성하는 단계와;상기 화소영역 전면에 상기 구동영역의 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;상기 화소영역 내에 상기 보호층 위로 상기 구동영역의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하는 제 1 전극을 형성하는 단계와;상기 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 뱅크를 형성하는 단계와;상기 뱅크 둘러싸인 영역에 대응하여 상기 제 1 전극 위로 유기 발광층을 형성하는 단계와;상기 유기 발광층 위로 화소영역의 구분없이 제 2 전극을 형성하는 단계와;상기 제 1 기판과 대향하여 제 2 기판을 위치시키고 상기 제 1 및 제 2 기판 가장자리를 따라 씰패턴을 형성하고 합착하는 단계를 포함하는 유기전계 발광소자의 제조 방법.
- 제 7 항에 있어서,상기 스위칭 및 구동영역에 각각 순수 폴리실리콘으로 이루어진 반도체 패턴과, 상기 스토리지 영역에 순수 폴리실리콘으로 이루어진 스토리지 패턴을 형성하는 단계는,상기 제 1 기판 상에 순수 비정질 실리콘층을 형성하는 단계와;상기 순수 비정질 실리콘층을 순수 폴리실리콘층으로 결정화하는 단계와;상기 순수 폴리실리콘층을 패터닝하는 단계를 포함하는 유기전계 발광소자의 제조 방법.
- 제 7 항에 있어서,상기 게이트 배선을 형성하는 단계는 상기 제 2 스토리지 전극과 연결된 스토리지 배선을 형성하는 단계를 포함하며,상기 데이터 배선을 형성하는 단계는 상기 데이터 배선과 이격하며 상기 제 3 스토리지 전극과 연결된 전원배선을 형성하는 단계를 포함하는 유기전계 발광소자의 제조 방법.
- 제 7 항에 있어서,상기 구동영역의 반도체 패턴과 상기 스토리지 영역의 스토리지 패턴은 서로 연결되도록 형성하는 유기전계 발광소자의 제조 방법.
- 제 7 항에 있어서,상기 제 1 및 제 2 두께는, 300Å 내지 500Å이며, 상기 제 3 두께는 3000Å 내지 4000Å인 유기전계 발광소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080134711A KR101596935B1 (ko) | 2008-12-26 | 2008-12-26 | 유기전계 발광소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080134711A KR101596935B1 (ko) | 2008-12-26 | 2008-12-26 | 유기전계 발광소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100076603A true KR20100076603A (ko) | 2010-07-06 |
| KR101596935B1 KR101596935B1 (ko) | 2016-02-24 |
Family
ID=42638300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080134711A KR101596935B1 (ko) | 2008-12-26 | 2008-12-26 | 유기전계 발광소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101596935B1 (ko) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120039874A (ko) * | 2010-10-18 | 2012-04-26 | 엘지디스플레이 주식회사 | 유기전계 발광소자 |
| KR20130019119A (ko) * | 2011-08-16 | 2013-02-26 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시 패널 및 그의 제조방법 |
| KR20130071542A (ko) * | 2011-12-21 | 2013-07-01 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
| KR20130128157A (ko) * | 2012-05-16 | 2013-11-26 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
| KR20140039840A (ko) * | 2012-09-25 | 2014-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| KR20140117041A (ko) * | 2013-03-26 | 2014-10-07 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그의 제조방법 |
| KR20140137705A (ko) * | 2013-05-23 | 2014-12-03 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 이의 제조방법 |
| KR20150015142A (ko) * | 2013-07-31 | 2015-02-10 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치의 제조방법 |
| KR20150019667A (ko) * | 2013-08-14 | 2015-02-25 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시장치 및 그 제조방법 |
| KR20150050895A (ko) * | 2013-11-01 | 2015-05-11 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| US9196737B2 (en) | 2013-02-14 | 2015-11-24 | Samsung Display Co., Ltd. | Thin film semiconductor device, organic light-emitting display device, and method of manufacturing the thin film semiconductor device |
| KR20150146117A (ko) * | 2014-06-20 | 2015-12-31 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| KR20160068635A (ko) * | 2014-12-06 | 2016-06-15 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| US9799718B2 (en) | 2015-09-10 | 2017-10-24 | Samsung Display Co., Ltd. | Display apparatus |
| CN108962956A (zh) * | 2013-02-28 | 2018-12-07 | 三星显示有限公司 | 有机发光显示设备 |
| CN109994525A (zh) * | 2017-12-29 | 2019-07-09 | 乐金显示有限公司 | 有机发光显示面板和使用它的有机发光显示设备 |
| KR20190104289A (ko) * | 2019-08-29 | 2019-09-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR20200023626A (ko) * | 2020-02-27 | 2020-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR20210016003A (ko) * | 2020-02-27 | 2021-02-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030086166A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP2005136065A (ja) * | 2003-10-29 | 2005-05-26 | Seiko Epson Corp | 半導体装置用基板及びその製造方法並びに電気光学装置 |
| KR20070121120A (ko) * | 2006-06-21 | 2007-12-27 | 엘지.필립스 엘시디 주식회사 | 듀얼패널 타입 유기전계 발광소자 및 그 제조 방법 |
| KR20080000750A (ko) * | 2006-06-28 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조방법 |
-
2008
- 2008-12-26 KR KR1020080134711A patent/KR101596935B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030086166A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP2005136065A (ja) * | 2003-10-29 | 2005-05-26 | Seiko Epson Corp | 半導体装置用基板及びその製造方法並びに電気光学装置 |
| KR20070121120A (ko) * | 2006-06-21 | 2007-12-27 | 엘지.필립스 엘시디 주식회사 | 듀얼패널 타입 유기전계 발광소자 및 그 제조 방법 |
| KR20080000750A (ko) * | 2006-06-28 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조방법 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120039874A (ko) * | 2010-10-18 | 2012-04-26 | 엘지디스플레이 주식회사 | 유기전계 발광소자 |
| KR20130019119A (ko) * | 2011-08-16 | 2013-02-26 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시 패널 및 그의 제조방법 |
| KR20130071542A (ko) * | 2011-12-21 | 2013-07-01 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
| KR20130128157A (ko) * | 2012-05-16 | 2013-11-26 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
| KR20140039840A (ko) * | 2012-09-25 | 2014-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| US9196737B2 (en) | 2013-02-14 | 2015-11-24 | Samsung Display Co., Ltd. | Thin film semiconductor device, organic light-emitting display device, and method of manufacturing the thin film semiconductor device |
| CN108962956A (zh) * | 2013-02-28 | 2018-12-07 | 三星显示有限公司 | 有机发光显示设备 |
| KR20140117041A (ko) * | 2013-03-26 | 2014-10-07 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그의 제조방법 |
| KR20140137705A (ko) * | 2013-05-23 | 2014-12-03 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 이의 제조방법 |
| KR20150015142A (ko) * | 2013-07-31 | 2015-02-10 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치의 제조방법 |
| KR20150019667A (ko) * | 2013-08-14 | 2015-02-25 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시장치 및 그 제조방법 |
| KR20150050895A (ko) * | 2013-11-01 | 2015-05-11 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| KR20150146117A (ko) * | 2014-06-20 | 2015-12-31 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| KR20160068635A (ko) * | 2014-12-06 | 2016-06-15 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| US9799718B2 (en) | 2015-09-10 | 2017-10-24 | Samsung Display Co., Ltd. | Display apparatus |
| CN109994525A (zh) * | 2017-12-29 | 2019-07-09 | 乐金显示有限公司 | 有机发光显示面板和使用它的有机发光显示设备 |
| KR20190081618A (ko) * | 2017-12-29 | 2019-07-09 | 엘지디스플레이 주식회사 | 유기발광표시패널 및 이를 이용한 유기발광표시장치 |
| CN109994525B (zh) * | 2017-12-29 | 2023-06-13 | 乐金显示有限公司 | 有机发光显示面板和使用它的有机发光显示设备 |
| KR20190104289A (ko) * | 2019-08-29 | 2019-09-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR20200023626A (ko) * | 2020-02-27 | 2020-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR20210016003A (ko) * | 2020-02-27 | 2021-02-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101596935B1 (ko) | 2016-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101596935B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| KR101961190B1 (ko) | 유기전압 발광소자 및 이의 제조방법 | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| US8405084B2 (en) | Organic light emitting diode display and method for manufacturing the same | |
| EP2139041B1 (en) | Luminescence display panel and method for fabricating the same | |
| KR101576834B1 (ko) | 유기전계발광소자 및 이의 제조방법 | |
| KR101333612B1 (ko) | 유기전계 발광소자 및 그 제조 방법 | |
| JP4117985B2 (ja) | Ｅｌ表示装置 | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| KR20130005854A (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR20100068644A (ko) | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 | |
| JP2001109404A (ja) | Ｅｌ表示装置 | |
| KR20100135141A (ko) | 상부발광 방식 유기전계 발광소자 및 그 제조 방법 | |
| KR102078022B1 (ko) | 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법 | |
| US20160336386A1 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| JP2012124153A (ja) | 有機発光ディスプレイ装置及びその製造方法 | |
| KR20100051485A (ko) | 상부발광 방식 유기전계 발광소자 | |
| CN108493216B (zh) | 一种tft阵列基板、显示装置及tft阵列基板的制备方法 | |
| JP4488557B2 (ja) | Ｅｌ表示装置 | |
| KR20150011868A (ko) | 유기발광다이오드소자 및 이의 제조방법 | |
| KR102177587B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| KR20100004341A (ko) | 유기전계 발광소자, 유기전계 발광소자용 기판 및 그 제조방법 | |
| KR20110015757A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR102355605B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR102044137B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 4 |