KR20100135141A - 상부발광 방식 유기전계 발광소자 및 그 제조 방법 - Google Patents

상부발광 방식 유기전계 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20100135141A
KR20100135141A KR1020090053630A KR20090053630A KR20100135141A KR 20100135141 A KR20100135141 A KR 20100135141A KR 1020090053630 A KR1020090053630 A KR 1020090053630A KR 20090053630 A KR20090053630 A KR 20090053630A KR 20100135141 A KR20100135141 A KR 20100135141A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
pixel region
film transistor
layer
Prior art date
Application number
KR1020090053630A
Other languages
English (en)
Other versions
KR101305377B1 (ko
Inventor
이재윤
배성준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090053630A priority Critical patent/KR101305377B1/ko
Priority to US12/581,820 priority patent/US8587194B2/en
Publication of KR20100135141A publication Critical patent/KR20100135141A/ko
Application granted granted Critical
Publication of KR101305377B1 publication Critical patent/KR101305377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Abstract

본 발명은, 제 1 화소영역과 제 2 화소영역을 포함하는 단위 화소영역이 정의(定義)된 제 1 기판과; 상기 제 1 기판 상의 상기 제 1 화소영역의 경계에 서로 교차하며 형성된 게이트 배선 및 데이터 배선과; 상기 데이터 배선 또는 게이트 배선과 나란하게 이격하며 형성된 전원배선과; 상기 제 1 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와; 상기 제 1 화소영역에 상기 전원배선 및 상기 스위칭 박막트랜지스터와 연결되며 형성된 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 그 표면이 평탄한 상태를 이루며, 상기 구동 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 위로 상기 단위 화소영역 내에 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 일전극과 접촉하며 형성되며, 이웃한 단위 화소영역 내의 제 1 화소영역과 중첩하도록 형성된 제 1 전극과; 상기 제 2 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 동시에 상기 드레인 콘택홀을 덮으며 형성된 뱅크와; 상기 뱅크 내측의 상기 제 2 화소영역 내에 구비된 상기 제 1 전극 상부에 형성된 유기 발광층과; 상기 유기 발광층과 상기 뱅크를 덮으며 상기 기판 전면에 형성된 제 2 전극을 포함하며, 상기 제 2 화소영역의 하측 경계를 이루는 뱅크 부분이 상기 제 1 화소영역 내에 형성된 상기 드레인 콘택홀과 중첩하도록 배치됨으로써 상기 제 2 화소영역의 개구율을 극대화하며, 상기 하나의 단위 화소영역내에 구비된 상기 제 2 화소영역 내에 상기 제 1 화소영역의 경계가 위치하도록 상기 제 1 화소영역을 기준으로 상기 제 2 화소영역이 쉬프트 된 형태를 이루는 것이 특징인 상부발광 방식 유기전계 발광 소자를 제공한다.
상부발광, 유기전계발광소자, 개구율, 휘도, 설계자유도, 이원화

Description

상부발광 방식 유기전계 발광소자 및 그 제조 방법{Top emission type organic electroluminescent device and method of fabricating the same}
본 발명은 유기전계 발광소자(Organic Electroluminescent Device)에 관한 것이며, 특히 화소영역에 있어 유기 발광층의 형성 면적을 넓혀 휘도를 향상시키며, 어레이 소자와 유기전계 발광 다이오드 간의 설계의 자유도가 우수한 상부발광 방식 유기전계 발광소자 및 그 제조방법에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이 션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결된 제 1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 화소영역에 인가된 전압이 스토리지 커패시터(StgC)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭 박막트랜지스터(STr)와 구동 박막트랜지스터(DTr), 스토리지 커패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다.
제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 배치되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 각 화소영역(P) 내부에는 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
이때, 상기 구동 박막트랜지스터(DTr)는 유기전계 발광 다이오드(E)와 전기적으로 연결되고 있다. 즉, 상기 유기전계발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계 발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계 발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이러한 구동을 하는 유기전계 발광소자는 유기전계 발광 다이오드를 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다. 이때 하부 발광방식은 개구율이 저하되는 문제가 발생하므로 최근에는 상부발광 방식이 주로 이용되고 있다.
도 2는 종래의 상부발광 방식 유기전계 발광소자의 하나의 화소영역을 간략히 도시한 평면도이며, 도 3 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 부분에 대한 단면도이다. 이때 상기 평면도에 있어서 구동 및 스위칭 박막트랜지스터는 모델 별로 그 위치를 달리하며 매우 복잡한 형태를 가지므로 구체적으로 도시하지 않고 매우 간략하게 사각형 형태로 도시하였다.
도시한 바와 같이, 종래의 상부발광 방식 유기전계 발광소자(1)는 제 1, 2 기판(10, 70)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 70)의 가장자리부는 씰패턴(미도시)에 의해 봉지되어 있다.
상기 제 1 기판(10)에 있어 게이트 배선(21)과 데이터 배선(30)에 의해 포획되는 영역이라 정의되는 각 화소영역(P)에는 구동 박막트랜지스터(DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr) 상에는 드레인 콘택홀(43)을 포함하는 보호층(40)이 형성되고 있으며, 상기 드레인 콘택홀(43)을 통해 상기 구동 박막트랜지스터(DTr)와 연결되며 제 1 전극(47)이 상기 보호층(40) 위로 형성되어 있다.
또한, 상기 제 1 전극(47) 상부에는 적(Red), 녹(Green), 청(Blue)색을 발광하는 발광물질패턴을 포함하는 유기 발광층(55)이 상기 화소영역(P) 내부에 뱅크(50)로 둘러싸인 발광영역(EA)이라 정의된 부분에 형성되어 있고, 유기 발광층(55) 상부에는 전면에 제 2 전극(58)이 형성되어 있다. 이때, 상기 제 1, 2 전극(47, 58)은 각각 상기 유기 발광층(55)에 전자와 정공을 제공해주는 역할을 한다.
그리고, 전술한 씰패턴(미도시)에 의해서 상기 제 1 기판(10) 상에 형성된 제 2 전극(58)과 제 2 기판(70)은 일정간격 이격하고 있다.
한편, 조금 더 상세히 설명하면, 상기 제 1 기판(10)에는 다수의 게이트 배선(21)과 데이터 배선(30)이 서로 교차하여 화소영역(P)을 정의하며 형성되어 있으며, 상기 데이터 배선(30)과 나란하게 전원배선(31)이 형성되어 있다. 또한, 상기 화소영역(P) 내부에는 상기 게이트 배선(21) 및 데이터 배선(30)과 연결되며 스위 칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 전원배선(31)과 상기 스위칭 박막트랜지스터(STr)와 연결되며 하나 또는 다수개의 구동 박막트랜지스터(DTr)가 형성되고 있다. 또한, 상기 구동 및 스위칭 박막트랜지스터(DTr, STr)를 덮으며 상기 구동 박막트랜지스터(DTr)의 드레인 전극(미도시)을 노출시키는 드레인 콘택홀(43)을 갖는 보호층(40)이 형성되어 있으며, 상기 보호층(40) 위로 각 화소영역(P) 내에 구비된 발광영역(EA)에 대응하여 상기 드레인 콘택홀(43)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(미도시)과 접촉하는 제 1 전극(47)이 형성되어 있다. 이때, 상기 각 화소영역(P)의 경계 즉, 상기 게이트 배선(21) 및 데이터 배선(30)과 완전히 중첩하며 상기 화소영역(P) 내의 발광영역(EA)을 포획하는 형태로 상기 제 1 전극(47)의 테두리와 중첩하며 뱅크(50)가 형성되어 있으며, 상기 뱅크(50)로 둘러싸인 화소영역(P) 내의 발광영역(EA)에 상기 제 1 전극(47) 위로 유기 발광층(55)이 형성되어 있으며, 상기 유기 발광층(55)을 덮으며 전면에 제 2 전극(58)이 형성되어 있다. 이때 상기 제 1 전극(47)과 유기 발광층(55)과 제 2 전극(58)은 유기전계 발광 다이오드(E)를 이룬다.
한편, 상기 뱅크(50)는 각 화소영역(P)의 경계를 포함하여 그 내측과 상기 발광영역(EA)의 외측 사이의 영역에 형성됨으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(미도시)을 노출시키는 드레인 콘택홀(43)에 대응해서 이를 덮으며 형성되고 있는 것이 특징이다. 상기 드레인 콘택홀(43)이 형성된 부분에 대해서는 상기 제 1 전극(47)이 상기 드레인 전극(미도시)과 접촉하기 위해 요(凹)부를 형성하고 있으므로 평탄한 상태를 이루지 못한다. 따라서 평탄한 표면을 갖지 않는 부 분에 유기 발광층(55)이 형성되면 타 영역 대비 전류 또는 전계 집중 현상이 발생함으로써 상기 드레인 콘택홀(43) 부분에 대응하여 유기 발광층(55)의 열화가 급격히 진행되어 수명이 저하가 발생하므로 이를 방지하기 위해 상기 드레인 콘택홀(43)이 형성된 부분은 상기 뱅크(50)에 의해 완전히 가려지도록 하고 있는 것이다.
이러한 종래의 상부 발광 방식 유기전계 발광소자(1)는 상기 드레인 콘택홀(43)이 화소영역(P) 내에 어느 위치에 형성하느냐에 따라 상기 화소영역(P) 내측으로 상기 뱅크(50)에 의해 덮혀지는 면적이 달라지게 되며, 따라서 상기 화소영역(P) 내에 위치하는 상기 뱅크(50)에 포획되는 발광영역(EA)의 면적이 달라지게 되며, 이에 따라 개구율이 변하게 됨을 알 수 있다. 상부발광 방식의 유기전계 발광소자에 있어서 개구율이라 함은 각 화소영역(P) 중 뱅크(50)로 포획된 발광영역(EA)으로 실질적으로 유기 발광층이 형성된 영역이 된다.
상기 드레인 콘택홀(43)을 화소영역(P)의 최하단 또는 최상단에 치우치도록 형성하는 것이 개구율 측면에서 제일 유리하지만, 각 화소영역(P) 내에 스위칭 박막트랜지스터(STr)와 다수의 구동 박막트랜지스터(DTr)를 형성해야 하므로, 상기 드레인 콘택홀(43)이 항상 화소영역(P)의 최하단에 위치하도록 구성하는 것은 설계상 거의 불가능한 실정이다.
따라서, 종래의 상부발광 방식 유기전계 발광소자(1)는 구동 박막트랜지스터(DTr)의 드레인 전극(미도시)을 노출시키는 드레인 콘택홀(43)의 형성 위치에 의해 개구율이 달라지며, 개구율 및 휘도 향상 측면에서 최적화가 필요한 실정이다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명은 화소영역 내에서 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀의 위치가 항상 화소영역 내에서 최하단 또는 최상단에 위치하도록 함으로써 개구율 및 휘도 특성을 극대화하며, 나아가 각 화소영역 내의 스위칭 및 구동 박막트랜지스터의 형성 위치의 제한을 종래대비 낮춤으로서 설계 자유도를 향상시킬 수 있는 상부발광 방식의 유기전계 발광 소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 상부발광 방식 유기전계 발광소자는, 제 1 화소영역과 제 2 화소영역을 포함하는 단위 화소영역이 정의(定義)된 제 1 기판과; 상기 제 1 기판 상의 상기 제 1 화소영역의 경계에 서로 교차하며 형성된 게이트 배선 및 데이터 배선과; 상기 데이터 배선 또는 게이트 배선과 나란하게 이격하며 형성된 전원배선과; 상기 제 1 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와; 상기 제 1 화소영역에 상기 전원배선 및 상기 스위칭 박막트랜지스터와 연결되며 형성된 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 그 표면이 평탄한 상태를 이루며, 상기 구동 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 위로 상기 단위 화소영역 내에 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 일전극과 접촉하며 형성되며, 이웃한 단위 화소영역 내의 제 1 화소영역과 중첩하도록 형성된 제 1 전극과; 상기 제 2 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 동시에 상기 드레인 콘택홀을 덮으며 형성된 뱅크와; 상기 뱅크 내측의 상기 제 2 화소영역 내에 구비된 상기 제 1 전극 상부에 형성된 유기 발광층과; 상기 유기 발광층과 상기 뱅크를 덮으며 상기 기판 전면에 형성된 제 2 전극을 포함하며, 상기 제 2 화소영역의 하측 경계를 이루는 뱅크 부분이 상기 제 1 화소영역 내에 형성된 상기 드레인 콘택홀과 중첩하도록 배치됨으로써 상기 제 2 화소영역의 개구율을 극대화하며, 상기 하나의 단위 화소영역내에 구비된 상기 제 2 화소영역 내에 상기 제 1 화소영역의 경계가 위치하도록 상기 제 1 화소영역을 기준으로 상기 제 2 화소영역이 쉬프트 된 형태를 이루는 것이 특징이다.
또한 상기 제 1 전극은 상기 제 1 화소영역의 경계에 형성된 상기 게이트 배선과 중첩하도록 형성되거나, 또는 상기 게이트 배선 및 데이터 배선과 모두 중첩하도록 구성된 것이 특징이다.
또한, 상기 구동 박막트랜지스터는 다수개 형성되며, 상기 드레인 콘택홀은 상기 다수개의 구동 박막트랜지스터 중 어느 하나의 구동 박막트랜지스터에 대해서만 구비된 것이 특징이다.
또한, 상기 제 1 화소영역과 제 2 화소영역은 모두 사각형 형태를 이루거나, 또는 상기 제 1 화소영역은 사각형 형태를 이루며 상기 제 2 화소영역은 그 모서리수가 5개 이상인 다각형 형태를 이루는 것이 특징이다.
또한, 상기 유기 발광층은 단일층 구조로 유기 발광물질층으로 구성되거나, 또는 다중층 구조로서 정공주입층/정공수송층/발광 물질층/전자수송층/전자주입층으로 구성되는 것이 바람직하다.
또한, 상기 뱅크와 상기 제 2 전극 사이에 댐형태 또는 기둥 형태의 스페이서를 포함한다.
또한, 상기 스위칭 및 구동 박막트랜지스터는, 순차 적층된 형태로 순수 다결정 실리콘의 제 1 영역과 이의 양측에 불순물이 도핑된 제 2 영역을 갖는 반도체층과, 상기 반도체층 위로 형성된 게이트 절연막과, 상기 게이트 절연막 위로 상기 제 1 영역에 대응하여 형성된 게이트 전극과, 상기 게이트 전극 위로 상기 제 2 영역을 각각 노출시키며 형성된 층간절연막과, 상기 층간절연막 위로 상기 제 2 영역과 각각 접촉하며 이격하며 형성된 소스 및 드레인 전극으로 구성되는 것이 바람직하다.
본 발명에 따른 상부발광 방식유기전계 발광소자의 제조 방법은, 제 1 화소영역과 제 2 화소영역을 포함하는 단위 화소영역이 정의(定義)된 제 1 기판 상의 상기 제 1 화소영역의 경계에 서로 교차하는 게이트 배선 및 데이터 배선을 형성하는 단계와; 상기 제 1 화소영역을 관통하며 상기 데이터 배선 또는 게이트 배선과 나란하게 이격하는 전원배선을 형성하는 단계와; 상기 제 1 화소영역에 상기 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 상기 전원배선 및 상기 스 위칭 박막트랜지스터와 연결된 구동 박막트랜지스터를 형성하는 단계와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 그 표면이 평탄한 상태를 이루며, 상기 구동 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀을 구비한 형성된 보호층을 형성하는 단계와; 상기 보호층 위로 상기 단위 화소영역 내에 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 일전극과 접촉하며 이웃한 단위 화소영역 내의 제 1 화소영역과 중첩하도록 제 1 전극을 형성하는 단계와; 상기 보호층 위로 상기 제 2 화소영역 내에 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 일전극과 접촉하는 제 1 전극을 형성하는 단계와; 상기 제 2 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 동시에 상기 드레인 콘택홀을 덮도록 뱅크를 형성하는 단계와; 상기 뱅크 내측의 상기 제 2 화소영역 내에 구비된 상기 제 1 전극 상부에 유기 발광층을 형성하는 단계와; 상기 유기 발광층과 상기 뱅크를 덮으며 전면에 제 2 전극을 형성하는 단계를 포함하며, 상기 제 2 화소영역의 하측 경계를 이루는 뱅크 부분이 상기 제 1 화소영역 내에 형성된 상기 드레인 콘택홀과 중첩하도록 배치됨으로써 상기 제 2 화소영역의 개구율을 극대화하며, 상기 하나의 단위 화소영역내에 구비된 상기 제 2 화소영역 내에 상기 제 1 화소영역의 경계 위치하도록 상기 제 1 화소영역을 기준으로 상기 제 2 화소영역이 쉬프트 된 형태를 이루는 것이 특징이다.
본 발명에 따른 상부발광 방식 유기전계 발광소자는 하나의 기판에 스위칭 및 구동을 위한 어레이 소자가 구비되는 화소영역(제 1 화소영역)과 화상 표시를 위한 유기전계 발광 다이오드가 형성되는 화소영역(제 2 화소영역)을 이원화하여 구성함으로써 어레이 소자의 하나인 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀의 위치가 상기 유기전계 발광 다이오드가 형성됨으로써 정의되는 상기 제 2 화소영역의 경계에 위치하도록 함으로써 개구율 및 휘도를 극대화 하는 효과가 있다.
또한, 어레이 소자가 구비되는 제 1 화소영역과 유기전계 발광 다이오드가 형성되는 제 2 화소영역을 이원화함으로써 상기 제 1 화소영역 내에서 어느 위치에 어레이 소자를 형성해도 극대화된 개구율을 얻을 수 있으므로 어레이 소자의 설계 자유도가 높은 장점을 갖는다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자의 이원화된 제 1 및 제 2 화소영역을 도시한 평면도이며, 도 5는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이다. 이때 상기 제 1 화소영역(P1)은 서로 교차하는 게이트 배선 및 데이터 배선에 의해 포획된 영역, 상기 제 2 화소영역(P2)은 뱅크에 의해 포획된 영역이라 정의하였으며, 이들 제 1 및 제 2 화소영역(P1, P2)을 세트로 하여 하나의 단위 화소영역(P)이라 정의하였다. 또한 상기 평면도인 도 4에 있어서 구동 및 스위칭 박막트랜지스터는 모델 별로 그 위치를 달리 하며 매우 복잡한 형태를 가지므로 구체적으로 도시하지 않고 매우 간략하게 사각형 형태로 도시하였다. 또한, 설명의 편의를 위해 상기 제 1 화소영역(P1) 내에 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 스위칭 박막트랜지스터(STr)가 형성되는 영역을 스위칭 영역이라 정의하였다.
도시한 바와 같이, 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터(DTr, STr)와 유기전계 발광 다이오드(E)가 형성된 제 1 기판(110)과, 이와 대응하여 그 테두리에 씰패턴(미도시)을 구비하며 상기 유기발광 다이오드(E)를 인캡슐레이션 하기위한 제 2 기판(170)으로 구성되고 있다.
우선, 도 4를 참조하여 평면구조를 살펴보면, 가장 특징적인 것으로, 제 1 기판(110)에는 서로 교차하는 게이트 배선(121) 및 데이터 배선(130)에 의해 포획되며 제 1 화소영역(P1)이 구비되고 있으며, 상기 제 1 화소영역(P1)과 일부가 중첩하며 뱅크(150)에 의해 포획되며 제 2 화소영역(P2)이 구비되고 있다.
조금 더 상세히 설명하면, 상기 제 1 기판(110)에는 서로 교차하여 상기 제 1 화소영역(P1)을 정의하는 다수의 게이트 및 데이터 배선(121, 130)이 상기 제 1 화소영역(P1)의 경계에 형성되어 있으며, 상기 제 1 화소영역(P1)을 관통하며 상기 데이터 배선(130)과 나란하게 전원배선(131)이 형성되어 있다. 이때 상기 전원배선(131)은 도면에서는 데이터 배선(130)과 나란하게 형성된 것을 일례로 보이고 있으며, 상기 전원배선(131)은 상기 게이트 배선(121)과 나란하게 형성될 수도 있다.
또한, 상기 제 1 화소영역(P1) 내부의 상기 다수의 각 게이트 및 데이터 배 선(121, 130)과 교차하는 부근에 상기 게이트 배선(121) 및 데이터 배선(130)과 연결되며 스위칭 박막트랜지스터(STr)가 구비되고 있으며, 더불어 상기 각 제 1 화소영역(P1)에는 상기 스위칭 박막트랜지스터(STr) 및 상기 전원배선(131)과 연결되며 구동 박막트랜지스터(DTr)가 형성되고 있다. 이때, 도면에 있어서는 상기 구동 박막트랜지스터(DTr)가 1개 형성되고 있는 것을 도시하였지만, 화상 특성 향상 및 유기 발광층(155)의 열화 방지를 위한 보상회로를 구성하는 경우 다수개 바람직하게는 1개 내지 11개의 구동 박막트랜지스터가 더 구성될 수도 있다.
한편, 전술한 구성요소를 포함하는 제 1 화소영역(P1)과 그 일부가 중첩하는 상기 제 2 화소영역(P2)에는 상기 구동 박막트랜지스터(DTr)(다수의 구동 박막트랜지스터가 형성될 경우 이들 중 하나의 구동 박막트랜지스터)의 드레인 전극(미도시)을 노출시키는 드레인 콘택홀(143)을 통해 상기 드레인 전극(미도시)과 접촉하며 제 1 전극(147)이 형성되어 있다. 이때, 상기 제 1 전극(147)은 상기 제 1 화소영역(P1) 일부와 상기 게이트 배선(121) 또는 데이터 배선(130)과 중첩하며 나아가 이웃한 제 1 화소영역(P1)까지 연장하여 상기 제 2 화소영역(P2) 내에 형성되고 있는 것이 특징이다. 따라서 상기 제 1 전극(147)은 상기 제 1 화소영역(P1)의 경계에 형성된 상기 게이트 배선(121)과 중첩하거나, 또는 상기 게이트 배선(121) 및 데이터 배선(130)과 모두 중첩하도록 형성되고 있는 것이 특징이다. 이때 상기 제 1 전극(147)은 단위 화소영역(P) 별로 분리 형성되는 것이 특징이다.
또한, 상기 제 2 화소영역(P2)의 경계에는 상기 제 1 전극(147)의 테두리와 중첩하며 상기 제 1 전극(147)의 중앙부를 노출시키며 상기 제 2 화소영역(P2)을 정의하는 뱅크(150)가 형성되고 있다. 이때 상기 제 1 화소영역(P1)에 구성된 하나의 구동 박막트랜지스터(DTr)의 드레인 전극(미도시)을 노출시키는 드레인 콘택홀(143)은 상기 제 2 화소영역(P2)의 하단 또는 상단의 뱅크(150)와 중첩하고 있는 것이 특징이다.
한편, 이러한 제 2 화소영역(P2)에는 상기 제 1 전극(147) 위로 적, 녹 및 청색을 발광하는 유기 발광층(155)이 형성되어 있다. 또한 상기 제 1 및 제 2 화소영역(P1, P2)과는 상관없이 상기 유기 발광층(155)과 상기 뱅크(150)를 덮으며 전면에 제 2 전극(미도시)이 형성되고 있다. 이때, 상기 제 1 전극과 유기 발광층과 제 2 전극은 유기전계 발광 다이오드(미도시)를 이룬다.
전술한 바와같은 평면 구성을 갖는 본 발명의 제 1 실시에에 따른 상부발광 방식 유기전계 발광소자(101)는 게이트 및 데이터 배선(121, 130)을 그 경계로 하며, 이들 두 배선(121, 130)에 의해 포획되며 구동 및 스위칭 박막트랜지스터(DTr, STr)를 포함하는 제 1 화소영역(P1)과, 상기 뱅크(150)에 의해 포획되며 상기 제 1 전극(147)과 유기 발광층(155)을 포함하는 제 2 화소영역(P2)으로 이원화하여 상기 제 1 화소영역(P1)과 제 2 화소영역(P2)의 경계 및 내부에 전술한 구성요소를 형성함으로써 개구율 및 휘도 특성을 극대화 하고 있는 것이 특징이다.
즉, 제 1 화소영역(P1)에 구비되는 드레인 콘택홀(143)이 형성된 부분이 제 2 화소영역(P2)의 경계에 위치하도록 하여 뱅크(150)에 의해 가려지도록 구성함으로써 드레인 콘택홀(143)의 형성 위치에 관계없이 상기 제 2 화소영역(P2)의 개구율은 항상 극대화 할 수 있다. 도면에 있어서 상기 드레인 콘택홀(143)은 제 2 화 소영역(P2)의 하단부를 이루는 뱅크(150)에 의해 가려지도록 즉, 제 1 화소영역(P1)을 기준으로 그 상측으로 이동한 형태로 제 2 화소영역(P2)이 형성된 구성을 보이고 있다.
조금 더 상세히 설명하면, 제 1 실시예의 경우 제 1 화소영역(P1) 내에 구동 박막트랜지스터(DTr)가 1개 구성되고 있으며, 이러한 구동 박막트랜지스터(DTr)가 게이트 배선(121) 부근에 형성됨으로써 제 1 화소영역(P1)의 하단에 위치하고 있다. 따라서, 제 2 화소영역(P2)이 상기 제 1 화소영역(P1)을 기준으로 데이터 배선(130)이 연장하는 상측 방향으로 쉬프트하여 형성되고 있는 것이다.
하지만, 이는 일례로 보인 것이며 다양하게 변경될 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 상부 발광방식 유기전계 발광소자의 이원화된 제 1 및 제 2 화소영역(P1, P2)을 도시한 평면도를 나타낸 것이다. 이때, 제 1 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.
제 2 실시예에 따른 상부 발광방식 유기전계 발광소자(101)의 경우, 제 1 화소영역(P1) 내에 구동 박막트랜지스터(DTr1, DTr2)가 2개 형성되고 있음을 보이고 있으며, 이때, 제 1 및 제 2 구동 박막트랜지스터(DTr1, DTr2) 중 상기 제 1 화소영역(P1)의 중앙부에 위치한 상기 제 2 구동 박막트랜지스터(DTr2)의 드레인 전극(미도시)이 드레인 콘택홀(143)에 의해 노출되고 있다. 이러한 구성을 갖는 제 1 화소영역(P1)에 대응하여 상기 제 2 화소영역(P2)은 상기 제 1 화소영역(P1)의 중앙부 더욱 정확히는 상기 드레인 콘택홀(143)이 형성된 부분이 좌측 하단에 위치하는 뱅크(150)에 의해 가려질 수 있도록 상기 제 1 화소영역(P1)을 기준으로 우상 (右上)의 대각선 방향으로 쉬프트하여 형성되고 있다. 따라서, 상기 제 2 화소영역(P2) 내의 유기 발광층(155)이 형성되는 영역을 극대화함으로써 개구율 및 휘도의 극대화를 실현시키고 있는 것이 특징이다.
한편, 본 발명에 따른 제 1 및 제 2 실시예를 통해 제시된 바와같이, 본 발명에 있어 가장 특징적인 구성은, 제 1 기판(110)에 있어 스위칭 및 구동 박막트랜지스터(STr, DTr)를 그 내부에 구성하는 제 1 화소영역(P1)과, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(미도시)과 접촉하는 제 1 전극(147)과 유기 발광층(155)을 그 내부에 구성하는 제 2 화소영역(P2)을 이원화하여 상기 제 2 화소영역(P2)을 정의하는 뱅크(150)를 상기 구동 박막트랜지스터(DTr)의 드레인 전극(미도시)을 노출시키는 드레인 콘택홀(143)과 중첩하도록 형성하는 것이다. 이 경우 상기 제 1 화소영역(P1)과 제 2 화소영역(P2)의 어떠한 형태로든 그 일부가 중첩하는 형태를 이루며, 동시에 드레인 콘택홀(143)이 상기 제 2 화소영역(P2)을 정의하는 뱅크(150)와 중첩하도록 하는 구성을 갖는다면 본 발명의 개념에 포함된다 할 것이다.
한편, 도 7은 본 발명의 제 3 실시예에 따른 상부 발광방식 유기전계 발광소자의 이원화된 제 1 및 제 2 화소영역(P1, P2)을 도시한 평면도를 나타낸 것이다. 제 3 실시예의 경우도 제 1 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.
본 발명의 제 3 실시예가 제 1 및 제 2 실시예와 차별되는 구성은 제 2 화소영역(P2)의 형태에 있다. 제 1 및 제 2 실시예의 경우, 제 1 화소영역(도 4, 6의 P1)과 제 2 화소영역(도 4, 6의 P2)이 모두 사각형 형태를 이루고 있지만, 제 3 실시예의 경우 게이트 및 데이터 배선(121, 130)이 수직 교차함으로써 이에 의해 포획되는 제 1 화소영역(P1)은 사각형 형태를 갖지만, 뱅크(150)에 의해 포획되는 제 2 화소영역(P2)은 그 모서리수가 5개 이상인 다각형 형태를 이룬다는 것이다. 일례로 제 3 실시예의 경우 상기 제 2 화소영역(P2)이 불규칙한 10각형을 이루고 있는 것을 보이고 있다. 상기 제 2 화소영역(P2)은 5각형, 6각형 또는 8각형 등 다양한 다각형 형태를 갖도록 변형될 수 있다. 그 외의 구성요소와 위치관계 등은 모두 제 1 실시예와 동일하므로 이하 설명은 생략한다.
이후에는 전술한 바와같은 평면구조를 갖는 본 발명에 따른 상부 발광방식 유기전계 발광소자의 단면 구조에 대해 설명한다. 단면 구조의 경우 제 1 내지 제 3 실시예 모두 동일한 구성을 가지므로 도 5를 참조하여 제 1 실시예에 따른 상부 발광방식 유기전계 발광소자의 단면 구조에 대해 설명한다.
우선, 모든 구성요소가 구성되는 제 1 기판(110)에 있어 이의 베이스를 이루는 투명한 절연기판(110) 위로 상기 제 1 화소영역(P1) 내의 상기 구동영역(DA) 및 스위칭 영역(미도시)에 각각 대응하여 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. 이때 도면에 나타내지 않았지만, 상기 반도체층(113)과 상기 절연기판(110) 사이에는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어 진 버퍼층(미도시)이 더욱 형성될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 결정화시 상기 절연기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위해 형성하는 것이며, 상기 절연기판(110)의 재질에 따라 생략될 수 있다.
한편, 상기 반도체층(113)을 덮으며 게이트 절연막(116)이 전면에 형성되어 있으며, 상기 게이트 절연막(116) 위로는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 있어 상기 반도체층(113)의 제 1 영역(113a)에 대응하여 각각 게이트 전극(120)이 형성되어 있다.
상기 게이트 절연막(116) 위로는 상기 제 1 화소영역(P1)의 경계에 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 제 1 방향으로 연장하며 게이트 배선(121)이 형성되어 있다.
상기 게이트 전극(120)과 게이트 배선(121) 위로 무기절연물질로 이루어진 층간절연막(123)이 형성되어 있다. 이때, 상기 층간절연막(123)과 그 하부에 위치하는 상기 게이트 절연막(116)에는 상기 제 1 영역(113a)의 양측에 위치한 상기 제 2 영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 구비되고 있다.
또한, 상기 반도체층 콘택홀(125)을 포함하는 상기 층간절연막(123) 위로는 상기 게이트 배선(121)과 교차하며 상기 제 1 화소영역(P1)의 경계에 제 2 방향으로 연장하며 데이터 배선(미도시)이 형성되어 있으며, 더불어 상기 제 1 화소영역(P1)을 관통하며 상기 데이터 배선(미도시)과 이격하여 전원배선(미도시)이 형성되고 있다. 이때 상기 전원배선(미도시)은 상기 층간절연막(123) 상부에 형성되지 않고 상기 게이트 절연막(116) 상에 상기 게이트 배선(121)과 나란하게 이격하며 형성될 수도 있다.
또한, 상기 층간절연막(123) 위로 상기 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 제 2 영역(113b)과 각각 접촉하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(133, 136)과, 상기 반도체층(113)과, 상기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 층간절연막(123)과 게이트 전극(120)은 구동 박막트랜지스터(DTr)를 이룬다. 이러한 구동 박막트랜지스터(DTr)는 상기 제 1 화소영역(P1) 내에 1개 이상 다수개 더욱 정확히는 1개 내지 12개 정도 형성될 수도 있다.
한편, 도면에 나타나지 않았지만, 상기 구동 박막트랜지스터(DTr)와 동일한 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되고 있다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(121) 및 데이터 배선(미도시)과 전기적으로 연결되며 형성되어 있다. 즉, 상기 게이트 배선(121)은 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)과, 상기 데이터 배선(미도시)은 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되도록 구성되고 있다.
한편, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시)는 상기 반도체층(113) 중 상기 제 2 영역(113b)에 도핑되는 불순물에 따라 p타입 또는 n타입 박막트랜지스터를 이루게 된다. p타입 박막트랜지스터의 경우는 제 2 영역(113b)에 3 족의 원소 예를들면 붕소(boron)를 도핑함으로써 이루어지게 되며, n타입 박막트랜지스터의 경우는 상기 제 2 영역(113b)에 5족의 원소 예를들면 인(phosphorus)을 도핑함으로써 이루어지게 된다. 이때, p타입의 박막트랜지스터는 캐리어로서 정공(hole)이 이용되며, n타입의 박막트랜지스터는 캐리어로서 전자(electron)가 이용된다. 따라서, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 연결되는 제 1 전극(147)은 상기 구동 박막트랜지스터(DTr)의 타입에 따라 애노드(anode) 또는 캐소드(cathode) 전극의 역할을 하게 된다. 상기 구동 박막트랜지스터(DTr)가 p타입인 경우 상기 제 1 전극(147)은 애노드 전극의 역할을 하며, n타입인 경우 상기 제 1 전극(147)은 캐소드 전극의 역할을 하게 된다. 본 발명에 제 1 실시예에 있어서는 상기 구동 박막트랜지스터(DTr)는 p타입을 이룸으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 연결된 제 1 전극(147)이 애노드 전극의 역할을 하는 것을 일례로 보이고 있다. 하지만, 본 발명에 있어서 상기 구동 박막트랜지스터(DTr)를 n타입을 형성할 수도 있으며, 이 경우 상기 제 1 전극(147)이 캐소드 전극의 역할을 하도록 형성할 할 수도 있음은 자명하다.
한편, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시)를 n타입으로 구성하는 경우는 전술한 구성과는 달리 순수 비정질 실리콘의 액티브층과, 상기 액티브층 상부로 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층과, 상기 서로 이격하는 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극과, 상기 액티브층 하부로 게이트 절연막과 게이트 전극으로 구성될 수도 있다.
다음, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 가지며, 그 표면이 평탄한 구조를 갖는 보호층(140)이 형성되어 있다.
또한, 상기 보호층(140) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 상기 드레인 콘택홀(143)을 통해 접촉되며 일함수 값이 비교적 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 제 1 전극(147)이 상기 제 1 화소영역(P1)의 일부와 더욱 연장하여 제 2 화소영역(P2) 내에 형성되어 있다. 이때 도면에 나타나지 않았지만, 이러한 일함수 값이 큰 투명 도전성 물질로 이루어진 제 1 전극(147) 하부에는 상부발광 방식 특성상 발광효율을 극대화하기 위해 반사율이 우수한 물질로 반사판(미도시)이 형성될 수도 있으며, 또는 상기 제 1 전극(147)은 상기 투명 도전성 물질을 상부층으로 하고 반사효율이 높은 금속물질을 하부층으로 하여 이중층 구조를 이룰 수도 있다.
한편, 전술한 경우 상기 제 1 전극(147)은 애노드 전극의 역할을 하는 것이며, 이미 언급했듯이 캐소드 전극의 역할을 하도록 할 경우 상기 제 1 전극은 일함수 값이 비교적 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 등으로 이루어질 수도 있다.
다음, 상기 제 2 화소영역(P2) 내에 형성된 상기 제 1 전극(147)의 테두리부와 상기 제 1 전극(147) 사이로 노출된 상기 보호층(140) 위로 상기 제 2 화소영역(P2)의 경계에 뱅크(150)가 형성되어 있다. 따라서, 상기 뱅크(150)는 상기 각 제 2 화소영역(P2)을 둘러싸는 형태로 상기 제 1 전극(147)의 테두리와 중첩하는 동시에 상기 제 1 화소영역(P1) 내에 구비된 상기 구동 박막트랜지스터(DTr)의 드 레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 덮으며 형성되고 있는 것이 특징이다.
또한, 상기 뱅크(150)로 둘러싸인 제 2 화소영역(P2)에는 상기 제 1 전극(147) 위로 유기 발광층(155)이 형성되어 있다. 이때 상기 유기 발광층(155)은 연속하는 3개의 상기 제 2 화소영역(P2)에 대해 주기적으로 순차 반복하며 적색, 녹색 및 청색을 발광하는 유기 발광물질로 이루어지고 있다. 이때, 상기 유기 발광층(155)은 도면에 나타난 바와같이 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다. 이때, 상기 정공주입층과 전자주입층, 상기 정공수송층과 전자수송층은 상기 제 1 전극(147)과 제 2 전극(158)이 각각 애노드 전극의 역할을 하느냐 또는 캐소드 전극의 역할을 하느냐에 따라서 각각 서로 그 위치를 바꾸어 구성될 수 있다. 본 발명의 제 1 실시예의 경우, 상기 제 1 전극(147)이 애노드 전극의 역할을 하는 것을 일례로 보이고 있으므로, 이 경우는 상기 제 1 전극(147) 상부로 다중층 구조의 유기 발광층(155)이 형성된다면 정공주입층/정공수송층/발광 물질층/전자수송층/전자주입층의 순으로 순차 적층된 구성을 이루게 된다.
또한, 상기 유기 발광층(155)과 상기 뱅크(150)를 덮으며 전면에 캐소드 전극의 역할을 하도록 일함수 값이 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어지며 그 두께가 매우 얇아 빛을 투과시키는 제 2 전극(158)이 형성됨으로써 제 1 기판(110)이 완성되고 있다. 이때, 상기 제 2 전극(158)이 애노드 전극의 역할을 하는 경우는 일함수 값이 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 이루어 질 수도 있다.
이때, 상기 제 1, 2 전극(147, 158)과 그 사이에 형성된 유기 발광층(155)은 유기전계 발광 다이오드(E)를 이룬다.
전술한 단면 구조를 갖는 제 1 기판(110)에 대응하여 투명한 재질로서 제 2 기판(170)이 마주하며 위치하고 있으며, 상기 제 1 기판(110)과 제 2 기판(170)의 테두리를 따라 이들 두 기판(110, 170)이 합착된 상태를 유지할 수 있도록 씰패턴(미도시)이 구비되고 있다. 또한, 상기 씰패턴(미도시)의 내측에는 상기 제 1 기판(110)과 제 2 기판(170) 사이의 빈 공간으로 침투하는 수분을 제거하기 위해 흡습제(미도시)가 구비됨으로써 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자(101)가 완성되고 있다. 이때, 상기 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자(101)는 상기 씰패턴(미도시)을 대신하여 또는 프릿(Frit)(미도시)이 구비되거나, 또는 전면 접착 방식을 실시하여 상기 제 1 기판(110)과 제 2 기판(170) 사이의 이격 공간 전면에 점착층을 포함하는 필름(미도시) 또는 접착 역할을 하는 충진재(미도시)가 개재되어 이들 개재된 필름(미도시) 또는 충진재(미도시)에 의해 합착 상태를 이룰 수도 있다. 또는 상기 제 1 기판(110) 상의 상기 제 2 전극(158) 위로 다층의 유기막(미도시)을 구성함으로써 인 캡슐레이션을 이룰 수도 있다.
한편, 도면에 도시되지 않았지만, 상기 뱅크(150)와 상기 제 2 전극(158) 사이에는 기둥 형태 또는 댐 형태를 갖는 스페이서(미도시)가 더욱 구성될 수도 있다. 이러한 스페이서(미도시)는 상기 제 1 및 제 2 기판(110, 170)의 일정 간격을 유지할 수 있도록 이들 두 기판(110, 170)을 지지하는 역할을 하거나, 또는 상기 유기 발광층(155)을 쉐도우 마스크(미도시)를 통한 열증착을 통해 형성할 경우 상기 쉐도우 마스크(미도시)를 지지하는 역할을 한다.
이후에는 전술한 구성을 갖는 상부발광 방식 유기전계 발광소자의 제조 방법에 대해 도 4와 5를 참조하여 간단히 설명한다.
<제조 방법>
제 1 기판(110)을 이루는 베이스인 절연기판(110) 상에 순수 비정질 실리콘을 증착하여 순수 비정질 실리콘층(미도시)을 형성하고, 이에 대해 레이저 빔을 조사하거나 또는 열처리를 실시하여 상기 비정질 실리콘층을 폴리실리콘층(미도시)으로 결정화시킨다. 이후, 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립 등 일련의 단위 공정을 포함하는 마스크 공정을 실시하여 상기 폴리실리콘층(미도시)을 패터닝함으로써 상기 제 1 화소영역(P1) 내의 스위칭 및 구동영역(미도시, DA)에 순수 폴리실리콘 상태의 반도체층(113)을 형성한다. 이때, 상기 순수 비정질 실리콘층(미도시)을 형성하기 전에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 상기 절연기판(110) 전면에 증착함으로써 버퍼층(미도시)을 더욱 형성할 수도 있다.
다음, 상기 순수 폴리실리콘의 반도체층(113) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(116)을 형성한다.
다음, 상기 게이트 절연막(116) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 하나를 증착하여 제 1 금속층(미도시)을 형성하고, 이를 패터닝함으로써 상기 각 반도체층(113)의 중앙부에 대응하여 게이트 전극(120)을 각각 형성하고, 동시에 상기 게이트 절연막(116) 위로 상기 제 1 화소영역(P1)의 경계에 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일 방향으로 연장하는 게이트 배선(121)을 형성한다.
다음, 상기 각 게이트 전극(120)을 블록킹 마스크로 이용하여 상기 기판(110) 전면에 불순물 즉, 3가 원소(일례로 붕소)를 도핑함으로써 상기 반도체층(113) 중 상기 게이트 전극(120) 외측에 위치한 부분에 상기 불순물이 도핑된 제 2 영역(113b)을 이루도록 하고, 블록킹됨으로써 상기 불순물의 도핑이 방지된 게이트 전극(120)에 대응하는 부분은 순수 폴리실리콘의 제 1 영역(113a)을 이루도록 한다.
다음, 제 1 및 제 2 영역(113a, 113b)으로 나뉘어진 반도체층(113)이 형성된 기판(110) 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2) 을 증착하여 전면에 층간절연막(123)을 형성한다. 이후, 상기 층간절연막(123)과 하부의 게이트 절연막(116)을 패터닝함으로써 상기 각 반도체층(113)의 제 2 영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다.
다음, 상기 반도체 콘택홀(125)을 갖는 상기 층간절연막(123) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr) 및 몰리브덴(Mo) 중 하나를 증착하여 제 2 금속층(미도시)을 형성하고, 이를 패터닝함으로써 상기 구동 및 스위칭 영역(DA, 미도시)에 상기 반도체층 콘택홀(125)을 통해 상기 제 2 영역(113b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다. 동시에 상기 층간절연막(123) 위로 상기 제 1 화소영역(P1)의 경계에 상기 스위칭 영역(미도시)에 형성된 소스 전극(미도시)과 연결되며 상기 게이트 배선(121)과 교차하는 데이터 배선(130)과, 상기 제 1 화소영역(P1)을 관통하는 형태로 상기 데이터 배선(130)과 이격하며 나란하게 전원배선(131)을 형성한다. 이때, 상기 제 1 화소영역(P1) 내의 구동영역(DA)에 구비된 상기 반도체층(113)과 게이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 구동 박막트랜지스터(DTr)를 이루며, 상기 스위칭 영역(미도시)에도 상기 구동 박막트랜지스터(DTr)와 동일한 구조를 갖는 스위칭 박막트랜지스터(STr)가 형성되게 된다. 이때 상기 제 1 화소영역(P1) 내에는 다수의 구동 박막트랜지스터(DTr)를 형성할 수도 있다.
다음, 상기 소스 및 드레인 전극(133, 136) 위로 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 그 표면이 평탄한 형태를 갖는 보호층(140)을 형성하고, 이를 패터닝함으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다. 다수의 구동 박막트랜지스터가 형성되는 경우 그 중 하나의 구동 박막트랜지스터(DTr)에 대해서만 드레인 콘택홀(143)을 형성한다.
다음, 상기 보호층(140) 위로 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 패터닝함으로서 상기 드레인 콘택홀(143)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 접촉하는 제 1 전극(147)을 상기 제 1 화소영역(P1) 일부와 제 2 화소영역(P2) 내에 형성한다.
한편, 상기 제 1 전극(147)을 이중층으로 구성하는 경우, 상기 보호층(140) 위로 반사성이 우수한 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 증착한 후, 상기 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 연속하여 증착함으로써 2중 금속층(미도시)을 형성하고, 이후 상기 2중 금속층(미도시)을 패터닝함으로써 2중층 구조의 제 1 전극(147)을 형성할 수도 있다.
한편, 상기 제 1 전극(147)이 캐소드 전극의 역할을 하도록 하는 경우는 일함수 값이 비교적 낮은 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 증착하고 이를 패터닝함으로써 상기 제 1 전극(147)을 형성할 수도 있다.
다음, 상기 제 1 전극(147) 위로 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하거나 또는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 유기 또는 무기물질층(미도시)을 형성하고, 이를 패터닝함으로써 상기 제 2 화소영역(P2)의 경계에 상기 제 1 전극의 테두리부와 중첩하며 동시에 상기 제 1 화소영역(P1)에 형성된 상기 드레인 콘택홀(143)을 덮는 뱅크(150)를 형성한다.
다음, 상기 뱅크(150)가 형성된 기판(110)에 대응하여 상기 각 제 2 화소영역(P2)의 중앙부에 대응하여 오픈부를 가지며, 그 외 영역은 차단부로 이루어진 쉐도우 마스크(미도시)를 마주하도록 위치시킨 후, 상기 쉐도우 마스크(미도시)를 통해 유기 발광물질을 열증착을 실시함으로써 상기 쉐도우 마스크(미도시)의 개구부에 대응하는 각 제 2 화소영역(P2)의 중앙부의 노출된 상기 제 1 전극(147) 위에 유기 발광층(155)을 형성한다. 이때, 상기 유기 발광층(155)은 도시한 유기 발광 물질만을 증착함으로써 단일층 구조를 이룰 수도 있으며, 또는 도면에 나타내지 않았지만 정공주입층/정공수송층/발광 물질층/전자수송층/전자주입층을 순차적으로 증착함으로써 다중층 구조를 이룰 수도 있다. 이러한 쉐도우 마스크(미도시)를 이용한 유기 발광물질의 열증착은 3회 실시함으로써 서로 연속하는 3개의 각 제 2 화소영역(P2)에 순차 반복하는 적, 녹 및 청색을 각각 발광하는 유기 발광층(155)을 형성할 수 있다.
한편, 상기 제 2 화소영역(P2) 내에 유기 발광층(155)을 형성하기 전 상기 뱅크(150) 위로 3㎛ 내지 4㎛정도의 높이를 갖는 기둥 형태 또는 댐 형태의 스페이 서(미도시)를 더욱 형성할 수도 있다. 이러한 스페이서(미도시)는 상기 유기 발광층(155)의 열증착 공정 진행시 이용되는 쉐도우 마스크(미도시)를 지지하는 역할을 하게 된다.
다음, 상기 유기 발광층(155)과 뱅크(150) 위로 일함수 값이 비교적 낮은 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 열 증착을 실시함으로써 유기발광층(155)로부터 발광된 빛이 투과할 수 있도록 전면에 5Å 내지 50Å 정도의 비교적 얇은 두께를 갖도록 단일층 구조의 제 2 전극(158)을 형성함으로써 본 발명의 제 1 실시예에 따른 제 1 기판(110)을 완성한다. 이때, 상기 제 2 전극(158)이 애노드 전극의 역할을 하도록 하는 경우는 일함수 값이 비교적 높은 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 상기 제 2 전극(158)을 형성할 수도 있다.
이후 전술한 바와 같이 완성된 제 1 기판(110)과 투명한 제 2 기판(170)을 마주하도록 위치시키고, 이들 두 기판(110, 170)의 테두리를 따라 씰패턴(미도시) 또는 프릿(Frit)패턴을 형성한다. 이때, 상기 씰패턴(미도시) 내측으로 산화바륨 또는 산화칼슘 등의 흡습특성이 강한 물질로서 흡습패턴(미도시)을 더욱 형성할 수도 있다. 한편, 테두리부에만 형성하는 씰패턴 도는 프릿패턴 대신에 전면 접착 방식을 실시하여 상기 제 1 기판(110)과 제 2 기판(170) 사이의 이격 공간 전면에 점착층을 포함하는 필름(미도시) 또는 접착 역할을 하는 충진재(미도시)를 형성할 수도 있다.
다음, 상기 제 1 및 제 2 기판(110, 170)을 씰패턴(미도시) 또는 프릿패턴 (미도시)이 형성된 경우 불활성 가스 분위기 또는 진공의 분위기에서 합착함으로써, 또는 필름(미도시) 또는 충진재(미도시)가 형성된 경우 일반적인 대기 분위기에서 합착함으로써 제 1 화소영역(P1)과 제 2 화소영역(P2)으로 이원화된 구조를 갖는 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광 소자(101)를 완성할 수 있다. 이때, 상기 제 2 기판 없이 상기 제 1 기판(110) 상의 상기 제 2 전극(158) 위로 다층의 유기막(미도시)을 형성하여 이를 인캡슐레이션막으로 이용하여 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광 소자를 완성할 수 있다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.
도 2는 종래의 상부발광 방식 유기전계 발광소자의 하나의 화소영역을 간략히 도시한 평면도.
도 3 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 부분에 대한 단면도.
도 4는 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자의 이원화된 제 1 및 제 2 화소영역을 도시한 평면도.
도 5는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도.
도 6은 본 발명의 제 2 실시예에 따른 상부발광 방식 유기전계 발광소자의 이원화된 제 1 및 제 2 화소영역을 도시한 평면도.
도 7은 본 발명의 제 3 실시예에 따른 상부발광 방식 유기전계 발광소자의 이원화된 제 1 및 제 2 화소영역을 도시한 평면도.
<도면의 주요부분에 대한 부호의 설명〉
101 : 상부발광 방식 유기전계 발광소자
110 : 제 1 기판 121 : 게이트 배선
130 : 데이터 배선 131 : 전원배선
143 : 드레인 콘택홀 147 : 제 1 전극
150 : 뱅크 155 : 유기 발광층
DTr : 구동 박막트랜지스터 P1 : 제 1 화소영역
P2 : 제 2 화소영역 STr : 스위칭 박막트랜지스터

Claims (9)

  1. 제 1 화소영역과 제 2 화소영역을 포함하는 단위 화소영역이 정의(定義)된 제 1 기판과;
    상기 제 1 기판 상의 상기 제 1 화소영역의 경계에 서로 교차하며 형성된 게이트 배선 및 데이터 배선과;
    상기 데이터 배선 또는 게이트 배선과 나란하게 이격하며 형성된 전원배선과;
    상기 제 1 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와;
    상기 제 1 화소영역에 상기 전원배선 및 상기 스위칭 박막트랜지스터와 연결되며 형성된 구동 박막트랜지스터와;
    상기 스위칭 및 구동 박막트랜지스터를 덮으며 그 표면이 평탄한 상태를 이루며, 상기 구동 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과;
    상기 보호층 위로 상기 단위 화소영역 내에 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 일전극과 접촉하며 형성되며, 이웃한 단위 화소영역 내의 제 1 화소영역과 중첩하도록 형성된 제 1 전극과;
    상기 제 2 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 동시에 상기 드레인 콘택홀을 덮으며 형성된 뱅크와;
    상기 뱅크 내측의 상기 제 2 화소영역 내에 구비된 상기 제 1 전극 상부에 형성된 유기 발광층과;
    상기 유기 발광층과 상기 뱅크를 덮으며 상기 기판 전면에 형성된 제 2 전극
    을 포함하며, 상기 제 2 화소영역의 하측 경계를 이루는 뱅크 부분이 상기 제 1 화소영역 내에 형성된 상기 드레인 콘택홀과 중첩하도록 배치됨으로써 상기 제 2 화소영역의 개구율을 극대화하며, 상기 하나의 단위 화소영역내에 구비된 상기 제 2 화소영역 내에 상기 제 1 화소영역의 경계가 위치하도록 상기 제 1 화소영역을 기준으로 상기 제 2 화소영역이 쉬프트 된 형태를 이루는 것이 특징인 상부발광 방식 유기전계 발광 소자.
  2. 제 1 항에 있어서,
    상기 제 1 전극은 상기 제 1 화소영역의 경계에 형성된 상기 게이트 배선과 중첩하도록 형성되거나, 또는 상기 게이트 배선 및 데이터 배선과 모두 중첩하도록 구성된 것이 특징인 상부발광 방식 유기전계 발광 소자.
  3. 제 1 항에 있어서,
    상기 구동 박막트랜지스터는 다수개 형성되며, 상기 드레인 콘택홀은 상기 다수개의 구동 박막트랜지스터 중 어느 하나의 구동 박막트랜지스터에 대해서만 구 비된 것이 특징인 상부발광 방식 유기전계 발광 소자.
  4. 제 1 항에 있어서,
    상기 제 1 화소영역과 제 2 화소영역은 모두 사각형 형태를 이루는 것이 특징인 상부발광 방식 유기전계 발광 소자.
  5. 제 1 항에 있어서,
    상기 제 1 화소영역은 사각형 형태를 이루며, 상기 제 2 화소영역은 그 모서리수가 5개 이상인 다각형 형태를 이루는 것이 특징인 상부발광 방식 유기전계 발광 소자.
  6. 제 1 항에 있어서,
    상기 유기 발광층은 단일층 구조로 유기 발광물질층으로 구성되거나, 또는 다중층 구조로서 정공주입층/정공수송층/발광 물질층/전자수송층/전자주입층으로 구성된 것이 특징인 상부발광 방식 유기전계 발광소자.
  7. 제 1 항에 있어서,
    상기 뱅크와 상기 제 2 전극 사이에 댐형태 또는 기둥 형태의 스페이서를 포함하는 상부발광 방식 유기전계 발광소자.
  8. 제 1 항에 있어서,
    상기 스위칭 및 구동 박막트랜지스터는, 순차 적층된 형태로 순수 다결정 실리콘의 제 1 영역과 이의 양측에 불순물이 도핑된 제 2 영역을 갖는 반도체층과, 상기 반도체층 위로 형성된 게이트 절연막과, 상기 게이트 절연막 위로 상기 제 1 영역에 대응하여 형성된 게이트 전극과, 상기 게이트 전극 위로 상기 제 2 영역을 각각 노출시키며 형성된 층간절연막과, 상기 층간절연막 위로 상기 제 2 영역과 각각 접촉하며 이격하며 형성된 소스 및 드레인 전극으로 구성된 상부발광 방식 유기전계 발광소자.
  9. 제 1 화소영역과 제 2 화소영역을 포함하는 단위 화소영역이 정의(定義)된 제 1 기판 상의 상기 제 1 화소영역의 경계에 서로 교차하는 게이트 배선 및 데이터 배선을 형성하는 단계와;
    상기 제 1 화소영역을 관통하며 상기 데이터 배선 또는 게이트 배선과 나란하게 이격하는 전원배선을 형성하는 단계와;
    상기 제 1 화소영역에 상기 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 상기 전원배선 및 상기 스위칭 박막트랜지스터와 연결된 구동 박막트랜지스터를 형성하는 단계와;
    상기 스위칭 및 구동 박막트랜지스터를 덮으며 그 표면이 평탄한 상태를 이루며, 상기 구동 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀을 구비한 형성된 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 단위 화소영역 내에 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 일전극과 접촉하며 이웃한 단위 화소영역 내의 제 1 화소영역과 중첩하도록 제 1 전극을 형성하는 단계와;
    상기 보호층 위로 상기 제 2 화소영역 내에 상기 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 일전극과 접촉하는 제 1 전극을 형성하는 단계와;
    상기 제 2 화소영역의 경계에 상기 제 1 전극의 가장자리와 중첩하며 동시에 상기 드레인 콘택홀을 덮도록 뱅크를 형성하는 단계와;
    상기 뱅크 내측의 상기 제 2 화소영역 내에 구비된 상기 제 1 전극 상부에 유기 발광층을 형성하는 단계와;
    상기 유기 발광층과 상기 뱅크를 덮으며 전면에 제 2 전극을 형성하는 단계
    를 포함하며, 상기 제 2 화소영역의 하측 경계를 이루는 뱅크 부분이 상기 제 1 화소영역 내에 형성된 상기 드레인 콘택홀과 중첩하도록 배치됨으로써 상기 제 2 화소영역의 개구율을 극대화하며, 상기 하나의 단위 화소영역내에 구비된 상기 제 2 화소영역 내에 상기 제 1 화소영역의 경계 위치하도록 상기 제 1 화소영역 을 기준으로 상기 제 2 화소영역이 쉬프트 된 형태를 이루는 것이 특징인 상부발광 방식 유기전계 발광 소자의 제조 방법.
KR1020090053630A 2009-06-16 2009-06-16 상부발광 방식 유기전계 발광소자 및 그 제조 방법 KR101305377B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090053630A KR101305377B1 (ko) 2009-06-16 2009-06-16 상부발광 방식 유기전계 발광소자 및 그 제조 방법
US12/581,820 US8587194B2 (en) 2009-06-16 2009-10-19 Top emission type organic electroluminescent display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090053630A KR101305377B1 (ko) 2009-06-16 2009-06-16 상부발광 방식 유기전계 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100135141A true KR20100135141A (ko) 2010-12-24
KR101305377B1 KR101305377B1 (ko) 2013-09-06

Family

ID=43305999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090053630A KR101305377B1 (ko) 2009-06-16 2009-06-16 상부발광 방식 유기전계 발광소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8587194B2 (ko)
KR (1) KR101305377B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140017854A (ko) * 2012-08-01 2014-02-12 엘지디스플레이 주식회사 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법
KR20140086637A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR20150061682A (ko) * 2013-11-27 2015-06-05 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법
KR20150079227A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 유기전계 발광표시소자 및 이의 제조방법
KR20220099516A (ko) * 2020-09-08 2022-07-13 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US11574969B2 (en) 2013-03-27 2023-02-07 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display device including the same
WO2023075315A1 (ko) * 2021-10-25 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101415684B1 (ko) * 2011-07-07 2014-08-07 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
JP2013077471A (ja) * 2011-09-30 2013-04-25 Toppan Printing Co Ltd 有機ｅｌ素子及びその製造方法
KR101615332B1 (ko) 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
US10832616B2 (en) 2012-03-06 2020-11-10 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
EP2709155B1 (en) * 2012-09-13 2020-11-11 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
KR102151639B1 (ko) * 2013-10-16 2020-09-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
GB2546002B (en) * 2015-12-30 2019-10-30 Lg Display Co Ltd Organic light emitting diode display device
CN108666218A (zh) 2017-03-29 2018-10-16 京东方科技集团股份有限公司 薄膜晶体管和显示基板及其制作方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4152603B2 (ja) 2000-04-27 2008-09-17 株式会社半導体エネルギー研究所 発光装置
SG114502A1 (en) * 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
KR100433669B1 (ko) * 2001-07-05 2004-05-31 사단법인 고등기술연구원 연구조합 상압 플라즈마를 이용한 분말의 재활용 장치
JP3718770B2 (ja) * 2002-01-11 2005-11-24 株式会社日立製作所 アクティブマトリックス型の表示装置
KR101212153B1 (ko) * 2005-12-30 2012-12-13 엘지디스플레이 주식회사 유기 전계발광소자 및 그 제조방법
KR100788551B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100796618B1 (ko) * 2007-01-04 2008-01-22 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR100858822B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140017854A (ko) * 2012-08-01 2014-02-12 엘지디스플레이 주식회사 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법
KR20140086637A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
US11574969B2 (en) 2013-03-27 2023-02-07 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display device including the same
US11818921B2 (en) 2013-03-27 2023-11-14 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display device including the same
KR20150061682A (ko) * 2013-11-27 2015-06-05 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법
KR20150079227A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 유기전계 발광표시소자 및 이의 제조방법
KR20220099516A (ko) * 2020-09-08 2022-07-13 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
WO2023075315A1 (ko) * 2021-10-25 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR101305377B1 (ko) 2013-09-06
US8587194B2 (en) 2013-11-19
US20100315318A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
KR101305377B1 (ko) 상부발광 방식 유기전계 발광소자 및 그 제조 방법
KR101961190B1 (ko) 유기전압 발광소자 및 이의 제조방법
KR101333612B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR101575168B1 (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR100838082B1 (ko) 유기발광 표시장치 및 그 제조방법
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
KR102652822B1 (ko) 전계 발광 표시 장치
KR101576834B1 (ko) 유기전계발광소자 및 이의 제조방법
KR20130005854A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20100076603A (ko) 유기전계 발광소자 및 이의 제조 방법
KR101672908B1 (ko) 상부발광 방식 유기전계 발광소자
KR20120039874A (ko) 유기전계 발광소자
JP4684592B2 (ja) 有機電界発光素子の製造方法
JP4488557B2 (ja) Ｅｌ表示装置
KR20150028055A (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR20100004341A (ko) 유기전계 발광소자, 유기전계 발광소자용 기판 및 그 제조방법
KR101801343B1 (ko) 뉴턴 링 현상을 줄이기 위한 유기 발광표시소자
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20140084603A (ko) 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR101850104B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101578703B1 (ko) 듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법
KR20100011034A (ko) 유기전계 발광소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7