KR101575168B1 - 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 - Google Patents
상부발광 방식 유기전계 발광소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101575168B1 KR101575168B1 KR1020080127071A KR20080127071A KR101575168B1 KR 101575168 B1 KR101575168 B1 KR 101575168B1 KR 1020080127071 A KR1020080127071 A KR 1020080127071A KR 20080127071 A KR20080127071 A KR 20080127071A KR 101575168 B1 KR101575168 B1 KR 101575168B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- common
- contact hole
- thin film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 155
- 239000010409 thin film Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000012044 organic layer Substances 0.000 claims abstract description 32
- 239000011241 protective layer Substances 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 238000005192 partition Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000002207 thermal evaporation Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 10
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 238000007737 ion beam deposition Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 239000007769 metal material Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 12
- 239000011810 insulating material Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- -1 acryl Chemical group 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/15—Hole transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/16—Electron transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
- H10K50/171—Electron injection layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11879—Data lines (buses)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은, 제 1 기판과; 상기 제 1 기판 상에 절연층을 사이에 두고 서로 교차하여 화소영역을 정의하며 형성된 게이트 및 데이터 배선과; 상기 제 1 기판상에 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 나란하게 이격하며 형성된 공통배선과; 상기 제 1 기판 상의 상기 화소영역에 형성된 스위칭 박막트랜지스터 및 구동 박막트랜지스터와; 상기 화소영역에 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 제 1 공통 콘택홀을 구비하며 형성된 보호층과; 상기 화소영역 내에 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극과 이와 이격하며 상기 제 1 공통 콘택홀을 통해 상기 공통배선과 접촉하며 형성된 공통 보조패턴과; 상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 상기 공통 보조패턴을 노출시키는 제 2 공통 콘택홀을 구비하며 형성된 뱅크와; 상기 뱅크 상부로 그 단면에 역테이퍼 형태를 가지며, 그 상면 끝단이 상기 제 2 공통 콘택홀 보다 외측에 위치하여 그 측벽이 상기 제 2 공통 콘택홀을 가리며 형성된 격벽과; 상기 뱅크와 상기 제 1 전극 및 상기 격벽의 상면에 화소영역의 구분없이 형성된 제 1 유기층과; 상기 제 1 유기층 상부로 상기 뱅크로 둘러싸인 영역에 형성된 유기 발광층과; 상기 유기 발광층 위로 상기 격벽의 일측면 및 상면을 덮으며 화소영역의 구분없이 상기 제 2 공통 콘택홀을 통해 상기 공통 보조패턴과 접촉하며 형성된 제 2 전극 과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 1 및 제 2 기판 가장자리를 따라 형성된 씰패턴를 포함하는 상부발광 방식 유기전계 발광소자 및 이의 제조 방법을 제공한다.
상부발광, 유기전계, 발광소자, 내부저항, 휘도불균일
Description
본 발명은 유기전계 발광소자(Organic Electro luminescent Device)에 관한 것이며, 특히 상부발광 방식 구조에서 최상부의 전면에 형성되는 제 2 전극의 내부 저항을 줄여 부분별 휘도 불균일에 의한 표시품질 저하를 방지하는 것을 특징으로 하는 상부발광 방식 유기전계 발광소자 및 이의 제조 방법에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한 상기 유기전계 발광소자의 제조공정은 증착(deposition) 및 인캡슐레이 션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 픽셀(pixel)을 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 서브픽셀(sub pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 서브픽셀 단위로 온/오프되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 캐패시터(CST ; storage capacitance)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동 작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 커패시터(StgC), 그리고 유기전계 발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr) 의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이러한 구동을 하는 유기전계 발광소자는 유기전계발광 다이오드를 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다. 이때 하부 발광방식은 개구율이 저하되는 문제가 발생하므로 최근에는 상부발광 방식이 주로 이용되고 있다.
도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도이다.
도시한 바와 같이, 제 1, 2 기판(10, 70)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 70)의 가장자리부는 씰패턴(seal pattern)(80)에 의해 봉지되어 있으며, 제 1 기판(10)의 상부에는 각 화소영역(P)별로 구동 박막트랜지스터(DTr)가 형성되어 있고, 상기 각각의 구동 박막트랜지스터(DTr)와 연결되어 제 1 전극(47)이 형성되어 있고, 상기 제 1 전극(47) 상부에는 상기 구동 박막트랜지스 터(DTr)와 연결되며 적(Red), 녹(Green), 청(Blue)색에 대응되는 발광물질을 포함하는 유기 발광층(55)이 형성되어 있고, 유기 발광층(55) 상부에는 전면에 제 2 전극(58)이 형성되어 있다. 이때, 상기 제 1, 2 전극(47, 58)은 상기 유기 발광층(55)에 전계를 인가해주는 역할을 한다.
그리고, 전술한 씰패턴(80)에 의해서 상기 제 1 기판(10) 상에 형성된 제 2 전극(47)과 제 2 기판(58)은 일정간격 이격하고 있다.
도 3은 전술한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 제 1 기판(10) 상에는 순수 폴리실리콘의 제 1 영역(13a)과 불순물이 도핑된 제 2 영역(13b)으로 구성된 반도체층(13), 게이트 절연막(16), 게이트 전극(20), 상기 제 2 영역(13b)을 각각 노출시키는 반도체층 콘택홀(25)을 갖는 층간절연막(23), 소스 및 드레인 전극(33, 36)이 순차적으로 적층 형성되어 구동 박막트랜지스터(DTr)를 구성하고 있으며, 상기 소스 및 드레인 전극(33, 36)은 각각 전원배선(미도시) 및 유기전계 발광 다이오드(E)와 연결되어 있다.
또한, 상기 유기전계 발광 다이오드(E)는 유기 발광층(55)이 개재된 상태로 서로 대향된 제 1 전극(47) 및 제 2 전극(58)으로 구성된다. 이때 상기 제 1 전극(47)은 각 화소영역(P)별로 구동 박막트랜지스터(DTr)의 일전극과 접촉하며 형성되고 있으며, 상기 제 2 전극(58)은 상기 유기 발광층(55) 위로 전면에 형성되고 있다.
또한, 전술한 구조를 갖는 제 1 기판(10)과 마주하며 인캡슐레이션을 위해 제 2 기판(70)이 구성되고 있다.
한편, 상기 제 1 전극(47)은 특히, 상기 구동 박막트랜지스터(DTr)가 p타입인 경우, 애노드 전극의 역할을 하도록 일함수 값이 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지고 있으며, 제 2 전극(58)은 캐소드 전극의 역할을 하도록 일함수 값이 낮은 금속물질로서 이루어지고 있다.
그러나, 캐소드 전극의 역할을 하는 상기 제 2 전극(58)을 이루는 일함수 값이 낮은 금속물질은 불투명한 특성을 가지므로, 이러한 불투명한 금속을 일반적인 전극 또는 절연층의 두께를 갖도록 즉, 수천 Å의 두께로 형성하면 빛이 투과할 수 없다.
따라서, 상기 캐소드 전극의 역할을 하는 제 2 전극은 그 두께를 일반적인 전극 두께 정도로 형성할 수 없는 실정이며, 이에 의해 전면에 형성되는 제 2 전극은 그 자체 내부 저항에 의해 전압강하로 인해 휘도 분포가 불균일해지는 불량이 발생하고 있다.
한편, 상기 구동 박막트랜지스터를 n타입으로 형성한 경우, 상기 제 2 전극은 애노드 전극의 역할을 하도록 일함수 값이 비교적 높은 투명 도전성 물질로 형성하게 되는데, 이 경우도 표시영역 전면에 형성되므로 전압을 인가받는 부분과 멀어질수록 투명 도전성 물질로 이루어진 상기 제 2 전극의 내부 저항에 따른 전압강하로 휘도 분포 불균일 현상이 발생하고 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명은 상부발광 방식의 유기전계 발광 소자에 있어 최상층에 형성되는 유기전계 발광 다오드의 제 2 전극의 내부 저항에 따른 전압강하로 인해 발생하는 휘도 불균일 현상을 방지하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 상부 발광방식 유기전계 발광소자는, 제 1 기판과; 상기 제 1 기판 상에 절연층을 사이에 두고 서로 교차하여 화소영역을 정의하며 형성된 게이트 및 데이터 배선과; 상기 제 1 기판상에 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 나란하게 이격하며 형성된 공통배선과; 상기 제 1 기판 상의 상기 화소영역에 형성된 스위칭 박막트랜지스터 및 구동 박막트랜지스터와; 상기 화소영역에 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 제 1 공통 콘택홀을 구비하며 형성된 보호층과; 상기 화소영역 내에 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극과 이와 이격하며 상기 제 1 공통 콘택홀을 통해 상기 공통배선과 접촉하며 형성된 공통 보조패턴과; 상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 상기 공통 보조패턴을 노출시키는 제 2 공통 콘택홀을 구비하며 형성된 뱅크와; 상기 뱅크 상부로 그 단면에 역테이퍼 형태를 가지며, 그 상면 끝단이 상기 제 2 공통 콘택홀 보다 외측에 위치하여 그 측벽이 상기 제 2 공통 콘택홀을 가리며 형성된 격벽과; 상기 뱅크와 상기 제 1 전극 및 상기 격벽의 상면에 화소영역의 구분없이 형성된 제 1 유기층과; 상기 제 1 유기층 상부로 상기 뱅크로 둘러싸인 영역에 형성된 유기 발광층과; 상기 유기 발광층 위로 상기 격벽의 일측면 및 상면을 덮으며 화소영역의 구분없이 상기 제 2 공통 콘택홀을 통해 상기 공통 보조패턴과 접촉하며 형성된 제 2 전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 1 및 제 2 기판 가장자리를 따라 형성된 씰패턴을 포함한다.
상기 보호층과 상기 제 1 전극 사이에는 반사판이 형성된 것이 특징이며, 상기 제 2 전극 위로 투명 도전성 물질로써 전면에 보조전극이 형성된 것이 특징이다.
상기 유기 발광층과 상기 제 2 전극 사이에 상기 유기 발광층의 발광효율 향상을 위한 제 2 유기층이 형성되는 것이 바람직하다.
상기 제 1 유기층은, 정공주입층(hole injection layer)/정공수송층(hole transporting layer)의 이중층 구조를 갖거나, 또는 전자주입층(electron injection layer)/전자수송층(electron transporting layer)의 이중층 구조를 가지며, 이때 상기 제 2 유기층은, 상기 제 1 유기층이 정공주입층(hole injection layer)/정공수송층(hole transporting layer)인 경우 전자수송층(electron transporting layer)/전자주입층(electron injection layer)의 이중층 구조를 가지 며, 상기 제 1 유기층이 전자주입층(electron injection layer)/전자수송층(electron transporting layer)인 경우, 정공수송층(hole transporting layer)/정공주입층(hole injection layer)의 이중층 구조를 갖는 것이 특징이다.
상기 제 1 기판에는 상기 데이터 배선이 형성된 층에 이와 나란하게 위치하는 전원배선이 형성되며, 상기 게이트 및 데이터 배선은 각각 상기 스위칭 박막트랜지스터의 게이트 전극 및 소스 소극과 연결되는 것이 특징이다.
본 발명에 따른 상부 발광방식 유기전계 발광소자의 제조 방법은, 제 1 기판 상에 절연층을 사이에 두고 서로 교차하여 화소영역을 정의하는 형성된 게이트 및 데이터 배선을 형성하고, 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 나란하게 이격하는 공통배선과, 상기 데이터 배선이 형성된 동일한 층에 상기 데이터 배선과 나란하게 이격하는 전원배선을 형성하는 단계와; 상기 제 1 기판 상의 상기 화소영역에 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 이와 전기적으로 연결된 구동 박막트랜지스터를 형성하는 단계와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 제 1 공통 콘택홀을 구비한 보호층을 형성하는 단계와; 상기 화소영역 내에 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하는 제 1 전극과 이와 이격하며 상기 제 1 공통 콘택홀을 통해 상기 공통배선과 접촉하는 공통 보조패턴을 형성하는 단계와; 상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 상기 공통 보조패턴을 노출시키는 제 2 공통 콘택홀을 구비한 뱅크를 형성하는 단 계와; 상기 뱅크 상부로 그 단면에 역테이퍼 형태를 가지며, 그 상면 끝단이 상기 제 2 공통 콘택홀 보다 외측에 위치하여 그 측벽이 상기 제 2 공통 콘택홀을 가리는 격벽을 형성하는 단계와; 상기 뱅크와 상기 제 1 전극 및 상기 격벽의 상면 위로 전면에 수직 열증착을 실시하여 제 1 유기층을 형성하는 단계와; 상기 제 1 유기층 상부로 상기 뱅크로 둘러싸인 영역에 쉐도우 마스크를 이용한 열증착을 실시하여 유기 발광층을 형성하는 단계와; 상기 유기 발광층 위로 증착 입자가 상기 기판면에 대해 수직하게 입사되지 않고 비스듬이 입사되어 증착되도록 하는 열증착 또는 이온 빔 증착을 실시함으로써 상기 격벽의 일측면 및 상면을 덮으며 화소영역의 구분없이 상기 제 2 공통 콘택홀을 통해 상기 공통 보조패턴과 접촉하는 제 2 전극을 형성하는 단계와; 상기 제 1 기판과 대향하여 제 2 기판을 마주시키고, 테두리를 따라 씰패턴을 형성하고 상기 제 1 및 제 2 기판을 합착하는 단계를 포함한다.
상기 제 1 전극을 형성하는 단계는, 상기 제 1 전극과 보호층 사이에 반사판을 형성하는 단계를 포함한다.
상기 제 2 전극 형성을 위한 증착은 증착 입자가 입사되는 방향과 상기 기판 면이 이루는 각도는 20도 내지 70도를 이루는 것이 특징이다.
본 발명에 따른 상부발광 방식 유기전계 발광 소자는, 각 화소영역에 콘택홀을 구비하여 상기 콘택홀을 통해 표시영역 전면에 형성되는 제 2 전극이 하부의 저저항 금속물질로 이루어진 공통배선과 접촉하도록 하여 전압을 인가하는 부분과의 거리차 및 내부 저항에 의한 전압강화 현상을 억제함으로써 표시영역에서의 부분적인 휘도 불균일 현상을 방지하는 효과가 있다.
또한, 표시영역 내에 제 2 전극의 보조전극의 역할을 하는 공통배선의 형성으로 인해 상기 제 2 전극의 내부 저항을 낮춤으로써 소비전력을 저감시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이며, 도 5는 본 발명의 실시예의 변형예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이며, 도 6은 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 하나의 화소영역에 대한 일부 평면도이다. 이때 설명의 편의를 위해 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 그리고 도면에는 나타내지 않았지만 스위칭 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
도 4에 도시한 바와 같이, 본 발명에 따른 상부발광 방식 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광 다이오 드(E)가 형성된 제 1 기판(110)과, 인캡슐레이션을 위한 제 2 기판(170)으로 구성되고 있다.
우선, 제 1 기판(110)의 구성에 대해 설명한다.
상기 제 1 기판(100) 상부에는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 대응하여 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. 이때 상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 형성될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 결정화시 상기 제 1 기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다.
또한, 상기 반도체층(113)을 덮으며 전면에 게이트 절연막(116)이 형성되어 있으며, 상기 게이트 절연막(116) 위로는 상기 반도체층(113)의 제 1 영역(113a)에 대응하여 게이트 전극(120)이 형성되어 있다. 또한, 상기 게이트 절연막(116) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일방향으로 연장하며 게이트 배선(미도시)이 형성되어 있으며, 상기 게이트 배선(미도시)과 나란하게 제 2 전극에 공통 신호전압을 인가하기 위한 공통배선(122)이 형성되어 있다.
또한, 상기 게이트 전극(120)과 게이트 배선(미도시) 및 공통배선(122) 위로 전면에 층간절연막(123)이 형성되어 있다. 이때, 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)은 상기 제 1 영역(113a) 양측면에 위치한 상기 제 2 영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 형성되어 있다.
다음, 상기 반도체층 콘택홀(125)을 포함하는 층간절연막(123) 상부에는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되고 있다. 또한, 상기 층간절연막(123) 위로 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 제 2 영역(113b)과 각각 접촉하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(133, 136)과, 이들 전극(133, 136)과 접촉하는 제 2 영역(113b)을 포함하는 반도체층(113)과, 상기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 게이트 전극(120)은 각각 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)를 이룬다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되며 형성되어 있다. 한편, 상기 데이터 배선(미도시)은 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되고 있다.
이때 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시)는 상기 제 2 영역(113b)에 도핑되는 불순물에 따라 p타입 또는 n타입 박막트랜지스터를 이루게 된다. p타입 박막트랜지스터의 경우는 제 2 영역(113b)에 3족의 원소 예를들면 붕 소(B)를 도핑함으로써 이루어지게 되며, n타입 박막트랜지스터의 경우는 상기 제 2 영역(113b)에 5족의 원소 예를들면 인(P)을 도핑함으로써 이루어지게 된다. p타입의 박막트랜지스터는 캐리어로서 정공이 이용되며, n타입의 박막트랜지스터는 캐리어로서 전자가 이용된다.
따라서, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 연결되는 제 1 전극(147)은 상기 구동 박막트랜지스터(DTr)의 타입에 따라 애노드 또는 캐소드 전극의 역할을 하게 되는 것이다. 상기 구동 박막트랜지스터(DTr)가 p타입인 경우 상기 제 1 전극(147)은 애노드 전극의 역할을 하며, n타입인 경우 상기 제 1 전극(147)은 캐소드 전극의 역할을 하게 된다.
상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 위로는 전면에 보호층(140)이 형성되어 있다. 이때 상기 보호층(140)에는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)이 형성되어 있으며, 각 화소영역(P) 내에는 상기 보호층(140)과 그 하부의 층간절연막(123)이 패터닝됨으로써 상기 공통배선(122)을 노출시키는 제 1 공통 콘택홀(144)이 더욱 구비되고 있다.
한편, 전술한 실시예에 있어서는 폴리실리콘을 반도체층으로 하여 3족 또는 5족 원소가 도핑된 영역을 포함하는 탑 게이트 타입을 갖는 구동 및 스위칭 박막트랜지스터가 형성됨을 보이고 있지만, 변형예로서 도 5(본 발명의 실시예의 변형예에 따른 상부 발광 방식 유기전계 발광소자의 하나의 화소영역에 대한 단면도)를 참조하면, 순수 및 불순물 비정질 실리콘을 반도체층(119)으로 하여 보텀 게이트 타입의 구동 및 스위칭 박막트랜지스터(DTr, 미도시)가 형성될 수도 있다.
이러한 변형예의 경우, 제 1 기판(110)에는 일방향으로 게이트 배선(미도시)이 형성되어 있으며, 상기 게이트 배선(미도시)과 나란하게 이격하며 공통배선(122)이 형성되어 있다.
또한, 각 스위칭 영역 및 구동 영역(미도시, DA)에는 게이트 전극(120)이 형성되어 있으며, 이들 게이트 배선(미도시) 및 공통배선(122)과 게이트 전극(120)을 덮으며 전면에 게이트 절연막(116)이 형성되어 있다. 또한 상기 게이트 절연막(116) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)이 형성되어 있으며, 상기 구동 및 스위칭 영역(DA, 미도시)에는 상기 게이트 전극(120)에 대응하여 순수 비정질 실리콘의 액티브층(119a)과 그 상부로 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층(119b)으로 구성된 반도체층(119)과, 상기 반도체층(119) 위로 서로 이격하는 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때 구동 및 스위칭 영역(DA, 미도시)에 순차 적층된 상기 게이트 전극(120)과 게이트 절연막(116)과 반도체층(119)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 각각 구동 및 스위칭 박막트랜지스터(DTr, 미도시)를 이루며, 이러한 순수 및 불순물 비정질 실리콘을 반도체층(119)으로 하여 보텀 게이트 구조를 갖는 박막트랜지스터의 경우 n타입 박막트랜지스터가 된다. 따라서, 이러한 구조를 갖는 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 연결된 제 1 전극(147)은 캐소드 전극의 역할을 하게 된다.
한편, 도면에는 나타나지 않았지만, 상기 스위칭 박막트랜지스터의 게이트 전극은 상기 게이트 배선과 연결되며, 상기 스위칭 박막트랜지스터의 소스 전극은 상기 데이터 배선과 연결된다.
이러한 보텀 게이트 타입 구조를 갖는 스위칭 및 구동 박막트랜지스터(미도시, DTr) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 형성되어 있다. 이때 상기 보호층(140)과 그 하부의 게이트 절연막(116)은 패터닝됨으로써 각 화소영역(P)별로 상기 공통배선(122)을 노출시키는 제 1 공통 콘택홀(144)이 구비되고 있다.
이러한 구조를 갖는 변형예에 있어 상기 보호층(140) 상부에 형성되는 구조는 실시예와 동일하므로 이후에는 도 4를 참조하여 설명한다.
상기 드레인 콘택홀(143)을 구비한 보호층(140) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 상기 드레인 콘택홀(143)을 통해 접촉되며, 각 화소영역(P) 별로 제 1 전극(147)이 형성되어 있으며, 상기 제 1 전극(147)을 이루는 동일한 물질로 상기 제 1 공통 콘택홀(144)을 통해 상기 공통배선(122)과 접촉하는 공통 보조 패턴(148)이 형성되어 있다.
이때 상기 제 1 전극(147)은 상기 구동 박막트랜지스터(DTr)가 p타입인 경우, 애노드 전극의 역할을 하도록 일함수 값이 비교적 크며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 이 경우, 반사효율 향상을 위해 상기 제 1 전극(147) 하부에 반사효율이 우수한 금속물질 예를들면 알루미늄(Al) 또는 은(Ag)으로써 반사판(미도시)이 더욱 형성될 수도 있다.
한편, 상기 구동 박막트랜지스터(DTr)가 n타입인 경우 상기 제 1 전극(147)은 캐소드 전극의 역할을 하도록 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나의 물질로 이루어지며, 상기 공통 보조 패턴(148) 또한 상기 제 1 전극(147)과 동일한 물질로 이루어지게 된다. 비교적 낮은 일함수 값을 갖는 금속물질의 경우, 그 자체로서 불투명한 재질이 되고 있으므로 이를 500Å 이상의 두께를 갖도록 형성하면 투과도가 거의 빛의 0%에 가깝게 되므로, 별도의 반사판(미도시)은 필요로 하지 않는다.
다음, 전술한 바와 같이, 상기 제 1 전극(147) 위로 각 화소영역(P)의 경계에는 뱅크(150)가 형성되어 있다. 이때 상기 뱅크(150)는 각 화소영역(P)을 둘러싸는 형태로 상기 제 1 전극(147)의 테두리와 중첩하도록 형성되고 있으며, 상기 각 화소영역(P)에 구비된 상기 공통 보조 패턴(148)에 대해서는 이를 노출시키는 제 2 공통 콘택홀(153)이 구비되고 있는 것이 특징이다.
또한, 상기 제 2 공통 콘택홀(153)에 인접하여 상기 뱅크(150) 상부에는 그 단면 형태가 역테이퍼 구조를 갖는 격벽(156)이 형성되어 있다. 이때 상기 역테이퍼 구조를 갖는 격벽(156)은 평면적으로는 도 6에 나타낸 바와 같이, 상기 제 2 공통 콘택홀(153)을 완전히 가리는 형태가 되는 것이 특징이다. 즉, 상기 제 2 공통 콘택홀(153)이 상기 격벽(156)의 측면 하부에 위치함으로써 이와 완전 중첩하도록 격벽(156)이 형성된 것이 특징이다. 이때 상기 격벽(156)은 상기 각 화소영역(P)의 경계를 따라 형성된 뱅크(150)를 따라 상기 각 화소영역(P)을 테두리하는 형태를 이루는 것이 아니라 상기 제 2 공통 콘택홀(153)이 형성된 부분에 대응해서만 이를 완전히 가리도록 형성된 것이 특징이다.
한편, 상기 뱅크(150)의 상부로 표시영역 전면에 대응하여 각 화소영역(P)의 구분없이 유기 발광층(160)의 발광 효율 향상을 위해 다층 구조의 제 1 유기층(158)이 형성되어 있다. 이때 상기 제 1 유기층(158)은 상기 격벽(156)의 상면 끝단을 기준으로 끊김이 발생함으로써 상기 격벽(156)이 형성된 부분에 대응해서는 상기 격벽(156)의 상면에만 형성되고 상기 격벽(156)에 의해 가려진 상기 제 2 공통 콘택홀(153)에 대응해서는 형성되지 않은 것이 특징이다.
또한, 상기 제 1 유기층(158) 상부로 상기 뱅크(150)로 둘러싸인 각 화소영역(P)에는 상기 제 1 전극(147)에 대응하여 유기 발광층(160)이 형성되고 있다.
상기 유기 발광층(160)과 상기 뱅크(150)가 형성된 부분에 대응되는 제 1 유기층(158) 상부로 표시영역 전면에 제 2 전극(163)이 형성되어 있다. 이때 상기 제 2 전극(163)은 각 화소영역(P)에 구비된 상기 격벽(156) 하부에 위치하는 상기 제 2 공통 콘택홀(153)을 통해 상기 공통 보조 패턴(148)과 접촉하도록 형성되고 있는 것이 특징이다.
이때, 상기 제 1, 2 전극(147, 163)과 그 사이에 형성된 제 1 유기층(158) 및 유기 발광층(160)은 유기전계 발광 다이오드(E)를 이루게 된다.
이때, 도면에 나타나지 않았지만, 상기 유기 발광층(160)과 제 2 전극(163) 사이에는 상기 유기 발광층(160)의 발광 효율 향상을 위해 다층 구조의 제 2 유기층(미도시)이 더욱 형성될 수도 있다.
이때, 상기 다층의 제 1 유기층(158)은 상기 제 1 전극(147)이 애노드 전극 의 역할을 하는 경우, 정공주입층(hole injection layer)/정공수송층(hole transporting layer)으로 이루어지며, 상기 제 1 전극(147)이 캐소드 전극의 역할을 하는 경우 전자주입층(electron injection layer)/전자수송층(electron transporting layer)으로 이루어지게 된다.
또한, 상기 제 2 유기층(미도시)은 도면에 나타나지 않았지만, 상기 제 1 전극(147)이 애노드 전극의 역할을 하는 경우, 상기 유기 발광층(160) 상부로 전자수송층(electron transporting layer)/전자주입층(electron injection layer)으로 이루어지며, 상기 제 1 전극(147)이 캐소드 전극의 역할을 하는 경우 상기 유기 발광층 상부로 정공수송층(hole transporting layer)/정공주입층(hole injection layer)으로 이루어지게 된다.
한편, 상기 유기 발광층(160) 상부에 형성된 상기 제 2 전극(163)은 상기 제 1 전극(147)이 애노드 전극의 역할을 하는 경우 캐소드 전극의 역할을 하도록 일함수 값이 비교적 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 빛의 투과가 이루어지도록 수 Å내지 수십 Å 정도의 두께를 갖도록 형성되며, 부가하여 그 상부에 투명 도전성 물질로 보조 제 2 전극(미도시)이 더욱 형성될 수도 있다.
또한, 상기 제 1 전극(147)이 캐소드 전극의 역할을 하는 경우, 상기 제 2 전극(163)은 애노드 전극의 역할을 하도록 일함수 값이 비교적 큰 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로서 수백 내지 수천 Å 정도의 두께를 갖도록 형성될 수 있다.
이러한 구조를 갖는 제 1 기판(110)과 대향하여 투명한 재질의 제 2 기판(170)이 그 테두리를 따라 씰패턴(미도시)에 의해 합착됨으로써 본 발명에 따른 상부 발광 방식 유기전계 발광소자(101)를 이루고 있다.
전술한 구조를 갖는 본 발명에 따른 상부발광 방식 유기전계 발광소자(101)의 경우, 상기 표시영역 전면에 형성되는 제 2 전극(163)이 하부에 각 화소영역(P)을 관통하며 저저항 금속물질로 이루어진 공통배선(122)과 각 화소영역(P) 내에 구비된 제 1 및 제 2 공통 콘택홀(144, 153)을 통해 접촉하여 전기적으로 연결됨으로써 상기 제 2 전극(163)에 공통 신호전압이 인가되는 부분과 인접한 표시영역의 최외각부와 이와 떨어진 표시영역의 중앙부간의 거리차에 의해 전압강하로 발생하는 표시 불균일 현상을 억제할 수 있다.
이후에는 전술한 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 제조 방법에 대해 간단히 설명한다. 변형예의 경우 스위칭 및 구동 박막트랜지스터의 구조만을 달리하고, 본 발명의 특징적인 보호층 형성 이후의 단계는 실시예와 동일하므로 실시예의 제조 방법만을 설명한다.
본 발명의 실시예의 경우, 제 1 기판에 모든 구성요소가 형성되므로 제 1 기판의 제조 방법을 위주로 설명한다. 이때, 상기 구동 박막트랜지스터의 드레인 전극과 연결된 제 1 전극이 애노드 전극의 역할을 하며, 제 2 전극이 캐소드 전극을 역할을 하는 상부발광 방식 유기전계 발광 소자의 제조 방법을 일례로 설명한다. 제 1 전극이 캐소드전극, 제 2 전극이 애노드 전극의 역할을 하는 상부발광 방식 유기전계 발광 소자의 경우, 이들 전극을 이루는 금속물질과 이와 접촉하는 제 1 및 제 2 유기층의 구성만 달리할 뿐 제조 방법은 동일하므로 이에 대해서는 생략한다.
도 7a 내지 도 7i는 본 발명의 실시예에 따른 상부 발광 방식 유기전계 발광소자의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
우선, 도 7a에 도시한 바와 같이, 절연기판(110) 상에 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 형성하고, 이에 대해 레이저 빔을 조사하거나 또는 열처리를 실시하여 상기 비정질 실리콘층을 폴리실리콘층(미도시)으로 결정화시킨다. 이후, 마스크 공정을 실시하여 상기 폴리실리콘층(미도시)을 패터닝하여 순수 폴리실리콘 상태의 반도체층(113)을 형성한다. 이때 상기 비정질 실리콘층(미도시)을 형성하기 전에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 상기 절연기판(110) 전면에 증착함으로써 버퍼층(미도시)을 형성할 수도 있다.
다음, 상기 순수 폴리실리콘의 반도체층(113) 위로 산화실리콘(SiO2)을 증착하여 게이트 절연막(116)을 형성한다. 이후, 상기 게이트 절연막(116) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제 1 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 상기 반도체층(113)의 중앙부에 대응하여 게이트 전극(120)을 형성한다. 이때 상기 게이트 전극(120) 중 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일 방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)과 나란하게 일정간격 이격하여 공통배선(122)을 형성한다.
다음, 상기 게이트 전극(120)을 블록킹 마스크로 이용하여 상기 기판(110) 전면에 불순물 즉, 3가 원소 또는 5가 원소를 도핑함으로써 상기 반도체층(113) 중 상기 게이트 전극(120) 외측에 위치한 부분에 상기 불순물이 도핑된 제 2 영역(113b)을 이루도록 하고, 도핑이 방지된 게이트 전극(120)에 대응하는 부분은 순수 폴리실리콘의 제 1 영역(113a)을 이루도록 한다.
다음, 제 1 및 제 2 영역(113a, 113b)으로 나뉘어진 반도체층(113)이 형성된 기판(110) 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기절연물질을 증착하여 전면에 층간절연막(123)을 형성하고, 마스크 공정을 진행하여 상기 층간절연막(123)과 하부의 게이트 절연막(116)을 동시 또는 일괄 패터닝함으로써 상기 제 2 영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다.
이후, 상기 층간절연막(123) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr) 및 몰리브덴(Mo) 중 하나를 증착하여 제 2 금속층(미도시)을 형성하고, 마스크 공정을 진행하여 패터닝함으로써 상기 반도체층 콘택홀(125)을 통해 상기 제 2 영역(113b)과 접촉하는 소스 및 드레인 전극(133, 136)을 형성한다. 동시에 상기 층간절연막(123) 위로 상기 스위칭 영역(미도시)에 형성된 소스 전극(미도시)과 연결되며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)과, 상기 데이터 배선(미도시)과 이격하며 나란히 배치되는 전원배선(미도시)을 형성한다. 이때 상기 반도체층(113)과 게이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 및 구동 박막트랜지스터(미도시, DTr)를 이룬다.
다음, 도 7b에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 보호층(140)을 형성하고, 이를 패터닝함으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)과, 상기 공통배선(122)을 노출시키는 제 1 공통 콘택홀(144)을 형성한다.
한편, 변형예의 경우, 도 5를 참조하여 간단히 구동 및 스위칭 박막트랜지스터와 보호층을 형성하는 방법에 대해 설명한다.
절연기판(110) 상에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하고, 이를 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)과 이와 나란하게 이격하는 공통배선(122)을 형성하고, 동시에 스위칭 영역 및 구동영역(미도시, DA)에는 게이트 전극(미도시, 120)을 형성한다. 이때 상기 스위칭 영역(미도시)에 형성되는 게이트 전극(미도시)은 상기 게이트 배선(미도시)과 연결되도록 한다.
다음, 상기 게이트 배선(미도시)과 게이트 전극(120) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)를 증착하여 게이트 절연막(116)을 형성한다. 이후, 상기 게이트 절연막(116) 위로 각 게이트 전극(120)에 대응하여 순수 비정질 실리콘의 액티브층(119a)과 그 상부로 불순물 비정질 실리콘으로 이루어진 불순물 비정질 실리콘 패턴(미도시)을 형성한다.
다음, 상기 불순물 비정질 실리콘 패턴(미도시) 위로 전면에 금속물질을 증착하고 이를 패터닝함으로써 상기 게이트 절연막(116) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)과, 이와 이격하며 나란하게 배치되는 전원배선(미도시)을 형성하고, 동시에 상기 불순물 비정질 실리콘 패턴(미도시) 상부에 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다. 이때 상기 스위칭 영역(미도시)에 형성된 소스 전극(미도시)은 상기 데이터 배선(미도시)과 연결되도록 한다.
다음, 상기 소스 및 드레인 전극(133, 136) 사이로 노출된 불순물 비정질 실리콘 패턴(미도시)을 제거함으로써 오믹콘택층(119b)을 이루도록 한다. 이때 상기 게이트 전극(120)과, 게이트 절연막(116)과, 액티브층(119a)과 오믹콘택층(119b)로 구성된 반도체층(119)과, 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 또는 구동 박막트랜지스터(미도시, DTr)를 이룬다.
다음, 전술한 바와 같이 형성된 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 상부로 보호층(140)을 형성하고, 이를 패터닝함으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)과, 상기 공통배선(122)을 노출시키는 제 1 공통 콘택홀(144)을 형성한다. 이후 공정은 실시예에 따른 공정 진행에 따른다.
한편, 실시예에 있어서, 도 7c에 도시한 바와 같이, 상기 드레인 콘택홀(143)과 제 1 공통 콘택홀(144)을 갖는 보호층(140) 위로 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 수천 Å 정도의 두께를 갖도록 증착하고 패터닝함으로써 각 화소영역(P)별로 상기 드레인 콘택홀(143)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 접촉하는 제 1 전극(147)을 형성하고, 동시에 상기 제 1 전극(147)과 이격하며 상기 제 1 공통 콘택홀(144)을 통해 상기 공통배선(122)과 접촉하는 공통 보조 패턴(148)을 형성한다. 이때, 도면에는 나타나지 않았지만, 상기 제 1 전극(147)을 형성하기 전, 발광효율 향상을 위해 상기 보호층(140) 위로 각 화소영역(P)별로 반사특성이 우수한 금속물질 예를들면 알루미늄(Al) 또는 은(Ag)을 증착하고, 이후 상기 투명 도전성 물질을 증착하고 패터닝함으로써 상기 제 1 전극(147) 하부에 반사판(미도시)을 더욱 형성할 수도 있다. 이 경우 상기 공통 보조 패턴(148) 또한 이중층 구조를 이루게 된다.
이후, 도 7d에 도시한 바와 같이, 상기 제 1 전극(147) 위로 제 1 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 제 1 유기절연물질층(미도시)을 형성하고, 이를 패터닝함으로써 각 화소영역(P)을 테두리하며, 상기 공통 보조 패턴(148)을 노출시키는 제 2 공통 콘택홀(153)을 갖는 뱅크(150)를 형성한다.
다음, 도 7e에 도시한 바와 같이, 제 2 유기절연물질을 도포하여 제 2 유기절연물질층(미도시)을 형성하고, 이를 패터닝함으로써 상기 각 화소영역(P)에 대응 하여 일측 경계에 위치한 뱅크(150) 상에 그 단면이 역테이퍼 형태를 갖는 격벽(156)을 상기 제 2 공통 콘택홀(153)과 인접하여 형성한다.
이러한 역테이퍼 구조를 갖는 격벽(156)의 형성은 네가티브(negative)의 감광성 특징을 갖는 유기절연물질을 이용함으로써 가능하다. 빛을 받은 부분이 현상 시 남게되는 네가티브(negative) 감광성 물질은 조사되는 영역에 있어 빛이 조사되는 량과 시간에 따라 빛과의 화학적 반응이 강하게 발생하여 현상 시에 제거되지 않게 되는 것인데, 상기 제 2 유기절연물질층(미도시)에 빛이 조사되는 경우 그 표면과 그 저면에 도달하는 빛량의 차이가 발생한다. 따라서 이러한 특성에 의해 노광 후 현상하면 빛과의 반응 정도 차에 의해 그 단면 구조가 역테이퍼 구조를 갖게 되는 것이다.
이때 상기 격벽(156)은 그 상면 끝단이 상기 뱅크(150)에 형성된 제 2 공통 콘택홀(153) 외측에 위치하여, 그 상면 및 측면에 의해 상기 제 2 공통 콘택홀(153)을 가려지도록 형성하는 것이 특징이다.
다음, 도 7f에 도시한 바와 같이, 상기 격벽(156)이 형성된 기판(110)에 대해 노출된 상기 제 1 전극(147) 위로 유기 발광층(도 7g의 160)의 발광효율 증대를 위해 제 1 유기물질을 열증착을 통해 형성한다. 이때 상기 제 1 유기물질의 열증착은 상기 증착되는 입자가 상기 기판(110) 면에 대해 수직하게 입사되도록 진행하는 것이 특징이다. 따라서, 이러한 수직 열증착에 의해 형성되는 제 1 유기층(158)은 표시영역 전면에 각 화소영역(P)의 구별없이 형성되며, 상기 각 화소영역(P)의 격벽(156)이 형성된 부분에 대응해서는 상기 격벽(156)의 상면에만 증착이 이루어지 고 상기 상면 하부에 위치하는 제 2 공통 콘택홀(153)에 대응해서는 증착되지 않게 되는 것이 특징이다.
다음, 도 7g에 도시한 바와 같이, 상기 제 1 유기층(158)이 형성된 기판(110)에 대응하여 개구부(TA)와 차단영역(BA)을 갖는 쉐도우 마스크(190)를 위치시키고, 이를 통해 유기 발광 물질을 쉐도우 마스크(미도시)를 이용한 열증착을 실시함으로서 각 화소영역(P) 내의 상기 뱅크(150)로 둘러싸인 영역에 유기 발광층(160)을 형성한다. 이때 상기 유기 발광층(160)은 적, 녹, 청색을 발광하는 적, 녹, 청색 유기 발광패턴(미도시)을 포함하여 형성될 수도 있고, 또는 백색을 발광하는 백색 유기 발광패턴(160)만으로 이루어질 수도 있다. 적, 녹, 청색의 유기 발광패턴(미도시)으로 구성되는 경우 3회의 쉐도우 마스크(190)를 이용한 열증착 실시하게 되며, 백색 유기 발광패턴(160)만을 형성할 경우 1회의 쉐도우 마스크(190)를 이용한 열증착을 실시하게 된다. 도면에서는 백색의 유기 발광패턴(160)을 형성하는 경우를 일례로 보이고 있다.
이러한 쉐도우 마스크(190)를 이용한 열증착의 경우, 상기 쉐도우 마스크(190)의 개구부(BA)에 대응하는 부분에만 유기 발광층(160)이 형성되므로 상기 제 2 공통 콘택홀(153)에 대해서는 유기 발광층(160)이 형성되지 않는 것이 특징이다.
다음, 도 7h에 도시한 바와 같이, 상기 유기 발광층(160) 위로 비교적 일함수 값이 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 열증착 또는 이온 빔 증착을 실시함으로써 전면에 5Å 내지 50Å 정도의 비교적 얇은 두께를 갖도록 제 2 전극(163)을 형성한다. 이 경우 상기 금속물질의 열증착 또는 이온 빔 증착은 상기 증착이 이루어지는 기판(110)면에 대해 입자가 수직하게 입사되는 것이 아니라, 상기 증착되는 입자의 운동방향에 대해 비스듬하도록 즉, 증착될 입자들의 운동방향에 대해 기판(110) 면이 20도 내지 70도 각도를 가져 상기 증착될 입자가 상기 기판(110)면에 대해 비스듬이 입사되도록 하는 것이 특징이다. 따라서 기판(110)면에 대해 증착될 입자들이 수직하게 입사되지 않고, 소정의 기울기를 가지며 입사됨으로써 상기 격벽(156)의 일 측면부까지 증착이 이루어지게 되며, 이때, 격벽(156)의 상면 하부에 위치하는 상기 제 2 공통 콘택홀(153)에 대해서는 증착이 이루어지게 됨으로써 상기 제 2 공통 콘택홀(153)을 통해 상기 공통 보조 패턴(148)과 접촉하는 제 2 전극(163)이 형성되는 것이 특징이다.
이러한 제조 방법에 의해, 상기 제 2 전극(163)은 표시영역 전면에 형성되며, 각 화소영역(P)별로 상기 제 2 공통 콘택홀(153)을 통해 공통 보조 패턴(148)과 접촉함으로써 최종적으로 공통배선(122)과 전기적으로 연결된다. 따라서, 상기 제 2 전극(163)은 공통 신호전압이 다수의 공통 보조 패턴(148)을 통해 각 화소영역(P)별로 인가되는 구조가 됨으로써 그 내부 저항에 의한 전압강하 현상은 거의 발생하지 않게 되며, 따라서 이에 의한 표시영역 내의 휘도 불균일 현상을 방지할 수 있게 되는 것이다.
종래의 경우 상기 제 2 전극에로의 공통 전압인가는 표시영역 외측의 비표시영역의 한두 군데에서 이루어지므로 이와 인접하는 표시영역 최외각과 중앙부는 그 거리가 수cm 이상이 되므로 이러한 거리를 이동시 그 자체 저항에 의해 전압강하가 발생하여 휘도 불균일 현상이 발생하였지만, 본 발명의 경우 각 화소영역(P)별로 공통 신호전압이 인가되며 화소영역(P)간의 간격은 수십 내지 수백 ㎛로서 1mm이하의 거리가 되므로 이의 이동에 의한 전압강하는 거의 발생하지 않으므로 휘도 불균일 현상은 발생하지 않는 것이다.
도면에 나타나지 않았지만, 비교적 얇은 두께를 갖는 상기 제 2 전극(163)의 보호와 상기 유기 발광층(160)에로의 수분 침투 방지 강화를 위해 상기 제 2 전극(163) 위로는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 500Å 내지 2000Å 정도의 두께를 갖는 보조 제 2 전극(미도시)을 더욱 형성할 수도 있다.
한편, 상기 제 1 전극을 캐소드 전극, 제 2 전극을 애노드 전극으로 구성할 경우, 상기 제 1 및 제 2 전극을 이루는 물질만을 바꾸고 전술한 동일한 공정을 진행함으로써 상부발광 방식 유기전계 발광소자용 제 1 기판을 완성할 수 있다.
한편, 전술한 바와 같이 완성된 제 1 기판(110)에 대해, 상기 표시영역의 테두리를 따라 씰패턴(미도시)을 형성하고, 투명한 재질의 제 2 기판(170)을 대향시킨 후, 불활성 기체 분위기 또는 진공의 분위기에서 상기 제 1 및 제 2 기판(110, 170)을 합착함으로써 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자(101)를 완성할 수 있다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.
도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도.
도 3은 상기 도 2에 도시한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 4는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.
도 5는 본 발명의 실시예의 변형예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도
도 6은 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 하나의 화소영역에 대한 일부 평면도.
도 7a 내지 도 7i는 본 발명의 실시예에 따른 상부 발광 방식 유기전계 발광소자의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명〉
110 : 제 1 기판 113 : 반도체층
113a, 113b : 제 1 및 제 2 영역 116 : 게이트 절연막
120 : 게이트 전극 123 : 층간절연막
125 : 반도체층 콘택홀 133 : 소스 전극
136 : 드레인 전극 140 : 보호층
143 : 드레인 콘택홀 144 : 제 1 공통 콘택홀
147 : 제 1 전극 148 : 공통 보조 패턴
150 : 뱅크 153 : 제 2 공통 콘택홀
156 : 격벽 158 : 제 1 유기층
160 : 유기 발광층 163 : 제 2 전극
DA : 구동영역 E : 유기전계 발광 다이오드
P : 화소영역
Claims (10)
- 제 1 기판과;상기 제 1 기판 상에 절연층을 사이에 두고 서로 교차하여 화소영역을 정의하며 형성된 게이트 및 데이터 배선과;상기 제 1 기판상에 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 나란하게 이격하며 형성된 공통배선과;상기 제 1 기판 상의 상기 화소영역에 형성된 스위칭 박막트랜지스터 및 구동 박막트랜지스터와;상기 화소영역에 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 제 1 공통 콘택홀을 구비하며 형성된 보호층과;상기 화소영역 내에 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극과 이와 이격하며 상기 제 1 공통 콘택홀을 통해 상기 공통배선과 접촉하며 형성된 공통 보조패턴과;상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 상기 공통 보조패턴을 노출시키는 제 2 공통 콘택홀을 구비하며 형성된 뱅크와;상기 뱅크 상부로 그 단면에 역테이퍼 형태를 가지며, 그 상면 끝단이 상기 제 2 공통 콘택홀 보다 외측에 위치하여 그 측벽이 상기 제 2 공통 콘택홀을 가리며 형성된 격벽과;상기 뱅크와 상기 제 1 전극 및 상기 격벽의 상면에 화소영역의 구분없이 형성된 제 1 유기층과;상기 제 1 유기층 상부로 상기 뱅크로 둘러싸인 영역에 형성된 유기 발광층과;상기 유기 발광층 위로 상기 격벽의 일측면 및 상면을 덮으며 화소영역의 구분없이 상기 제 2 공통 콘택홀을 통해 상기 공통 보조패턴과 접촉하며 형성된 제 2 전극과;상기 제 1 기판과 마주하는 제 2 기판과;상기 제 1 및 제 2 기판 가장자리를 따라 형성된 씰패턴를 포함하는 상부발광 방식 유기전계 발광소자.
- 제 1 항에 있어서,상기 보호층과 상기 제 1 전극 사이에는 반사판이 형성된 것이 특징인 상부발광 방식 유기전계 발광소자.
- 제 1 항에 있어서,상기 제 2 전극 위로 투명 도전성 물질로써 전면에 보조전극이 형성된 상부발광 방식 유기전계 발광소자.
- 제 1 항에 있어서,상기 유기 발광층과 상기 제 2 전극 사이에 상기 유기 발광층의 발광효율 향상을 위한 제 2 유기층이 형성된 상부발광 방식 유기전계 발광소자.
- 제 1 항에 있어서,상기 제 1 유기층은, 정공주입층(hole injection layer)/정공수송층(hole transporting layer)의 이중층 구조를 갖거나, 또는 전자주입층(electron injection layer)/전자수송층(electron transporting layer)의 이중층 구조를 갖는 것이 특징인 상부발광 방식 유기전계 발광소자.
- 제 5 항에 있어서,상기 제 2 유기층은, 상기 제 1 유기층이 정공주입층(hole injection layer)/정공수송층(hole transporting layer)인 경우 전자수송층(electron transporting layer)/전자주입층(electron injection layer)의 이중층 구조를 가지며, 상기 제 1 유기층이 전자주입층(electron injection layer)/전자수송층(electron transporting layer)인 경우, 정공수송층(hole transporting layer)/정공주입층(hole injection layer)의 이중층 구조를 갖는 것이 특징인 상부발광 방 식 유기전계 발광소자.
- 제 1 항에 있어서,상기 제 1 기판에는 상기 데이터 배선이 형성된 층에 이와 나란하게 위치하는 전원배선이 형성되며, 상기 게이트 및 데이터 배선은 각각 상기 스위칭 박막트랜지스터의 게이트 전극 및 소스 소극과 연결되는 것이 특징인 상부발광 방식 유기전계 발광소자.
- 제 1 기판 상에 절연층을 사이에 두고 서로 교차하여 화소영역을 정의하는 형성된 게이트 및 데이터 배선을 형성하고, 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 나란하게 이격하는 공통배선과, 상기 데이터 배선이 형성된 동일한 층에 상기 데이터 배선과 나란하게 이격하는 전원배선을 형성하는 단계와;상기 제 1 기판 상의 상기 화소영역에 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 이와 전기적으로 연결된 구동 박막트랜지스터를 형성하는 단계와;상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 제 1 공통 콘택홀을 구비한 보호층을 형성하는 단계와;상기 화소영역 내에 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하는 제 1 전극과 이와 이격하며 상기 제 1 공통 콘택홀을 통해 상기 공통배선과 접촉하는 공통 보조패턴을 형성하는 단계와;상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 상기 공통 보조패턴을 노출시키는 제 2 공통 콘택홀을 구비한 뱅크를 형성하는 단계와;상기 뱅크 상부로 그 단면에 역테이퍼 형태를 가지며, 그 상면 끝단이 상기 제 2 공통 콘택홀 보다 외측에 위치하여 그 측벽이 상기 제 2 공통 콘택홀을 가리는 격벽을 형성하는 단계와;상기 뱅크와 상기 제 1 전극 및 상기 격벽의 상면 위로 전면에 수직 열증착을 실시하여 제 1 유기층을 형성하는 단계와;상기 제 1 유기층 상부로 상기 뱅크로 둘러싸인 영역에 쉐도우 마스크를 이용한 열증착을 실시하여 유기 발광층을 형성하는 단계와;상기 유기 발광층 위로 증착 입자가 상기 기판면에 대해 수직하게 입사되지 않고 비스듬이 입사되어 증착되도록 하는 열증착 또는 이온 빔 증착을 실시함으로써 상기 격벽의 일측면 및 상면을 덮으며 화소영역의 구분없이 상기 제 2 공통 콘택홀을 통해 상기 공통 보조패턴과 접촉하는 제 2 전극을 형성하는 단계와;상기 제 1 기판과 대향하여 제 2 기판을 마주시키고, 테두리를 따라 씰패턴을 형성하고 상기 제 1 및 제 2 기판을 합착하는 단계를 포함하는 상부발광 방식 유기전계 발광소자의 제조 방법.
- 제 8 항에 있어서,상기 제 1 전극을 형성하는 단계는, 상기 제 1 전극과 보호층 사이에 반사판을 형성하는 단계를 포함하는 상부발광 방식 유기전계 발광소자의 제조 방법.
- 제 8 항에 있어서,상기 제 2 전극 형성을 위한 증착은 증착 입자가 입사되는 방향과 상기 기판 면이 이루는 각도는 20도 내지 70도를 이루는 것이 특징인 상부발광 방식 유기전계 발광소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080127071A KR101575168B1 (ko) | 2008-12-15 | 2008-12-15 | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080127071A KR101575168B1 (ko) | 2008-12-15 | 2008-12-15 | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100068644A KR20100068644A (ko) | 2010-06-24 |
| KR101575168B1 true KR101575168B1 (ko) | 2015-12-07 |
Family
ID=42366866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080127071A KR101575168B1 (ko) | 2008-12-15 | 2008-12-15 | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101575168B1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101686808B1 (ko) * | 2010-10-30 | 2016-12-15 | 엘지디스플레이 주식회사 | 퀀텀 도트 발광소자 |
| KR101938761B1 (ko) * | 2012-05-23 | 2019-01-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| KR101563203B1 (ko) | 2013-04-30 | 2015-10-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102116493B1 (ko) * | 2013-05-23 | 2020-06-08 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 이의 제조방법 |
| KR102086404B1 (ko) * | 2013-09-04 | 2020-03-09 | 엘지디스플레이 주식회사 | 유기전계발광 소자, 그 제조 방법 및 유기전계발광 표시장치 |
| KR102089248B1 (ko) * | 2013-09-23 | 2020-03-16 | 엘지디스플레이 주식회사 | 유기발광다이오드소자 및 그의 제조방법 |
| KR102109661B1 (ko) * | 2013-12-02 | 2020-05-12 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치의 제조방법 |
| KR102141558B1 (ko) * | 2013-12-24 | 2020-08-05 | 엘지디스플레이 주식회사 | 플렉서블 유기전계발광소자 및 그 제조방법 |
| KR20150135722A (ko) | 2014-05-23 | 2015-12-03 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
| KR102305675B1 (ko) * | 2014-11-07 | 2021-09-27 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102293365B1 (ko) * | 2014-12-18 | 2021-08-25 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| KR102407887B1 (ko) * | 2014-12-26 | 2022-06-10 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 이의 제조 방법 |
| KR102389672B1 (ko) * | 2014-12-26 | 2022-04-21 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 불량 서브-화소의 암점화 방법 |
| KR102614598B1 (ko) * | 2016-06-27 | 2023-12-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR101992914B1 (ko) * | 2016-07-29 | 2019-06-25 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102396253B1 (ko) | 2017-06-09 | 2022-05-09 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688970B1 (ko) | 2006-01-16 | 2007-03-08 | 삼성전자주식회사 | 표시장치와 그 제조방법 |
| JP2007103126A (ja) | 2005-10-03 | 2007-04-19 | Seiko Epson Corp | Ｅｌ表示装置、ｅｌ表示装置の製造方法、電子機器 |
-
2008
- 2008-12-15 KR KR1020080127071A patent/KR101575168B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103126A (ja) | 2005-10-03 | 2007-04-19 | Seiko Epson Corp | Ｅｌ表示装置、ｅｌ表示装置の製造方法、電子機器 |
| KR100688970B1 (ko) | 2006-01-16 | 2007-03-08 | 삼성전자주식회사 | 표시장치와 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100068644A (ko) | 2010-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101575168B1 (ko) | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 | |
| KR101305377B1 (ko) | 상부발광 방식 유기전계 발광소자 및 그 제조 방법 | |
| JP5323667B2 (ja) | 有機電界発光素子及びその製造方法 | |
| KR101697611B1 (ko) | 유기전계 발광소자 | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| KR101348408B1 (ko) | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 | |
| KR102050434B1 (ko) | 플렉서블 유기전계 발광소자 및 그 제조방법 | |
| KR101596935B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| KR101672908B1 (ko) | 상부발광 방식 유기전계 발광소자 | |
| KR101576834B1 (ko) | 유기전계발광소자 및 이의 제조방법 | |
| KR20150042367A (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| KR20150025902A (ko) | 유기발광 다이오드 디스플레이 장치 및 그 제조방법 | |
| KR20110033750A (ko) | 유기전계 발광소자 | |
| KR20140033769A (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR20140060601A (ko) | 플렉서블 유기전계발광소자 및 그 제조방법 | |
| KR102078022B1 (ko) | 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법 | |
| KR20140080235A (ko) | 플렉서블 유기전계 발광소자 및 그 제조방법 | |
| KR20160062661A (ko) | 투명 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20110015757A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR101560233B1 (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR101992903B1 (ko) | 플렉서블 유기전계 발광소자 및 그 제조방법 | |
| KR20150067974A (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| KR101622563B1 (ko) | 상부발광 방식 유기전계 발광소자 | |
| KR20150042985A (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| KR102089248B1 (ko) | 유기발광다이오드소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 4 |