JP5323667B2 - 有機電界発光素子及びその製造方法 - Google Patents

有機電界発光素子及びその製造方法 Download PDF

Info

Publication number
JP5323667B2
JP5323667B2 JP2009292559A JP2009292559A JP5323667B2 JP 5323667 B2 JP5323667 B2 JP 5323667B2 JP 2009292559 A JP2009292559 A JP 2009292559A JP 2009292559 A JP2009292559 A JP 2009292559A JP 5323667 B2 JP5323667 B2 JP 5323667B2
Authority
JP
Japan
Prior art keywords
spacer
thin film
electrode
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009292559A
Other languages
English (en)
Other versions
JP2010287559A (ja
Inventor
オウ キョンタク
イ ビョンジュン
ヤン ミヨン
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2010287559A publication Critical patent/JP2010287559A/ja
Application granted granted Critical
Publication of JP5323667B2 publication Critical patent/JP5323667B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission

Description

本発明は有機電界発光素子(Organic Electroluminescent Device)に関して、特に有機発光層形成のためのシャドーマスクとの接触による点状の傷不良を防止できる有機電界発光素子及びその製造方法に関する。
平板ディスプレイ(FPD:Flat Panel Display)のうち一つである有機電界発光素子は高い輝度と低い動作電圧特性を有する。また自ら光を放出する自体発光型であるためコントラスト比(contrast ratio)が大きくて、超薄型ディスプレイの具現が可能であり、応答時間が数マイクロ秒(μs)程度で動画像具現が容易で、視野角の制限がなく、低温でも安定的で、直流で5ないし15Vの低い電圧で駆動するので駆動回路の製作及び設計が容易である。
また前記有機電界発光素子の製造工程は蒸着(deposition)及びカプセル化(encapsulation)装備が全部ということができるため製造工程が非常に単純である。
このような特性を有する有機電界発光素子は大別してパッシブマトリックスタイプとアクティブマトリックスタイプに分けられるが、パッシブマトリックス方式では走査線(scan line)と信号線(signal line)が交差しながらマトリックス状に素子を構成し、それぞれのピクセルを駆動するために走査線を時間によって順次に駆動するので、要求される平均輝度を示すためには平均輝度にライン数を掛けた瞬間輝度を出さなければならない。
しかし、アクティブマトリックス方式では、ピクセル(pixel)をオン/オフ(on/off)するスイッチング素子である薄膜トランジスタ(Thin Film Transistor)がサブピクセル(sub pixel)別に位置して、この薄膜トランジスタと連結された第1電極はサブピクセル単位でオン/オフされて、この第1電極と対向する第2電極は共通電極になる。
そして、前記アクティブマトリックス方式ではピクセルに印加された電圧がストレージキャパシタStgCに充電されて、その次のフレーム(frame)信号が印加される時まで電源を印加させることによって、走査線数に関係なく一画面の間続いて駆動する。したがって、低い電流を印加しても同じ輝度を示すので低消費電力、高精細、大型化が可能な長所を有するので最近にはアクティブマトリックスタイプの有機電界発光素子が主に利用されている。
以下、このようなアクティブマトリックス型有機電界発光素子の基本的な構造及び動作特性に対して図面を参照しながら詳細に説明する。
図1は、一般的なアクティブマトリックス型有機電界発光素子の一画素に対する回路図である。
図示したようにアクティブマトリックス型有機電界発光素子の一つの画素はスイッチング(switching)薄膜トランジスタSTrと駆動(driving)薄膜トランジスタDTr、ストレージキャパシタStgC、そして有機電界発光ダイオードEで構成される。
すなわち、第1方向にゲート配線GLが形成されていて、この第1方向と交差する第2方向に形成されて画素領域Pを定義してデータ配線DLが形成されており、前記データ配線DLと離隔して電源電圧を印加するための電源配線PLが形成されている。
また、前記データ配線DLとゲート配線GLが交差する部分にはスイッチング薄膜トランジスタSTrが形成されていて、前記スイッチング薄膜トランジスタSTrと電気的に連結された駆動薄膜トランジスタDTrが形成されている。
この時、前記駆動薄膜トランジスタDTrは有機電界発光ダイオードEと電気的に連結されている。すなわち、前記有機電界発光ダイオードEの一側端子である第1電極は前記駆動薄膜トランジスタDTrのドレイン電極と連結されて、他側端子である第2電極は電源配線PLと連結している。この時、前記電源配線PLは電源電圧を前記有機電界発光ダイオードEに伝達するようになる。また、前記駆動薄膜トランジスタDTrのゲート電極とソース電極間にはストレージキャパシタStgCが形成されている。
したがって、前記ゲート配線GLを介して信号が印加されるとスイッチング薄膜トランジスタSTrがオン(on)されて、前記データ配線DLの信号が駆動薄膜トランジスタDTrのゲート電極に伝達されて前記駆動薄膜トランジスタDTrがオン(on)されるので有機電界発光ダイオードEを介して光が出力される。この時、前記駆動薄膜トランジスタDTrがオン(on)状態になれば、電源配線PLから有機電界発光ダイオードEに流れる電流のレベルが定められて、これにより前記有機電界発光ダイオードEはグレースケール(gray scale)を具現することができるようになって、前記ストレージキャパシタStgCはスイッチング薄膜トランジスタSTrがオフ(off)された時、前記駆動薄膜トランジスタDTrのゲート電圧を一定に維持させる役割をすることによって前記スイッチング薄膜トランジスタSTrがオフ(off)状態になっても次のフレーム(frame)まで前記有機電界発光ダイオードEに流れる電流のレベルを一定に維持することができるようになる。
このような駆動をする有機電界発光素子は有機電界発光ダイオードを介して発光した光の透過方向によって上部発光方式(top emission type)と下部発光方式(bottom emission type)に分けられる。この時下部発光方式は開口率が低下される問題が生じるので最近には上部発光方式が主に利用されている。
図2は、従来の上部発光方式有機電界発光素子に対する概略的な平面図であり、図3は図2を切断線III−IIIに沿って切断した部分に対する断面図である。
図示したように、従来の上部発光方式有機電界発光素子1は第1、2基板10、70が互いに対向するように配置されていて、第1、2基板10、70の縁部はシールパターン(図示せず)により封止している。前記第1基板10の上部には各画素領域P別に駆動薄膜トランジスタDTrが形成されていて、前記駆動薄膜トランジスタDTr上にはドレインコンタクトホール43を含む保護層40が形成されており、前記ドレインコンタクトホール43を介して前記駆動薄膜トランジスタDTrと連結されて第1電極47が前記保護層40上部に形成されている。また、前記第1電極47上部には赤(Red)、緑(Green)、青(Blue)色に対応する発光物質パターン55a、55b、55cを含む有機発光層55が形成されていて、有機発光層55上部には全面に第2電極58が形成されている。この時、前記第1、2電極47、58は前記有機発光層55に電子と正孔を提供する役割をする。
そして、前述したシールパターン(図示せず)によって前記第1基板10上に形成された第2電極58と第2基板70は一定間隔離隔している。
一方、前述したような構成を有する従来の上部発光方式有機電界発光素子1の各画素領域Pの境界には前記第1電極47の終端と重なってバッファーパターン50が具備されている。また、前記バッファーパターン50上部にはゲート配線(図示せず)が延長する方向すなわち、赤、緑、青の発光物質パターン55a、55b、55cが順次交代する方向に沿ってダム状のスペーサー51が形成されている。このようなスペーサー51は前記有機発光層55形成時利用されるシャドーマスク(図示せず)を支持する役割をする。
図4Aと図4Bは、従来の上部発光方式有機電界発光素子製造段階の内、シャドーマスクを利用した有機発光層形成段階を示した製造平面図であり、図5Aと図5Bはそれぞれ図4Aの切断線VA−VAと図4Bの切断線VB−VBに沿って切断した部分に対する断面図であり、図6は図4Bの切断線VI-VIに沿って切断した部分に対する断面図である。
第1基板10上に有機発光層55の形成は各画素領域Pに対応してオープン部OAを有して、それ以外の領域は遮断部BAを有するシャドーマスク90を利用して行なわれる。
このようなシャドーマスク90を有機発光層55を形成する基板10上に位置させた後、アラインを実施して前記基板10上の各画素領域P内の有機発光層55が形成されなければならない位置に対応して前記シャドーマスク90のオープン部OAが位置する。このような過程で前記シャドーマスク90と前記基板10が非常に近接するように位置されるが、前記シャドーマスク90は金属材質で形成されるのでその表面に製造時発生した突起(図示せず)がありまたは異物が付着されることある。この場合、前記突起(図示せず)または異物は1μmないし6μm程度の大きさになっていることがある。
したがってこのように突起(図示せず)をその表面に有しまたは異物が付着されたシャドーマスク90を有機発光層55形成のための基板10上に近接してアラインをさせる過程で、前記突起(図示せず)または異物が画素領域P内の第1電極47と接触するようになることによって点状の傷不良が発生している実情がある。
前記シャドーマスク90は金属材質で形成されるので、大面積の有機電界発光素子製造に利用されることは垂れ下がりが発生する。特に前記基板10上のスペーサー51と接触して支持されたとしても、ダム状のスペーサー51とスペーサー51間の画素領域Pで垂れ下がりが発生している。従来のスペーサー51はその製造特性上高さが2.5μmないし3μm程度になり、バッファーパターン50の厚さと合わせると有機発光層55が形成される第1電極47の表面を基準にして6μm程度になって前記シャドーマスク90の垂れ下がりが1μmないし2μm発生するようになるので、アラインをする前にシャドーマスク90を前記基板10上に位置させた後近接してアラインさせる過程で前記異物または表面の突起(図示せず)により点状の傷が発生している実情がある。
シャドーマスク90の汚染防止のために前記第1基板10と接触させない場合、前記シャドーマスク90と第1基板10とのアライン正確度を高めるためには前記シャドーマスク90を最大限基板10と近接させなければならない。この場合、前記スペーサー51と接触しない範囲で通常1μmないし2μm程度になり、この場合、前記シャドーマスク90は支持される部分がないのでスペーサー51により支持される場合よりさらに垂れ下がりが発生することで、異物または表面突起(図示せず)により有機発光層55が形成される画素領域P内の第1電極47表面に点状の傷不良が発生している実情がある。このような点状の傷不良は暗点で表示されて表示品質を低下させる要因になっている。
このような問題を解決するために、前記ダム状のスペーサー51の高さを高くすることが制限されている。スペーサー51は透明な有機絶縁物質をスピンコーティングなどを介して基板全面に有機絶縁物質層を形成して、これをパターニングして形成されるので、スピンコーティング時全面に均等な厚さを有するようにするためには粘度条件が非常に重要である。さらに厚い厚さを有するように粘度を高めれば拡散特性が低下されて基板の中央部と縁部で厚さの差が広がるので、基板全面に均等な厚さを有するためには現技術水準ではダム状のスペーサー51の高さは3μm程度が限界値になっている。
また、ダム状のスペーサー51の高さを現3μm程度からさらに高くすることはこのようなダム状のスペーサー51特性上シャドー現象が発生して段差または他の色の不良が発生する可能性が大きい実情がある。
本発明は前記問題点を解決するために案出したものであって、本発明は有機発光層形成時シャドーマスクに付着された異物または表面凹凸による点状の傷不良を基本的に防止できる上部発光方式の有機電界発光素子及びこれの製造方法を提供することを目的とする。
シャドーマスクによる点状の傷不良を防止することによって収率を向上させて、表示品質を向上させることをもう一つの目的とする。
前記目的を達成するための本発明による有機電界発光素子は、画素領域が定義された第1基板と;前記第1基板上の前記画素領域に形成されたスイッチング薄膜トランジスタ及び駆動薄膜トランジスタと;前記スイッチング及び駆動薄膜トランジスタを覆って前記駆動薄膜トランジスタのドレイン電極を露出させて形成された保護層と;前記保護層上に前記駆動薄膜トランジスタのドレイン電極と接触して形成された第1電極と;前記第1電極の縁と重なって前記画素領域の境界に形成されたバッファーパターンと;前記バッファーパターンの上部に第1高さを有して第1方向にダム状を有して形成された第1スペーサーと;前記バッファーパターンの上部に前記第1高さを有して前記第1方向と交差する第2方向にダム状を有して形成された第2スペーサーと;前記バッファーパターン上部に前記第1高さより大きい第2高さを有して、前記第1及び第2スペーサーが交差する部分に柱状を有して形成された第3スペーサーと;前記バッファーパターン内側で前記第1電極上部に形成された有機発光層と;前記有機発光層と前記第1、2及び3スペーサー上部に全面に形成された第2電極と;前記第1基板と向き合う第2基板と;前記第1及び第2基板の縁に介在されたシールパターンを含む。
この時、前記第1高さは2.5μmないし3μmであり、前記第2高さは5μmないし6μmであることが特徴である。
また、前記スイッチング薄膜トランジスタと連結されて互いに交差するゲート及びデータ配線と;前記データ配線と平行で前記駆動薄膜トランジスタと連結された電源配線を含む。
前記有機発光層は多重層構造で正孔注入層/正孔輸送層/発光物質層/電子輸送層/電子注入層で構成されたことが特徴であり、前記第1、第2及び第3スペーサーは有機絶縁物質で構成されたことが特徴である。
本発明による有機電界発光素子の製造方法は、画素領域が定義された第1基板上の前記画素領域にスイッチング薄膜トランジスタ及び駆動薄膜トランジスタを形成する段階と;前記スイッチング及び駆動薄膜トランジスタを覆って前記駆動薄膜トランジスタのドレイン電極を露出させるドレインコンタクトホールを有する保護層を形成する段階と;前記保護層上に前記画素領域に前記駆動薄膜トランジスタのドレイン電極と前記ドレインコンタクトホールを介して接触する第1電極を形成する段階と;前記第1電極の縁と重なって前記画素領域の境界にバッファーパターンを形成する段階と;前記バッファーパターンの上に第1高さのダム状を有して第1方向に延長する第1スペーサーを形成する段階と;前記バッファーパターンの上に前記第1高さのダム状を有して前記第1方向と交差する第2方向に延長する第2スペーサーを形成し、同時に前記バッファーパターン上部に前記第1高さより大きい第2高さを有して、前記第1及び第2スペーサーが交差する部分に柱状を有する第3スペーサーを形成する段階と;画素領域に対応して開口部を有するシャドーマスクを利用して有機発光物質を蒸着することによって前記バッファーパターン内側で前記第1電極上部に有機発光層を形成する段階と;前記有機発光層と前記第1、2及び3スペーサー上に全面に第2電極を形成する段階と;前記第1基板に対応して透明な絶縁材質の第2基板を向き合うようにした後、前記第1及び第2基板の縁にシールパターンを形成して合着する段階を含む。
この時、前記第1、2及び第3スペーサーを形成する段階は、前記バッファーパターン上の全面に感光性の第1有機絶縁物質をスピンコーティングを介して塗布することによって第1スペーサー層を形成する段階と;前記第1スペーサー層をパターニングして前記第1スペーサーを形成する段階と;前記第1スペーサー上に感光性の第2有機絶縁物質をスピンコーティングを介して塗布することによって第2スペーサー層を形成する段階と;前記第2スペーサー層をパターニングして前記第2スペーサーを形成して、同時に前記第1スペーサーと重なる部分に前記第3スペーサーを形成する段階を含む。
この時、前記感光性の第1及び第2有機絶縁物質はポリイミド(poly imide)、フォトアクリル(photo acryl)、ベンゾシクロブテン(BCB)の中一つであることが特徴である。
前記第1スペーサーと前記第2スペーサーは相異なる有機絶縁物質で構成されたり、または同じ有機絶縁物質で構成される場合は同じ感光特性を有する有機絶縁物質で構成されることが特徴である。
本発明による上部発光方式有機電界発光素子はシャドーマスクを利用して有機発光層を形成時シャドーマスクに突出形成された微細突起または付着した異物による点状傷不良を防止できるので、製品の製造収率を向上させて、ひいては製品の表示品質を向上させる効果がある。
一般的なアクティブマトリックス型有機電界発光素子の一画素に対する回路図。 従来の上部発光方式有機電界発光素子に対する概略的な平面図。 図2を切断線III−IIIに沿って切断した部分に対する断面図。 従来の上部発光方式有機電界発光素子製造段階の中シャドーマスクを利用した有機発光層形成段階を示した製造平面図。 従来の上部発光方式有機電界発光素子製造段階の中シャドーマスクを利用した有機発光層形成段階を示した製造平面図。 それぞれ図4Aの切断線VA−VAと図4Bの切断線VB−VBに沿って切断した部分に対する断面図。 それぞれ図4Aの切断線VA−VAと図4Bの切断線VB−VBに沿って切断した部分に対する断面図。 図4Bの切断線VI-VIに沿って切断した部分に対する断面図。 本発明による上部発光方式有機電界発光素子の表示領域一部を示した平面図。 図7を切断線VIII−VIIIに沿って切断した部分に対する断面図。 図7を切断線IX−IXに沿って切断した部分に対する断面図。 本発明による上部発光方式有機電界発光素子の製造段階別工程断面図で図7を切断線VIII−VIIIを切断した部分に対する製造段階別工程断面図。 本発明による上部発光方式有機電界発光素子の製造段階別工程断面図で図7を切断線VIII−VIIIを切断した部分に対する製造段階別工程断面図。 本発明による上部発光方式有機電界発光素子の製造段階別工程断面図で図7を切断線VIII−VIIIを切断した部分に対する製造段階別工程断面図。 本発明による上部発光方式有機電界発光素子の製造段階別工程断面図で図7を切断線VIII−VIIIを切断した部分に対する製造段階別工程断面図。 本発明による上部発光方式有機電界発光素子の製造段階別工程断面図で図7を切断線VIII−VIIIを切断した部分に対する製造段階別工程断面図。 本発明による上部発光方式有機電界発光素子の製造段階別工程断面図で図7を切断線VIII−VIIIを切断した部分に対する製造段階別工程断面図。 本発明による上部発光方式有機電界発光素子の製造段階別工程断面図で図7を切断線VIII−VIIIを切断した部分に対する製造段階別工程断面図。 本発明による上部発光方式有機電界発光素子の製造工程段階の中シャドーマスクを利用して有機発光層を形成する段階を示した製造段階別平面図。 本発明による上部発光方式有機電界発光素子の製造工程段階の中シャドーマスクを利用して有機発光層を形成する段階を示した製造段階別平面図。
以下、本発明による好ましい実施形態を図面を参照しながら詳細に説明する。
図7は、本発明による上部発光方式有機電界発光素子の表示領域一部を示した平面図で第1電極と有機発光層155と第2電極で構成された有機電界発光ダイオードとバッファーパターン及びスペーサーを中心に示し、図8と図9はそれぞれ図7を切断線VIII−VIII、IX−IXに沿って切断した部分に対する断面図でカプセル化のための第2基板は省略して駆動薄膜トランジスタと有機発光ダイオードを具備した第1基板だけを示した。この時、説明の便宜のために駆動薄膜トランジスタDTrが形成される領域を駆動領域、そして図面には示さなかったがスイッチング薄膜トランジスタが形成される領域をスイッチング領域と定義する。
図示したように、本発明による上部発光方式有機電界発光素子101は駆動及びスイッチング薄膜トランジスタ(DTr、図示せず)と有機電界発光ダイオードEが形成された第1基板110と、これと対応してその縁にシールパターン(図示せず)を具備して前記有機発光ダイオードEをカプセル化するための第2基板(図示せず)で構成されている。
まず、平面構造を見ると、図面に現われなかったが互いに交差してゲート及びデータ配線(図示せず)が形成されており、前記ゲート及びデータ配線(図示せず)と交差する付近にはスイッチング薄膜トランジスタ(図示せず)が具備されていて、前記各画素領域Pには前記スイッチング薄膜トランジスタ(図示せず)と前記データ配線(図示せず)と平行に具備された電源配線(図示せず)と連結して駆動薄膜トランジスタDTrが形成されている。
また、前記駆動薄膜トランジスタDTrのドレイン電極136と接触して各画素領域P別に第1電極が形成されており、各画素領域Pの境界には前記第1電極147の縁と接触してバッファーパターン150が形成されている。また各画素領域Pの前記バッファーパターン150で囲まれた領域に対してはそれぞれ順次反復する形態で赤、緑、青色を発光する有機発光層155が形成されている。
また、本発明において最も特徴的な構成として前記画素領域Pの短軸を連結した方向すなわち、ゲート配線(図示せず)が延長する方向にダム状を有する第1スペーサー151が第1高さを有して形成されており、前記画素領域Pの長軸を連結した方向すなわち、データ配線(図示せず)が延長する方向にダム状を有する第2スペーサー152が前記第1高さを有して形成されている。したがって、本発明においてはダム状を有する第1及び第2スペーサー151、152が各画素領域Pを囲む形態で表示領域全体においてその下部に位置したバッファーパターン150の形態と同様に格子形態を成して形成されていることが特徴である。この時、前記ダム状の第1スペーサー151と第2スペーサー152が交差する部分においては柱状で前記第1高さより2倍程度さらに高いさらに正確には前記第1スペーサー151と第2スペーサー152の高さを合せた第2高さを有するスペーサーが形成されていることが特徴である。以後、説明の便宜のために前記第1スペーサー151と第2スペーサー152が交差して前記第1及び第2スペーサー151、152の第1高さよりさらに大きい第2高さを有する部分を’第3スペーサー’153と称する。
したがって、前述したように、表示領域内で画素領域Pの境界に沿って互いに交差するように第1高さを有する第1及び第2スペーサー151、152を形成して、これら第1及び第2スペーサー151、152が互いに交差して重なる部分に柱状で第2高さを有する第3スペーサー153を形成することによって以後工程により有機発光層155を形成時利用されるシャドーマスク(図示せず)のアライン時発生する異物または突起による点状傷現象を最小化することができることが特徴である。
この場合前記第1及び第2スペーサー151、152それぞれの第1高さは2.5μmないし3μm程度になるのでこれらダム状を有する第1及び第2スペーサー151、152が高くなるに伴うシャドー発生による問題点は発生しない。さらに、前記第1高さより高い5μmないし6μm程度の第2高さを有する第3スペーサー153が柱状で形成されることによって、シャドーマスク(図示せず)がアライン時前記第3スペーサー153により支持されるので有機発光層155が形成される第1電極147から前記シャドーマスク(図示せず)までの高さは7.5μmないし9μm程度になって、1μmないし2μm程度の垂れ下がりが発生することを勘案しても最小5.5μmないし8μm程度の離隔間隔が維持されるので、主に1μmないし6μm程度の大きさを有する突起及び異物による点状の傷は大部分防止できる。
以後、前述した平面構造を有する本発明による上部発光方式有機電界発光素子の断面構造に対して説明する。
図8を参照すると、第1基板110において、これのベースを形成する透明な絶縁基板110上に前記駆動領域DA及びスイッチング領域に対応して純粋ポリシリコンで構成されてその中央部はチャネルを形成する第1領域113a、そして前記第1領域113aの両側面に高農度の不純物がドーピングされた第2領域113bで構成された半導体層113が形成されている。この時前記半導体層113と前記絶縁基板110間には全面に無機絶縁物質例えば酸化シリコン(SiO)または窒化シリコン(SiNx)で構成されたバッファー層(図示せず)がさらに形成されることもできる。前記バッファー層(図示せず)は前記半導体層113の結晶化時前記絶縁基板110内部から出るアルカリイオンの放出による前記半導体層113の特性低下を防止するためである。
また、前記半導体層113を覆ってゲート絶縁膜116が全面に形成されている。前記ゲート絶縁膜116上には前記駆動領域DA及びスイッチング領域(図示せず)において前記半導体層113の第1領域113aに対応してゲート電極120が形成されている。また前記ゲート絶縁膜116上には前記スイッチング領域(図示せず)に形成されたゲート電極(図示せず)と連結して一方向(各画素領域Pの短軸を連結した方向)に延長してゲート配線(図示せず)が形成されている。
また、前記ゲート電極120とゲート配線(図示せず)上に層間絶縁膜123が形成されている。この時、前記層間絶縁膜123とその下部のゲート絶縁膜116には前記第1領域113aの両側面に位置した前記第2領域113bそれぞれを露出させる半導体層コンタクトホール125が具備されている。
次に、前記半導体層コンタクトホール125を含む層間絶縁膜123上部には前記ゲート配線(図示せず)と交差して前記画素領域Pの長軸を連結した方向に延長してデータ配線(図示せず)と、これと離隔して電源配線(図示せず)が形成されている。
また、前記層間絶縁膜123上に各駆動領域DA及びスイッチング領域(図示せず)には、互いに離隔して前記半導体層コンタクトホール125を介して露出された第2領域113bとそれぞれ接触してソース及びドレイン電極133、136が形成されている。この時、前記ソース及びドレイン電極133、136と、これら電極133、136とそれぞれ接触する第2領域113bを含む半導体層113と、前記半導体層113上部に形成されたゲート絶縁膜116及びゲート電極120は駆動薄膜トランジスタDTrを形成する。この時図示しなかったが、前記駆動薄膜トランジスタDTrと同一構造を有するスイッチング薄膜トランジスタ(図示せず)も前記スイッチング領域(図示せず)に形成されている。この時、前記スイッチング薄膜トランジスタ(図示せず)は前記駆動薄膜トランジスタDTrとゲート配線(図示せず)及びデータ配線(図示せず)と電気的に連結されて形成されている。すなわち、前記ゲート配線(図示せず)は前記スイッチング薄膜トランジスタ(図示せず)のゲート電極(図示せず)と、前記データ配線(図示せず)は前記スイッチング薄膜トランジスタ(図示せず)のソース電極(図示せず)と連結されている。
一方、前記駆動及びスイッチング薄膜トランジスタ(DTr、図示せず)は前記半導体層113の内、前記第2領域113bにドーピングされる不純物によってpタイプまたはnタイプ薄膜トランジスタを形成する。pタイプ薄膜トランジスタの場合は第2領域113bに3族の元素、例えばホウ素(B)をドーピングすることによって形成され、nタイプ薄膜トランジスタの場合は前記第2領域113bに5族の元素、例えば燐(P)をドーピングすることによって形成される。pタイプの薄膜トランジスタはキャリアとして正孔が利用され、nタイプの薄膜トランジスタはキャリアとして電子が利用される。したがって、前記駆動薄膜トランジスタDTrのドレイン電極136と連結される第1電極147は、前記駆動薄膜トランジスタDTrのタイプによってアノードまたはカソード電極の役割をする。前記駆動薄膜トランジスタDTrがpタイプの場合、前記第1電極147はアノード電極の役割をしており、nタイプの場合、前記第1電極147はカソード電極の役割をするようになる。本発明においては前記駆動薄膜トランジスタDTrはpタイプを形成することによって前記駆動薄膜トランジスタDTrのドレイン電極136と連結した第1電極147がアノード電極の役割をすることを一例で説明している。しかし、本発明において前記駆動薄膜トランジスタをnタイプを形成することもでき、この場合前記第1電極147がカソード電極の役割をするように形成することもできる。
次に、前記駆動及びスイッチング薄膜トランジスタ(DTr、図示せず)上には、前記駆動薄膜トランジスタDTrのドレイン電極136を露出させるドレインコンタクトホール143を有する保護層140が形成されている。また、前記保護層140上には、前記駆動薄膜トランジスタDTrのドレイン電極136と前記ドレインコンタクトホール143を介して接触して、各画素領域P別に仕事関数値が比較的大きい透明導電性物質、例えばインジウム−スズ−オキサイド(ITO)またはインジウム−ジンク−オキサイド(IZO)で構成された第1電極147が形成されている。図示しなかったが、このような仕事関数値が大きい透明導電性物質からなった第1電極147下部には、上部発光方式特性上発光効率を極大化するために反射率が高い物質で反射板(図示せず)が形成されることもでき、または前記第1電極147は、前記透明導電性物質を上部層反射効率が高い金属物質を下部層にして二重層構造を形成することができる。一方、このような場合前記第1電極147はアノード電極の役割をすることであり、既に言及したようにカソード電極の役割をするようにする場合仕事関数値が比較的低い金属物質例えばアルミニウム(Al)、アルミニウム合金、銀(Ag)、マグネシウム(Mg)、金(Au)等で構成されるようになる。
次に、前述したように単一層または二重層構造を有する前記第1電極147上に、各画素領域Pの境界にはバッファーパターン150が形成されている。この時、前記バッファーパターン150は各画素領域Pを囲む形態で前記第1電極147の縁と重なるように形成されており、表示領域全体的には多数の開口部を有する格子形態を成している。また、このような表示領域内で各画素領域Pを囲む格子形態を有する前記バッファーパターン150上には、前記バッファーパターン150と完全に重なって前記バッファーパターン150の幅よりは小さな幅を有して前記ゲート配線(図示せず)が延長した方向に第1高さを有するダム状の第1スペーサー151が形成されていて、前記データ配線(図示せず)が延長する方向に前記第1スペーサー151と同じ第1高さを有してダム状の第2スペーサー152が形成されている。
また、前記第1スペーサー151と第2スペーサー152が交差する部分には、これら第1及び第2スペーサー151、152が重なって形成されることによって第1高さよりもっと高い第2高さを有する第3スペーサー153が柱状で形成されている。この時、前記第1高さは2.5μmないし3μm程度になり、前記第2高さは5μmないし6μmになっていることが特徴である。
一方、前記バッファーパターン150で囲まれた各画素領域Pには前記第1電極147上に有機発光層155が形成されている。前記有機発光層155は図示されたように有機発光物質で構成された単一層で構成されることができ、または図示しなかったが、発光効率を上げるために正孔注入層(hole injection layer)、正孔輸送層(hole transporting layer)、発光物質層(emitting material layer)、電子輸送層(electron transporting layer)及び電子注入層(electron injection layer)の多重層で構成されることができる。この時、前記正孔注入層と電子注入層、前記正孔輸送層と電子輸送層はそれぞれ互いにその位置を変えて形成されることができる。これは第1電極147と第2電極158がそれぞれアノード電極の役割をするかまたはカソード電極の役割をするかに左右されている。本発明の場合、前記第1電極147がアノード電極の役割をすることを一例で見せているので、この場合は前記第1電極147上部に多重層構造の有機発光層155が形成されるならば正孔注入層/正孔輸送層/発光物質層/電子輸送層/電子注入層の順序で順次積層されるようになる。
また、前記有機発光層155と前記バッファーパターン150及び第1、2及び3スペーサー151、152、153の上部には全面に第2電極158が形成されている。この時、前記第2電極158はカソード電極の役割をするように仕事関数値が低い金属物質例えばアルミニウム(Al)、アルミニウム合金、銀(Ag)、マグネシウム(Mg)、金(Au)のうち一つで形成される。
一方、もしも前記第2電極158がアノード電極の役割をする場合は仕事関数値が高い透明導電性物質であるインジウム−スズ−オキサイド(ITO)またはインジウム−ジンク−オキサイド(IZO)で構成されることができる。
一方、前記第1、2電極147、158とその間に形成された有機発光層155は有機電界発光ダイオードEを形成する。
前述した構造を有する第1基板110に対応して透明な材質で第2基板(図示せず)が向き合って位置して、これら第1基板110と第2基板(図示せず)の縁に沿ってこれら両基板(110、図示せず)が合着された状態を維持することができるようにシールパターン(図示せず)が具備されている。この時、前記第1基板110と第2基板(図示せず)は前記第3スペーサー153により支持されることで一定な間隔を維持することができる。また、前記シールパターン(図示せず)の内側には前記第1基板110と第2基板(図示せず)間の空いた空間に浸透する水分を除去するために吸湿剤が具備されることによって本発明による上部発光方式有機電界発光素子が完成されている。
以後には前述した構成を有する上部発光方式有機電界発光素子の製造方法に対して説明する。
<製造方法>
図10Aないし図10Gは、本発明による上部発光方式有機電界発光素子の製造段階別工程断面図で図7を切断線VIII−VIIIを切断した部分に対する製造段階別工程断面図であって、図11Aと図11Bは、本発明による上部発光方式有機電界発光素子の製造工程段階の中シャドーマスクを利用して有機発光層を形成する段階を示した製造段階別平面図である。
まず、全ての構成要素が具備される第1基板110の製造方法に対して説明する。
図10Aに示したように、絶縁基板110上に純粋非晶質シリコンを蒸着して純粋非晶質シリコン層(図示せず)を形成して、これに対してレーザビームを照射したりまたは熱処理を実施して前記非晶質シリコン層をポリシリコン層(図示せず)で結晶化させる。
以後、フォトレジストの塗布、露光マスクを利用した露光、露光されたフォトレジストの現像、エッチング及びストリップなど一連の単位工程を含むマスク工程を実施して前記ポリシリコン層(図示せず)をパターニングすることによって、スイッチング及び駆動領域(図示せず、DA)に純粋ポリシリコン状の半導体層113を形成する。この時、前記純粋非晶質シリコン層(図示せず)を形成する前に無機絶縁物質例えば酸化シリコーン(SiO)または窒化シリコン(SiNx)を前記絶縁基板110全面に蒸着することによって、第1バッファー層(図示せず)を形成することもできる。
次に、前記純粋ポリシリコンの半導体層113上に無機絶縁物質、例えば酸化シリコン(SiO)または窒化シリコン(SiNx)を蒸着してゲート絶縁膜116を形成する。以後、前記ゲート絶縁膜116上に金属物質例えばアルミニウム(Al)、アルミニウム合金(AlNd)、銅(Cu)、銅合金及びクロム(Cr)の中一つを蒸着して第1金属層(図示せず)を形成して、これをマスク工程を行なって前記半導体層113の中央部に対応してゲート電極120を形成する。この時、前記ゲート電極120の内、スイッチング領域(図示せず)に形成されたゲート電極(図示せず)と連結して一方向に延長するゲート配線(図示せず)も形成する。
次に、前記ゲート電極120をブロッキングマスクとして利用して前記基板110全面に不純物、すなわち3価元素または5価元素をドーピングすることによって、前記半導体層113の内、前記ゲート電極120外側に位置した部分に前記不純物がドーピングされた第2領域113bを形成するようにして、不純物のドーピングが防止されたゲート電極120に対応する部分は純粋ポリシリコンの第1領域113aを形成する。
次に、第1及び第2領域113a、113bに分けられた半導体層113が形成された基板110全面に無機絶縁物質、例えば窒化シリコン(SiNx)または酸化シリコン(SiO)を蒸着して全面に層間絶縁膜123を形成して、マスク工程を行なって前記層間絶縁膜123と下部のゲート絶縁膜116を同時または一括パターニングすることによって、前記半導体層113の第2領域113bをそれぞれ露出させる半導体層コンタクトホール125を形成する。
以後、前記層間絶縁膜123上に金属物質例えばアルミニウム(Al)、アルミニウム合金(AlNd)、銅(Cu)、銅合金、クロム(Cr)及びモリブデン(Mo)の中一つを蒸着して第2金属層(図示せず)を形成して、マスク工程を行なってパターニングすることによって、前記半導体層コンタクトホール125を介して前記第2領域113bと接触するソース及びドレイン電極133、136を形成する。
同時に、前記層間絶縁膜123上に前記スイッチング領域(図示せず)に形成されたソース電極(図示せず)と連結して前記ゲート配線(図示せず)と交差するデータ配線(図示せず)と、前記データ配線(図示せず)と離隔して並んで配置される電源配線(図示せず)を形成する。この時、前記半導体層113とゲート絶縁膜116とゲート電極120と層間絶縁膜123と互いに離隔するソース及びドレイン電極133、136は駆動薄膜トランジスタDTrを形成する。この時前記スイッチング領域(図示せず)には前記駆動薄膜トランジスタDTrと同一構造のスイッチング薄膜トランジスタ(図示せず)が形成される。
次に前記ソース及びドレイン電極133、136上に無機絶縁物質、例えば酸化シリコン(SiO)または窒化シリコン(SiNx)を蒸着するまたは有機絶縁物質、例えばフォトアクリル(photo acryl)またはベンゾシクロブテン(BCB)を塗布して保護層140を形成して、これをマスク工程を行なってパターニングすることによって前記駆動薄膜トランジスタDTrのドレイン電極136を露出させるドレインコンタクトホール143を形成する。
次に、図10Bに示したように、前記保護層140上に仕事関数値が比較的高い透明導電性物質であるインジウム−スズ−オキサイド(ITO)またはインジウム−ジンク−オキサイド(IZO)を蒸着してパターニングすることによって、前記ドレインコンタクトホール143を介して前記駆動薄膜トランジスタDTrのドレイン電極136と接触する単一層構造の第1電極147を形成する。
一方、前記第1電極147を二重層で構成する場合、前記保護層140上に反射性が優秀なアルミニウム(Al)またはアルミニウム合金(AlNd)を蒸着した後、前記仕事関数値が比較的高い透明導電性物質であるインジウム−スズ−オキサイド(ITO)またはインジウム−ジンク−オキサイド(IZO)を蒸着することによって二重金属層(図示せず)を形成する。以後前記二重金属層(図示せず)をマスク工程を行なってパターニングすることによって二重層構造の第1電極147を形成することもできる。
一方、前記第1電極147をカソード電極の役割をするようにする場合は、単一層構造で仕事関数値が比較的低い金属物質であるアルミニウム(Al)、アルミニウム合金、銀(Ag)、マグネシウム(Mg)、金(Au)のうち一つを蒸着してこれをパターニングすることによって前記第1電極147を形成することもできる。
以後、図10Cに示したように、前記第1電極147上に有機絶縁物質、例えばフォトアクリル(photo acryl)またはベンゾシクロブテン(BCB)を塗布するまたは無機絶縁物質例えば酸化シリコン(SiO)または窒化シリコン(SiNx)を蒸着することによって有機または無機物質層を形成して、これをパターニングすることによって各画素領域Pを囲むバッファーパターン150を形成する。
次に、図10Dに示したように、前記バッファーパターン150が形成された基板110に対して感光性有機絶縁物質例えばポリイミド(poly imide)、フォトアクリル(photo acryl)ベンゾシクロブテン(BCB)をスピンコーティング装備を利用して全面に塗布することによって、2.5μmないし3μm程度の第1厚さを有する第1スペーサー層(図示せず)を形成する。以後、前記第1スペーサー層(図示せず)をマスク工程を行なってパターニングすることによって、前記バッファーパターン150上に前記ゲート配線(図示せず)が延長する方向に各画素領域Pの境界にダム状を有する第1スペーサー151を形成する。
次に、図10Eに示したように、前記第1スペーサー151が形成された基板110上に感光性の有機絶縁物質例えばポリイミド(poly imide)、フォトアクリル(photo acryl)、ベンゾシクロブテン(BCB)の中塗布して2.5μmないし3μm程度の前記第1厚さを有する第2スペーサー層(図示せず)を形成する。この場合、前記第2スペーサー層(図示せず)は前記第1スペーサー151と他の物質または同じ物質から形成することは問題ではない。ただし同じ物質からなる場合、感光性特性も同じ有機物質で構成されることが好ましい。
一例で前記第1スペーサー151がネガティブタイプポリイミド(poly imide)で構成される場合、前記第2スペーサー層(図示せず)はフォトアクリル(photo acryl)またはベンゾシクロブテン(BCB)で形成すればパターニング時ポリイミド(poly imide)と現像液を違うようにするので全く問題ではない。一方、前記第2スペーサー層(図示せず)を前記第1スペーサー151のような物質であるポリイミド(poly imide)で形成する場合、必ずネガティブタイプポリイミド(poly imide)を利用することが好ましい。
ネガティブタイプとは露光工程進行時光を受けた部分が現像液に露出時分解出来なくて残るようになる特性を有する。前記第1スペーサー151がこのようなネガティブタイプのポリイミド(poly imide)で構成される場合、光を受けた部分が残されたことであるのでネガティブタイプポリイミド(poly imide)で前記第2スペーサー層(図示せず)を形成して、前記第2スペーサー152が形成される部分に露光を実施した後、現像液に露出させれば、光に露出しない部分だけが分解されて除去されるので、第2スペーサー152が形成される部分を除いては前記第2スペーサー層(図示せず)が除去される。このような過程で前記第2スペーサー152または前記第2スペーサー152の形成のための現像液に露出されるが、前記第2スペーサー152も以前の露光段階で光を受けて前記第1スペーサー151のパターニングのための現像液により分解出来なくて残るようになった部分であるので、前記第2スペーサー152のパターニングのための現像液に相変らず反応しなくなる。したがって、第1スペーサー151形成時除去されたりする等の問題は発生しない。前記第1及び第2スペーサー151、152が相異なる物質からなる場合現像液自体が違ってくるので全く問題にならない。
一方、前述した過程により前記ゲート配線(図示せず)が延長した方向にダム状を有する第1スペーサー151と前記データ配線(図示せず)が延長した方向にダム状を有する第2スペーサー152が形成されると、これら第1及び第2スペーサー151、152が交差する部分には自然的にこれら第1及び第2スペーサー151、152が重なることによって、前記第1高さよりさらに大きい5μmないし6μm程度の第2高さを有する第3スペーサー153が柱状で形成される。
次に、図10F及び図11Aと図11Bに示したように、前記第2及び第3スペーサー152、153が形成された基板110に対応して各画素領域Pの中央部に対応してオープン部OAを有して、それ以外領域は遮断部BAで構成されたシャドーマスク190を向き合うように位置させた後、前記シャドーマスク190が前記基板110と隣接するようにする。
以後、前記シャドーマスク190のオープン部OAが前記基板110上の各画素領域Pの中央部に位置するようにアラインを実施する。
一方、前記シャドーマスク190のアラインを実施する過程で、前記シャドーマスク190の遮断部BAの表面に付着された異物または突起(図示せず)が前記画素領域P内の第1電極147上に位置するとしても前記シャドーマスク190は前記5μmないし6μmの第2高さを有する第3スペーサー153により支持されるので、1μmないし6μm程度の大きさを有する異物または突起(図示せず)は前記第1電極147と接触しなくなる。したがって第1電極147上に点状の傷が発生しないので、以後有機発光層155を前記第1電極147上に形成するとしても点状の傷不良による暗点化は発生しない。
次に、前記アラインされたシャドーマスク190を介して有機発光物質を熱蒸着を実施することによって、前記シャドーマスク190の開口部OAに対応する各画素領域Pの中央部に有機発光層155を形成する。この時、前記有機発光層155は示したように単一層構造を有することもでき、または図面に示さなかったが正孔注入層/正孔輸送層/発光物質層/電子輸送層/電子注入層を順次に蒸着することによって多重層構造を有することができる。
次に、図10Gに示したように、前記有機発光層155上に仕事関数値が比較的低い金属物質であるアルミニウム(Al)、アルミニウム合金、銀(Ag)、マグネシウム(Mg)、金(Au)のうち一つを熱蒸着を実施することによって有機発光層155から発光した光が透過することができるように全面に5Åないし50Å程度の比較的薄い厚さを有するように単一層構造の第2電極158を形成することによって本発明による第1基板110を完成する。
一方、前記第2電極158がアノード電極の役割をするようにする場合は仕事関数値が比較的高い透明導電性物質例えばインジウム−スズ−オキサイド(ITO)またはインジウム−ジンク−オキサイド(IZO)を蒸着することによって前記第2電極158を形成することもできる。
以後前述したように完成した第1基板110と透明な第2基板(図示せず)を向き合うように位置させて、これら両基板(110、図示せず)の縁に沿ってシールパターン(図示せず)を形成する。この時、前記シールパターン(図示せず)内側に酸化バリウムまたは酸化カルシウムなどの吸湿特性が強い物質で吸湿パターン(図示せず)をさらに形成することもできる。
以後、前記第1及び第2基板(110、図示せず)を不活性ガス雰囲気または真空の雰囲気で合着することによって本発明による上部発光方式有機電界発光素子を完成することができる。
110:第1基板
150:バッファーパターン
151:第1スペーサー
152:第2スペーサー
153:第3スペーサー
P:画素領域

Claims (6)

  1. 画素領域が定義された第1基板と;
    前記第1基板上の前記画素領域に形成されたスイッチング薄膜トランジスタ及び駆動薄膜トランジスタと;
    前記スイッチング及び駆動薄膜トランジスタを覆って前記駆動薄膜トランジスタのドレイン電極を露出させて形成された保護層と;
    前記保護層上に前記駆動薄膜トランジスタのドレイン電極と接触して形成された第1電極と;
    前記第1電極の縁と重なって前記画素領域の境界に形成されたバッファーパターンと;
    前記バッファーパターンの上部に前記バッファーパターンと完全に重なって前記バッファーパターンの幅より小さな幅を有し、有機絶縁物質で構成され、第1高さを有して第1方向にダム状を有して形成された第1スペーサーと;
    前記バッファーパターンの上部に有機絶縁物質で構成され、前記第1高さを有して前記第1方向と交差する第2方向にダム状を有して形成された第2スペーサーと;
    前記バッファーパターン上部に前記第1スペーサーと前記第2スペーサーの高さを合せた第2高さを有して、前記第1及び第2スペーサーが交差する部分のみに前記第1及び第2スペーサーが重なって柱状を有して形成された第3スペーサーと;
    前記バッファーパターン内側で前記第1電極上部に形成された有機発光層と;
    前記有機発光層と前記第1、2及び3スペーサー上部に全面に形成された第2電極と;
    前記第1基板と向き合う第2基板と;
    前記第1及び第2基板の縁に介在されたシールパターン
    含み、
    前記第1高さは2.5μmないし3μmであり、前記第2高さは5μmないし6μmであることを特徴とする有機電界発光素子。
  2. 前記スイッチング薄膜トランジスタと連結されて互いに交差するゲート及びデータ配線と;
    前記データ配線と平行で前記駆動薄膜トランジスタと連結された電源配線
    を含むことを特徴とする請求項1に記載の有機電界発光素子。
  3. 前記有機発光層は多重層構造で正孔注入層/正孔輸送層/発光物質層/電子輸送層/電子注入層で構成されたことを特徴とする請求項1に記載の有機電界発光素子。
  4. 画素領域が定義された第1基板上の前記画素領域にスイッチング薄膜トランジスタ及び駆動薄膜トランジスタを形成する段階と;
    前記スイッチング及び駆動薄膜トランジスタを覆って前記駆動薄膜トランジスタのドレイン電極を露出させるドレインコンタクトホールを有する保護層を形成する段階と;
    前記保護層上に前記画素領域に前記駆動薄膜トランジスタのドレイン電極と前記ドレインコンタクトホールを介して接触する第1電極を形成する段階と;
    前記第1電極の縁と重なって前記画素領域の境界にバッファーパターンを形成する段階と;
    前記バッファーパターンの上に前記バッファーパターンと完全に重なって、前記バッファーパターンの幅より小さい幅を有し、第1高さのダム状を有して第1方向に延長する第1スペーサーを形成する段階と;
    前記バッファーパターンの上に前記第1高さのダム状を有して前記第1方向と交差する第2方向に延長する第2スペーサーを形成し、同時に前記バッファーパターン上部に前記第1スペーサーと前記第2スペーサーの高さを合せた第2高さを有して、前記第1及び第2スペーサーが交差する部分のみに前記第1及び第2スペーサーが重なって柱状を有する第3スペーサーを形成する段階と;
    画素領域に対応して開口部を有するシャドーマスクを利用して有機発光物質を蒸着することによって前記バッファーパターン内側で前記第1電極上部に有機発光層を形成する段階と;
    前記有機発光層と前記第1、2及び3スペーサー上に全面に第2電極を形成する段階と;
    前記第1基板に対応して透明な絶縁材質の第2基板を向き合うようにした後、前記第1及び第2基板の縁にシールパターンを形成して合着する段階
    含み、
    前記第1、2及び第3スペーサーを形成する段階は、
    前記バッファーパターン上の全面に感光性の第1有機絶縁物質をスピンコーティングを介して塗布することによって第1スペーサー層を形成する段階と;
    前記第1スペーサー層をパターニングして前記第1スペーサーを形成する段階と;
    前記第1スペーサー上に感光性の第2有機絶縁物質をスピンコーティングを介して塗布することによって第2スペーサー層を形成する段階と;
    前記第2スペーサー層をパターニングして前記第2スペーサーを形成して、同時に前記第1スペーサーと重なる部分のみに前記第3スペーサーを形成する段階
    を含み、
    前記第1高さは2.5μmないし3μmであり、前記第2高さは5μmないし6μmであることを特徴とする有機電界発光素子の製造方法。
  5. 前記感光性の第1及び第2有機絶縁物質はポリイミド(poly imide)、フォトアクリル(photo acryl)、ベンゾシクロブテン(BCB)の中一つであることを特徴とする請求項に記載の有機電界発光素子の製造方法。
  6. 前記第1スペーサーと前記第2スペーサーは相異なる有機絶縁物質で構成されたり、または
    同じ有機絶縁物質で構成される場合は同じ感光特性を有する有機絶縁物質で構成されることを特徴とする請求項に記載の有機電界発光素子の製造方法。
JP2009292559A 2009-06-09 2009-12-24 有機電界発光素子及びその製造方法 Active JP5323667B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090050821A KR101333612B1 (ko) 2009-06-09 2009-06-09 유기전계 발광소자 및 그 제조 방법
KR10-2009-0050821 2009-06-09

Publications (2)

Publication Number Publication Date
JP2010287559A JP2010287559A (ja) 2010-12-24
JP5323667B2 true JP5323667B2 (ja) 2013-10-23

Family

ID=43300420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292559A Active JP5323667B2 (ja) 2009-06-09 2009-12-24 有機電界発光素子及びその製造方法

Country Status (4)

Country Link
US (2) US8651910B2 (ja)
JP (1) JP5323667B2 (ja)
KR (1) KR101333612B1 (ja)
CN (1) CN101924120B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482311B (zh) * 2012-10-19 2015-04-21 Univ Nat Sun Yat Sen 三族氮化物量子井結構及其製造方法
KR101456023B1 (ko) 2012-10-31 2014-11-03 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법
KR102027213B1 (ko) 2013-05-13 2019-10-02 삼성디스플레이 주식회사 유기발광 표시패널의 제조 방법
KR102151639B1 (ko) 2013-10-16 2020-09-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102280777B1 (ko) 2013-12-20 2021-07-23 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9508778B2 (en) * 2014-04-25 2016-11-29 Samsung Display Co., Ltd. Organic light emitting diode display
KR102173510B1 (ko) * 2014-05-20 2020-11-04 엘지디스플레이 주식회사 유기전계발광소자
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR102369088B1 (ko) * 2015-01-29 2022-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180034781A (ko) * 2016-09-27 2018-04-05 삼성디스플레이 주식회사 디스플레이 장치
KR102421575B1 (ko) * 2017-12-01 2022-07-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102014179B1 (ko) * 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
CN110911466B (zh) * 2019-11-29 2022-08-19 京东方科技集团股份有限公司 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置
CN111106259B (zh) * 2019-12-04 2021-01-15 武汉华星光电半导体显示技术有限公司 可弯折有机发光二极管显示面板及有机发光二极管显示屏
CN111244143A (zh) * 2020-01-17 2020-06-05 合肥维信诺科技有限公司 有机发光显示面板、制备方法和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809758B2 (ja) * 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
JP2004071554A (ja) 2002-07-25 2004-03-04 Sanyo Electric Co Ltd 有機elパネルおよびその製造方法
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2004165067A (ja) 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネル
JP2005322564A (ja) 2004-05-11 2005-11-17 Sony Corp 表示装置の製造方法および表示装置
JP2009026828A (ja) * 2007-07-17 2009-02-05 Toshiba Matsushita Display Technology Co Ltd 有機el表示装置
JP2009070859A (ja) 2007-09-10 2009-04-02 Casio Comput Co Ltd 有機エレクトロルミネッセンス表示装置及びその製造方法

Also Published As

Publication number Publication date
US8736158B1 (en) 2014-05-27
KR20100132155A (ko) 2010-12-17
US8651910B2 (en) 2014-02-18
US20140131695A1 (en) 2014-05-15
CN101924120A (zh) 2010-12-22
JP2010287559A (ja) 2010-12-24
US20100309172A1 (en) 2010-12-09
KR101333612B1 (ko) 2013-11-27
CN101924120B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5323667B2 (ja) 有機電界発光素子及びその製造方法
KR101575168B1 (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
KR101305377B1 (ko) 상부발광 방식 유기전계 발광소자 및 그 제조 방법
US8421341B2 (en) Organic electroluminescent device
KR100838082B1 (ko) 유기발광 표시장치 및 그 제조방법
US8299702B2 (en) Luminescence display panel with auxiliary electrode and method for fabricating the same
KR101267534B1 (ko) 유기전계발광소자의 제조방법
KR101576834B1 (ko) 유기전계발광소자 및 이의 제조방법
KR101927334B1 (ko) 유기전계발광소자 및 그 제조방법
KR20150042367A (ko) 유기전계 발광소자 및 이의 제조 방법
JP2004006343A (ja) 有機電界発光素子とその製造方法
KR20100076603A (ko) 유기전계 발광소자 및 이의 제조 방법
KR20120039874A (ko) 유기전계 발광소자
KR102016070B1 (ko) 플렉서블 유기전계 발광소자 및 그의 제조방법
KR101672908B1 (ko) 상부발광 방식 유기전계 발광소자
WO2017067039A1 (zh) 一种硅基oled图像收发装置及其制作方法
KR101286094B1 (ko) 유기전계발광소자의 제조 방법 및 수리방법
KR102078022B1 (ko) 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR20060028251A (ko) 유기전계발광 소자 및 그의 제조 방법
CN115132941B (zh) 显示面板的制备方法及显示面板
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20150002119A (ko) 유기전계 발광소자 및 이의 제조 방법
KR20130007872A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20150033406A (ko) 유기전계 발광소자 및 이의 제조 방법
KR101818255B1 (ko) 유기전계 발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250