CN110911466B - 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置 - Google Patents

一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置 Download PDF

Info

Publication number
CN110911466B
CN110911466B CN201911205846.8A CN201911205846A CN110911466B CN 110911466 B CN110911466 B CN 110911466B CN 201911205846 A CN201911205846 A CN 201911205846A CN 110911466 B CN110911466 B CN 110911466B
Authority
CN
China
Prior art keywords
pixel defining
layer
substrate
sub
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911205846.8A
Other languages
English (en)
Other versions
CN110911466A (zh
Inventor
张微
曹鹏
薛龙辉
蔡建畅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911205846.8A priority Critical patent/CN110911466B/zh
Publication of CN110911466A publication Critical patent/CN110911466A/zh
Priority to US16/850,472 priority patent/US11462492B2/en
Application granted granted Critical
Publication of CN110911466B publication Critical patent/CN110911466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及显示技术领域，尤其涉及一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置。用于解决相关技术中在利用金属掩膜版，通过蒸镀在该基板上形成有机材料功能层时，该金属掩膜版与母板贴合与分离所产生的静电较大的问题。本发明实施例提供一种基板，包括第一衬底，设置于第一衬底上的像素界定层和位于像素界定层远离第一衬底一侧的隔垫物；所述像素界定层具有多个开口区；所述像素界定层包括沿远离所述第一衬底的方向依次层叠设置的第一像素界定子层和第二像素界定子层；其中，所述第二像素界定子层的厚度为所述像素界定层的厚度的1/3～1/2；所述隔垫物和所述第二像素界定子层至少在远离所述第一衬底一侧的表面中均含有导静电材料。

Description

一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置
技术领域
本发明涉及显示技术领域，尤其涉及一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)显示屏是继液晶显示器后的新一代显示器，具有显示色域广、响应速度快、可折叠等优点。
发明内容
本发明的主要目的在于，提供一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置。用于解决相关技术中在利用金属掩膜版，通过蒸镀在该基板上形成有机材料功能层时，该金属掩膜版与母板贴合与分离所产生的静电较大的问题。
为达到上述目的，本发明采用如下技术方案：
一方面，本发明实施例提供一种基板，包括第一衬底，设置于所述第一衬底上的像素界定层和位于所述像素界定层远离所述第一衬底一侧的隔垫物；所述像素界定层具有多个开口区；所述像素界定层包括沿远离所述第一衬底的方向依次层叠设置的第一像素界定子层和第二像素界定子层；其中，所述第二像素界定子层的厚度为所述像素界定层的厚度的1/3～1/2；所述隔垫物和所述第二像素界定子层至少在远离所述第一衬底一侧的表面中均含有导静电材料。
可选的，所述第二像素界定子层中均掺杂有导静电材料；所述隔垫物中均掺杂有导静电材料。
可选的，所述导静电材料的掺杂量为1％～10％。
可选的，所述第二像素界定子层的材料和所述隔垫物的材料相同。
可选的，所述导静电材料为炭黑或石墨。
可选的，还包括多个阳极，所述阳极一一对应的设置于所述开口区。
可选的，还包括设置于所述开口区的有机材料功能层，以及覆盖所述有机材料功能层的阴极。
另一方面，本发明实施例提供一种母板的制备方法，所述母板具有多个间隔的第一区域；所述母板的制备方法，包括：在第二衬底上且位于每个所述第一区域依次形成像素界定层和隔垫物；所述像素界定层具有多个开口区；所述像素界定层包括沿远离所述第二衬底的方向依次层叠形成的第一像素界定子层和第二像素界定子层，所述第二像素界定子层的厚度为所述像素界定层的厚度的1/3-1/2；所述隔垫物和所述第二像素界定子层至少在远离所述第二衬底一侧的表面中均含有导静电材料。
可选的，所述第二像素界定子层中均掺杂有导静电材料，所述隔垫物中均掺杂有导静电材料；在所述第二衬底上依次形成像素界定层和隔垫物；包括：利用第一电介质材料，在所述第二衬底上形成第一像素界定子层；在第一像素界定子层上形成像素界定薄膜，所述像素界定薄膜包括第二电介质材料和导静电材料，并通过一次构图工艺在所述第一像素界定子层上形成所述第二像素界定子层和位于所述第二像素界定子层上的所述隔垫物。
可选的，所述第一电介质材料和所述第二电介质材料均为PI材料。
可选的，还包括：利用掩模板，在所述开口区蒸镀形成有机材料功能层；所述掩模板包括框架，以及固定于所述框架上的掩膜片，所述掩膜片上设置有多个第一开孔，所述第一开孔与所述开口区一一对应；所述掩膜片远离所述框架的表面具有多个凹槽，每个凹槽口的截面尺寸为1～5微米，所述凹槽的深度大于0微米小于或等于3微米；且在蒸镀时，所述隔垫物与所述掩膜片远离所述框架的表面接触。
另一方面，本发明实施例提供一种基板的制备方法，包括：对如上所述的母板进行切割，得到多个基板，每个基板为所述母板中对应第一区域的部分。
另一方面，本发明实施例提供一种掩膜版，包括框架，以及固定于所述框架上的掩膜片，所述掩膜片上设置有多个第一开孔；所述掩膜片远离所述框架的表面具有多个凹槽，每个凹槽口的截面尺寸为1～5微米，所述凹槽的深度大于0微米小于或等于3微米。
再一方面，本发明实施例提供一种蒸镀装置，包括腔体，设置于所述腔体内的蒸镀源、如上所述的掩膜版。
本发明实施例提供一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置。通过在该第二像素界定子层和隔垫物至少在远离该衬底一侧的表面中均设置导静电材料，在利用金属掩膜版，通过蒸镀在该基板上形成有机材料功能层时，该金属掩膜版与母板贴合与分离所产生的静电可由该导静电材料导出，避免静电发生表面积聚，从而能够有效避免在静电较大时，阳极可能被静电击穿，导致像素发光失效的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基板的剖视结构示意图；
图2为本发明实施例提供的一种母板的俯视结构示意图；
图3为本发明实施例提供的一种基于图2中A-A’方向的剖视结构示意图；
图4为本发明实施例提供的一种基于图2中B-B’方向的剖视结构示意图；
图5为本发明实施例提供的一种基于图3中利用掩膜版对母板进行蒸镀时的剖视结构示意图；
图6为本发明实施例提供的一种基于图4中利用掩膜版对母板进行蒸镀时的剖视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明的实施例提供一种OLED显示面板，包括：基板1，以及与该基板1相盖合的盖板。
如图1所示，该基板1包括第一衬底11，设置于该第一衬底11上的像素界定层12和位于该像素界定层12远离第一衬底11一侧的隔垫物13。该像素界定层12具有多个开口区Q。
如图1所示，该基板1还包括多个阳极14，该阳极14一一对应的设置于该开口区Q。
可选的，如图1所示，该基板1还包括设置于该开口区Q的有机材料功能层15，以及覆盖该有机材料功能层15的阴极16。
其中，该有机材料功能层15可以包括发光层。
在一些实施例中，该有机材料功能层15除包括发光层之外，还可以包括电子传输层(election transporting layer，简称ETL)、电子注入层(election injection layer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)以及空穴注入层(holeinjection layer，简称HIL)中的一层或多层。
其中，该阳极14可以呈不透明，例如可以为ITO(Indium Tin Oxides，氧化铟锡)/Ag/ITO的层叠结构；阴极16呈透明或半透明，例如该阴极16可以为厚度较薄的金属银，此时，该基板1为顶发射型基板。
基于以上结构，本发明的一实施例中，该像素界定层12包括远离该第一衬底11的方向依次层叠设置的第一像素界定子层121和第二像素界定子层122。其中，该第二像素界定子层122的厚度d1为该像素界定层12的厚度d的1/3～1/2。该隔垫物13和该第二像素界定子层122至少在远离该第一衬底11一侧的表面中均含有导静电材料。
其中，该像素界定层12包括远离该第一衬底11的方向依次层叠设置的第一像素界定子层121和第二像素界定子层122；是指在该像素界定层12中，该第一像素界定子层121相对于第二像素界定子层122更靠近第一衬底11。
静电是指因不同物体之间相互摩擦而产生的在物体表面所带的正负电荷。导静电材料是指表面电阻率小于105Ω/sq的材料，其中，sq是square的缩写，Ω/sq是欧姆每平方，是方阻单位，方阻是指膜厚一定、长度和宽度相同的膜材料的电阻，又称为片电阻率、面积电阻率。方阻的大小与材料的特性及膜层的厚度有关，而与面积的大小无关。
基于此，通过在该第二像素界定子层122和隔垫物13至少在远离该第一衬底11一侧的表面中均设置导静电材料，在利用金属掩膜版，通过蒸镀在该基板1上形成有机材料功能层15时，该金属掩膜版与母板贴合与分离所产生的静电可由该导静电材料导出，避免静电发生表面积聚，从而能够有效避免在静电较大时，阳极可能被静电击穿，导致像素发光失效的问题。
其中，对该导静电材料不做具体限定。
可选的，该导静电材料可以为炭黑和/或石墨。
基于此，炭黑和石墨在具有导静电作用的同时，兼具良好的导电性和防腐蚀性，还能够有效降低阴极16压降。
本发明的又一可选实施例中，如图1所示，该第二像素界定子层122中均掺杂有该导静电材料；该隔垫物13中均掺杂有该导静电材料。
基于以上结构，可选的，该第二像素界定子层122的材料和该隔垫物13的材料相同。
即，该第二像素界定子层122和隔垫物13同材料。“同材料”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，同一构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
本发明的又一实施例中，该导静电材料的掺杂量为1％～10％。
通过将导静电材料的掺杂量进行限定，即可起到良好的导静电作用。
基于以上结构，可选的，如图1所示，该基板1还可以包括设置于该第一衬底11和阳极15之间的像素驱动电路。其中，该像素驱动电路包括多个晶体管，其中一个晶体管为驱动晶体管17，该驱动晶体管17的漏极与该阳极14电连接。
另外，如图1所示，该基板1还可以包括设置在驱动晶体管17和阳极15之间的钝化层18和平坦层19。
本发明的实施例提供一种母板的制备方法，如图2、图3和图4所示，该母板具有多个间隔的第一区域M；该母板2的制备方法，包括：
如图2、图3和图4所示，在第二衬底21上且位于每个第一区域M依次形成像素界定层12和隔垫物13；该像素界定层12具有多个开口区Q；该像素界定层12包括沿远离该第二衬底21的方向依次层叠形成的第一像素界定子层121和第二像素界定子层122，该第二像素界定子层122的厚度d1为该像素界定层12的厚度d的1/3-1/2。该隔垫物13和该第二像素界定子层122至少在远离该第二衬底21一侧的表面中均含有导静电材料。
本发明实施例提供的母板2的制备方法的有益技术效果与本发明实施例提供的基板1的有益技术效果相同，在此不再赘述。
本发明的一可选实施例中，该第二像素界定子层122中均掺杂有导静电材料，该隔垫物13中均掺杂有导静电材料。在该第二衬底21上依次形成像素界定层12和隔垫物13；包括：
如图2、图3和图4所示，利用第一电介质材料，在该第二衬底21上形成第一像素界定子层121。
在第一像素界定子层121上形成像素界定薄膜，该像素界定薄膜包括第二电介质材料和导静电材料，并通过一次构图工艺在该第一像素界定子层121上形成所述第二像素界定子层122和位于该第二像素界定子层122上的该隔垫物13。
其中，可选的，该第一电介质材料和第二电介质材料均为PI(Polyimide，聚酰亚胺)材料。
本发明的又一实施例中，该母板2的制备方法，还包括：如图5和图6所示，利用掩膜版3，在该开口区Q蒸镀形成有机材料功能层15；该掩模版3包括框架31，以及固定于该框架31上的掩膜片32，该掩膜片32上形成有多个第一开孔O，该第一开孔O与该开口区Q一一对应；该掩膜片32远离该框架31的表面具有多个凹槽K，每个凹槽K口的截面尺寸为1～5微米，该凹槽K的深度大于0微米小于或等于3微米；且在蒸镀时，该隔垫物13与该掩膜片32远离该框架31的表面接触。
在本发明实施例中，通过在该掩膜片32远离框架31的表面设置多个凹槽K，能够降低该掩膜片32和母板2的接触面积，从而能够解决相关技术中掩膜片32和母板2接触后较难分离，以及由此所导致的该掩膜片32和母板2贴合与分离所产生的静电进一步加大的问题。
同时，在本发明实施例中，通过将凹槽K口的截面尺寸限定在1～5微米的范围内，能够使凹槽K的表面尺寸小于隔垫物13远离第二衬底21的表面尺寸，另一方面，通过将该凹槽K的深度限定在大于0微米小于或等于3微米，还能够保持隔垫物13支撑的稳定性。另外，通过将凹槽K的深度限定在以上范围内，在该掩膜片32上制作像素开孔(在此是指第一开孔O)时，还能够避免深度过大对像素开孔的精度造成影响。
本发明的实施例提供一种基板1的制备方法，包括：对如上所述的母板2进行切割，得到多个基板1，每个基板1为该母板2中对应第一区域M的部分。
本发明实施例提供的基板的制备方法的有益技术效果与本发明实施例提供的基板的有益技术效果相同，在此不再赘述。
本发明的实施例提供一种蒸镀装置，包括腔体，设置于该腔体内的蒸镀源、掩模版3。
如图5和图6所示，该掩模版3包括框架31，以及固定于该框架31上的掩膜片32，该掩膜片32上设置有多个第一开孔O。该掩膜片32远离框架31的表面具有多个凹槽K，每个凹槽K口的截面尺寸为1～5微米，该凹槽K的深度大于0微米小于或等于3微米。
基于以上结构，在利用该掩模版3，通过蒸镀在母板2上形成有机材料功能层15时，能够降低该掩膜片32和母板2的接触面积，从而能够解决相关技术中掩膜片32和母板2接触后较难分离，以及由此所导致的该掩膜片32和母板2贴合与分离所产生的静电加大的问题。
同时，在本发明实施例中，通过将凹槽K口的截面尺寸限定在1～5微米的范围内，能够使凹槽K的表面尺寸小于隔垫物13远离第二衬底21的表面尺寸，另一方面，通过将该凹槽K的深度限定在大于0微米小于或等于3微米，还能够保持隔垫物13支撑的稳定性。另外，通过将凹槽K的深度限定在以上范围内，在该掩膜片32上制作像素开孔(在此是指第一开孔O)时，还能够避免深度过大对像素开孔的精度造成影响。
本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种基板，其特征在于，包括第一衬底，设置于所述第一衬底上的像素界定层和位于所述像素界定层远离所述第一衬底一侧的隔垫物；
所述像素界定层具有多个开口区；所述像素界定层包括沿远离所述第一衬底的方向依次层叠设置的第一像素界定子层和第二像素界定子层；其中，所述第二像素界定子层的厚度为所述像素界定层的厚度的1/3～1/2；
所述隔垫物和所述第二像素界定子层至少在远离所述第一衬底一侧的表面中均含有导静电材料；
所述隔垫物间隔分布于所述像素界定层的交叉位置。
2.根据权利要求1所述的基板，其特征在于，
所述第二像素界定子层中均掺杂有导静电材料；
所述隔垫物中均掺杂有导静电材料。
3.根据权利要求2所述的基板，其特征在于，
所述导静电材料的掺杂量为1％～10％。
4.根据权利要求2所述的基板，其特征在于，
所述第二像素界定子层的材料和所述隔垫物的材料相同。
5.根据权利要求1或2所述的基板，其特征在于，
所述导静电材料为炭黑或石墨。
6.根据权利要求1所述的基板，其特征在于，
还包括多个阳极，所述阳极一一对应的设置于所述开口区。
7.根据权利要求6所述的基板，其特征在于，还包括设置于所述开口区的有机材料功能层，以及覆盖所述有机材料功能层的阴极。
8.一种母板的制备方法，其特征在于，所述母板具有多个间隔的第一区域；
所述母板的制备方法，包括：
在第二衬底上且位于每个所述第一区域依次形成像素界定层和隔垫物；所述像素界定层具有多个开口区；所述像素界定层包括沿远离所述第二衬底的方向依次层叠形成的第一像素界定子层和第二像素界定子层，所述第二像素界定子层的厚度为所述像素界定层的厚度的1/3-1/2；
所述隔垫物和所述第二像素界定子层至少在远离所述第二衬底一侧的表面中均含有导静电材料；
所述隔垫物间隔分布于所述像素界定层的交叉位置。
9.根据权利要求8所述的母板的制备方法，其特征在于，
所述第二像素界定子层中均掺杂有导静电材料，所述隔垫物中均掺杂有导静电材料；
在所述第二衬底上依次形成像素界定层和隔垫物；包括：
利用第一电介质材料，在所述第二衬底上形成第一像素界定子层；
在第一像素界定子层上形成像素界定薄膜，所述像素界定薄膜包括第二电介质材料和导静电材料，并通过一次构图工艺在所述第一像素界定子层上形成所述第二像素界定子层和位于所述第二像素界定子层上的所述隔垫物。
10.根据权利要求9所述的母板的制备方法，其特征在于，
所述第一电介质材料和所述第二电介质材料均为PI材料。
11.根据权利要求8所述的母板的制备方法，其特征在于，还包括：
利用掩膜版，在所述开口区蒸镀形成有机材料功能层；所述掩膜版包括框架，以及固定于所述框架上的掩膜片，所述掩膜片上设置有多个第一开孔，所述第一开孔与所述开口区一一对应；所述掩膜片远离所述框架的表面具有多个凹槽，每个凹槽口的截面尺寸为1～5微米，所述凹槽的深度大于0微米小于或等于3微米；且在蒸镀时，所述隔垫物与所述掩膜片远离所述框架的表面接触。
12.一种基板的制备方法，其特征在于，包括：对权利要求8-11任一项所述的母板进行切割，得到多个基板，每个基板为所述母板中对应第一区域的部分。
13.一种掩膜版，其特征在于，包括框架，以及固定于所述框架上的掩膜片，所述掩膜片上设置有多个第一开孔；
所述掩膜片远离所述框架的表面具有多个凹槽，每个凹槽口的截面尺寸为1～5微米，所述凹槽的深度大于0微米小于或等于3微米；
所述掩膜片用于对权利要求1～7中任一权利要求所述的基板进行蒸镀。
14.一种蒸镀装置，其特征在于，包括腔体，设置于所述腔体内的蒸镀源、如权利要求13所述的掩膜版。
CN201911205846.8A 2019-11-29 2019-11-29 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置 Active CN110911466B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911205846.8A CN110911466B (zh) 2019-11-29 2019-11-29 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置
US16/850,472 US11462492B2 (en) 2019-11-29 2020-04-16 Substrate and method of manufacturing the same, method of manufacturing motherboard, mask and evaporation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911205846.8A CN110911466B (zh) 2019-11-29 2019-11-29 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置

Publications (2)

Publication Number Publication Date
CN110911466A CN110911466A (zh) 2020-03-24
CN110911466B true CN110911466B (zh) 2022-08-19

Family

ID=69820879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911205846.8A Active CN110911466B (zh) 2019-11-29 2019-11-29 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置

Country Status (2)

Country Link
US (1) US11462492B2 (zh)
CN (1) CN110911466B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628105B (zh) * 2020-06-04 2023-05-26 京东方科技集团股份有限公司 显示面板及其制备方法、显示基板及其制备方法和显示装置
CN111676447A (zh) * 2020-07-14 2020-09-18 京东方科技集团股份有限公司 蒸镀掩膜版及显示面板
CN113388809B (zh) * 2021-06-21 2022-07-29 京东方科技集团股份有限公司 一种掩膜版

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924120A (zh) * 2009-06-09 2010-12-22 乐金显示有限公司 有机电致发光显示设备及其制造方法
WO2016106946A1 (zh) * 2014-12-29 2016-07-07 深圳市华星光电技术有限公司 Coa型woled结构及制作方法
CN108376698A (zh) * 2018-03-02 2018-08-07 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110265583A (zh) * 2019-07-26 2019-09-20 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
WO2019196679A1 (zh) * 2018-04-10 2019-10-17 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096568A3 (en) * 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
JP2003253434A (ja) 2002-03-01 2003-09-10 Sanyo Electric Co Ltd 蒸着方法及び表示装置の製造方法
KR100464864B1 (ko) * 2002-04-25 2005-01-06 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
JP4540305B2 (ja) * 2003-06-11 2010-09-08 大日本印刷株式会社 メタルマスク及びその取付方法
KR20080014328A (ko) * 2006-08-10 2008-02-14 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100822216B1 (ko) * 2007-04-09 2008-04-16 삼성에스디아이 주식회사 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
KR100858822B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법
CN103545345B (zh) * 2013-11-11 2016-09-21 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN104750284B (zh) * 2013-12-27 2019-02-19 昆山工研院新型平板显示技术中心有限公司 一种触控显示装置及其制备方法
US9508778B2 (en) * 2014-04-25 2016-11-29 Samsung Display Co., Ltd. Organic light emitting diode display
CN104465702B (zh) * 2014-11-03 2019-12-10 深圳市华星光电技术有限公司 Amoled背板的制作方法
CN104538429B (zh) * 2014-12-26 2019-07-02 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
CN104966718B (zh) * 2015-05-04 2017-12-29 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
JP6648758B2 (ja) * 2015-05-07 2020-02-14 コニカミノルタ株式会社 薄膜電子デバイスの製造方法
CN104810382A (zh) * 2015-05-07 2015-07-29 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
KR102455578B1 (ko) * 2015-10-07 2022-10-17 엘지디스플레이 주식회사 발광 표시 패널
CN105514116B (zh) * 2015-12-03 2018-08-14 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
JP6465075B2 (ja) * 2016-05-26 2019-02-06 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及びに有機ｅｌディスプレイの製造方法
CN106098628B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN106449726B (zh) * 2016-12-27 2019-04-26 上海天马有机发光显示技术有限公司 一种oled显示装置及其制作方法
KR102370355B1 (ko) 2017-03-09 2022-03-07 삼성디스플레이 주식회사 유기발광 표시장치
CN107460437A (zh) * 2017-09-08 2017-12-12 深圳市华星光电半导体显示技术有限公司 金属掩膜板、封装组件及oled显示屏的制备方法
EP3766100A4 (en) 2018-03-12 2021-11-03 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE WITH ORGANIC LIGHT DIODES, DISPLAY BOARD AND DISPLAY DEVICE AND MANUFACTURING METHOD FOR IT
CN108470756B (zh) * 2018-04-11 2020-02-07 京东方科技集团股份有限公司 有机电致发光显示面板、其制作方法及显示装置
CN109065631A (zh) * 2018-07-12 2018-12-21 武汉华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
CN108866479B (zh) * 2018-07-25 2020-08-04 京东方科技集团股份有限公司 掩模板及掩模组件
CN109671721A (zh) * 2018-12-10 2019-04-23 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法
CN110137238A (zh) * 2019-06-21 2019-08-16 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN110600515B (zh) * 2019-08-29 2022-07-12 武汉华星光电半导体显示技术有限公司 一种可折叠显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924120A (zh) * 2009-06-09 2010-12-22 乐金显示有限公司 有机电致发光显示设备及其制造方法
WO2016106946A1 (zh) * 2014-12-29 2016-07-07 深圳市华星光电技术有限公司 Coa型woled结构及制作方法
CN108376698A (zh) * 2018-03-02 2018-08-07 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
WO2019196679A1 (zh) * 2018-04-10 2019-10-17 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN110265583A (zh) * 2019-07-26 2019-09-20 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN110911466A (zh) 2020-03-24
US11462492B2 (en) 2022-10-04
US20210167025A1 (en) 2021-06-03

Similar Documents

Publication Publication Date Title
CN110911466B (zh) 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置
JP6965235B2 (ja) 有機電界発光ダイオード基板及びその製造方法、表示装置
CN109360900B (zh) 一种显示面板及其制作方法
CN107704129B (zh) Oled触控显示基板、制作方法、显示面板及显示装置
CN108461527B (zh) 一种有机电致发光显示面板、其制作方法及显示装置
CN100557853C (zh) 制造oled的方法
CN106856203B (zh) 一种顶发射显示发光器件及其制备方法
CN110047893B (zh) 一种有机发光二极管显示器及其制作方法
US6851996B2 (en) Method for producing an organic electroluminescent display, and an organic electroluminescent display
US10289229B2 (en) Touch panel with reduced electromagnetic interference
US9899462B2 (en) Manufacturing method for OLED display panel
CN111081898B (zh) 显示面板及其制作方法
US6781293B2 (en) Organic EL device with high contrast ratio and method for manufacturing the same
CN112420784A (zh) 一种阵列基板及其制备方法与显示面板
WO2007114536A1 (en) Organic electroluminescence device and method for manufacturing same
US20230032598A1 (en) Display panel, display apparatus, and manufacturing method for display panel
CN112002822A (zh) 显示面板及其制备方法
CN110504290B (zh) 一种显示基板及其制备方法和显示面板
CN109817669B (zh) 一种有机发光二极管显示器
WO2018036258A1 (zh) Oled器件及制作方法、显示面板以及显示装置
CN110061145A (zh) 一种有机发光二极管显示器及其制作方法
WO2020233485A1 (zh) 发光器件及其制造方法、掩膜板、显示装置
WO2019028713A1 (zh) 触控传感器的制备方法和显示屏组件的制备方法
CN108550611B (zh) 有机发光显示面板、其制作方法及显示装置
US20060226422A1 (en) Electroluminescent device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant