KR101212153B1 - 유기 전계발광소자 및 그 제조방법 - Google Patents

유기 전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101212153B1
KR101212153B1 KR1020050134993A KR20050134993A KR101212153B1 KR 101212153 B1 KR101212153 B1 KR 101212153B1 KR 1020050134993 A KR1020050134993 A KR 1020050134993A KR 20050134993 A KR20050134993 A KR 20050134993A KR 101212153 B1 KR101212153 B1 KR 101212153B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
source
semiconductor layer
gate
Prior art date
Application number
KR1020050134993A
Other languages
English (en)
Other versions
KR20070071490A (ko
Inventor
홍순광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050134993A priority Critical patent/KR101212153B1/ko
Publication of KR20070071490A publication Critical patent/KR20070071490A/ko
Application granted granted Critical
Publication of KR101212153B1 publication Critical patent/KR101212153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 반도체층 형성시 커패시터 하부전극을 동시에 형성하여 마스크를 사용횟수를 줄임으로써 제조원가를 절감하고 공정 시간을 줄이고자 하는 유기 전계발광소자 및 그 제조방법에 관한 것으로서, 상기 유기 전계발광소자는 기판 상에 형성되어 소스/드레인 영역을 포함하는 반도체층과, 상기 반도체층과 일체형으로 동일층에 구비되는 커패시터 하부전극과, 상기 반도체층 및 커패시터 하부전극을 포함한 전면에 형성된 게이트 절연막과, 상기 반도체층 및 커패시터 하부전극 상부의 게이트 절연막 상에 각각 형성되는 게이트 전극 및 커패시터 상부전극과, 상기 게이트 전극에 절연되어 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극과, 상기 소스/드레인 전극에 절연되어 상기 드레인 전극에 콘택되는 제 1 전극과, 상기 제 1 전극에 형성된 정공수송층, 유기발광층 및 전자수송층과, 상기 유기발광층 상부에 형성되는 제 2 전극을 포함하여 구성되는 것을 특징으로 한다.
Figure R1020050134993
유기 전계발광소자, 노광마스크

Description

유기 전계발광소자 및 그 제조방법{Organic Electroluminescence Display Device Method For The Same}
도 1은 종래 기술에 의한 능동행렬 유기전기발광소자의 한 화소에 대한 회로도.
도 2는 본 발명에 의한 유기 전계발광소자의 단면도.
도 3a 내지 도 3e는 본 발명에 의한 유기 전계발광소자의 공정단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 전극
113 : 버퍼층 114 : 반도체층
114a : 소스 영역 114b : 채널영역
114c : 드레인 영역 114d : 커패시터 하부전극
115a : 소스 전극 115b : 드레인 전극
116 : 게이트 절연막 118 : 제 1 층간절연막
119 : 제 2 층간절연막 120 : 제 3 층간절연막
122 : 커패시터 상부전극 131 : 애노드 전극
132 : 정공수송층 133 : 유기 발광층
134 : 전자수송층 135 : 캐소드 전극
본 발명은 전계발광소자(Electroluminescence Display Device ; 이하, ELD라 함)에 관한 것으로 특히, 반도체층 형성시 커패시터 하부전극을 동시에 형성하여 마스크를 사용횟수를 줄임으로써 제조원가를 절감하고 공정 시간을 줄이고자 하는 유기 전계발광소자 및 그 제조방법에 관한 것이다.
최근들어, 평판표시장치에 대한 연구가 활발한데, 그 중에서 각광받고 있는 것으로 LCD(Liquid Crystal Displays), FED(Field Emission Displays), ELD(Electroluminescence Device), PDP(Plasma Display Panels) 등이 있다.
이 중, 현재 PCS(personal communication service)를 비롯한 개인 정보 단말기, 노트북, TV 등의 경우 액정표시소자가 널리 사용되고 있으나 시야각이 좁고 응답속도가 느리다는 문제 때문에, 자발광의 유기 전계발광소자가 주목받고 있다.
유기 전계발광소자는 유기 EL층 양단에 형성된 음극 및 양극에 전계를 가하여 유기 EL층 내에 전자와 정공을 주입 및 전달시켜 서로 결합하게 함으로써, 이때의 결합 에너지에 의해 발광되는 전계발광(EL;electroluminescence) 현상을 이용한 것이다. 즉, 전자와 정공이 쌍을 이룬 후 여기상태(excite state)로부터 기저상태(ground state)로 떨어지면서 발광한다.
이러한, 유기 전계발광소자는 응답속도가 빠르고 휘도가 우수하며 박막화로 인한 저전압 구동을 실현시킬 수 있을 뿐만 아니라, 가시영역의 모든 색상을 구현 할 수 있어 현대인의 다양한 기호에 맞출 수 있는 장점이 있다. 또한, 플라스틱과 같이 휠 수 있는(flexible) 투명기판 위에도 소자를 형성할 수 있다는 장점이 있다.
또한, PDP에 비해 저전압에서 구동할 수 있고, 전력 소비가 비교적 적으며, 녹색, 적색, 청색의 3가지 색을 쉽게 구현할 수 있기 때문에 차세대 평판디스플레이에 적합한 소자이다.
이하, 첨부된 도면을 참조하여 종래 기술의 유기 전계발광소자에 대해 보다 구체적으로 설명하면 다음과 같다.
도 1은 종래 기술에 의한 능동행렬 유기전기발광소자의 한 화소에 대한 회로도이다.
최근, 다수의 화소를 매트릭스 형태로 배열하고 각 화소에 박막 트랜지스터를 연결한 능동행렬(active matrix) 형태가 평판 표시 장치에 널리 이용되는데, 이를 유기전기발광소자에 적용하고 이를 능동행렬 유기 LED(active matrix organic)이라 칭한다.
상기 능동행렬 유기 LED의 한 화소는, 도 1에 도시된 바와 같이, 스위칭(switching) 박막 트랜지스터(4)와 구동(driving) 박막 트랜지스터(5), 스토리지 커패시터(storage capacitor)(6), 그리고 발광 다이오드(7)로 이루어진다. 여기서, 스위칭 박막 트랜지스터(4)와 구동 박막 트랜지스터(5)는 p형 다결정 실리콘 박막 트랜지스터로 이루어진다.
이때, 스위칭 박막 트랜지스터(4)의 게이트 전극은 게이트 배선(1)과 연결되 고, 소스 전극은 데이터 배선(2)과 연결되어 있다. 스위칭 박막 트랜지스터(4)의 드레인 전극은 구동 박막 트랜지스터(5)의 게이트 전극과 연결되어 있고, 구동 박막 트랜지스터(5)의 드레인 전극은 발광 다이오드(7)의 애노드(anode) 전극과 연결되어 있다.
상기 구동 박막트랜지스터(5)의 소스 전극은 전력 공급선(power line)(3)과 연결되어 있고, 발광 다이오드(7)의 캐소드(cathode) 전극은 접지되어 있다. 다음, 스토리지 커패시터(6)가 구동 박막 트랜지스터(5)의 게이트 전극 및 소스 전극과 연결되어 있다.
따라서, 게이트 배선(1)을 통해 신호가 인가되면 스위칭 박막 트랜지스터(4)가 온(on) 되고, 데이터 배선(2)의 신호가 구동 박막 트랜지스터(5)의 게이트 전극에 전달되어 구동 박막 트랜지스터(5)가 온 되므로 발광 다이오드(7)를 통해 빛이 출력된다.
이때, 스토리지 커패시터(6)는 스위칭 박막 트랜지스터(4)가 오프(off) 되었을 때, 구동박막 트랜지스터(5)의 게이트 전압을 일정하게 유지시킨다.
참고로, 상기 발광 다이오드(7)는 애노드 전극, 정공주입층, 정공수송층, 유기발광층, 전자수송층, 전자주입층, 캐소드 전극의 적층막으로 구성된다.
이러한 능동행렬의 유기 전계발광소자는 동작 수행을 위해 기판에 구동소자, 배선, 스토리지 커패시터, 발광 다이오드 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이 다.
상기 포토식각기술은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광마스크에 형성된 패턴을 포토 레지스트 위에 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 원하는 물질층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어지는바, 최근, 포토식각기술의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 반도체층 형성시 커패시터 하부전극을 동시에 형성하여 노광마스크의 사용횟수를 줄임으로써 제조원가를 절감하고 공정 시간을 줄이고자 하는 유기 전계발광소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 유기 전계발광소자는 기판 상에 형성되어 소스/드레인 영역을 포함하는 반도체층과, 상기 반도체층과 일체형으로 동일층에 구비되는 커패시터 하부전극과, 상기 반도체층 및 커패시터 하부전극을 포함한 전면에 형성된 게이트 절연막과, 상기 반도체층 및 커패시터 하부전극 상부의 게이트 절연막 상에 각각 형성되는 게이트 전극 및 커패시터 상부전극과, 상기 게이트 전극에 절연되어 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극과, 상기 소스/드레인 전극에 절연되어 상기 드레인 전극에 콘택되는 제 1 전극과, 상기 제 1 전극에 형성된 정공수송층, 유기발광층 및 전자수송층과, 상기 유 기발광층 상부에 형성되는 제 2 전극을 포함하여 구성되는 것을 특징으로 한다.
한편, 본 발명의 또다른 목적을 달성하기 위한 유기 전계발광소자의 제조방법은 기판 상에 서로 일체형인 반도체층 및 커패시터 하부전극을 형성하는 단계와, 상기 커패시터 하부전극을 스토리지 도핑하는 단계와, 상기 반도체층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 배선, 게이트 전극 및 커패시터 상부전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 주입하여 소스/드레인 영역을 형성하는 단계와, 상기 게이트 배선에 교차하는 데이터 배선과, 상기 게이트 전극과 절연되고 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인 전극과 절연되는 상기 드레인 전극에 콘택되는 제 1 전극을 형성하는 단계와, 상기 제 1 전극 상에 전자수송층, 유기발광층 및 정공수송층을 형성하는 단계와, 상기 유기발광층 상에 제 2 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 유기 전계발광소자 및 그 제조방법을 설명하면 다음과 같다.
도 2는 본 발명에 의한 유기 전계발광소자의 단면도이고, 도 3a 내지 도 3e는 본 발명에 의한 유기 전계발광소자의 공정단면도이다.
본 발명에 의한 유기 전계발광소자는 박막트랜지스터, 배선, 발광 다이오드, 스토리지 커패시터가 구비된 액티브 영역과, 외부 구동회로와 연결되어 상기 액티브 영역에 각종 신호를 인가하는 패드부 영역으로 구성된다.
구체적으로, 상기 액티브 영역의 기판 상에는, 도시하지 않았지만, 일렬로 배열된 게이트 배선과 상기 게이트 배선에 수직교차하며 서로 일정간격으로 이격되는 데이터 배선 및 전력 공급선의 의해서 서브-화소가 정의된다.
이 때, 상기 게이트 배선과 데이터 배선의 교차지점에 스위칭 박막트랜지스터(Ts)가 배치되고, 상기 게이트 배선과 전력 공급선의 교차 지점에 구동 박막트랜지스터(Tp)가 배치된다.
도 2에 도시된 바와 같이, 스위칭 박막트랜지스터(Ts), 구동 박막트랜지스터(Tp) 등의 박막트랜지스터는 탑-게이트 형으로서, 불순물이 도핑된 소스/드레인 영역(114a,114c)과 채널영역(114b)을 가지는 반도체층(114)과, 상기 반도체층을 포함한 전면에 형성된 게이트 절연막(116)과, 상기 게이트 절연막 상에서 상기 반도체층의 채널영역(114b) 상부에 오버랩되는 게이트 전극(112)과, 상기 게이트 전극(112)을 포함한 전면에 형성된 제 1 층간절연막(118)과, 상기 제 1 층간절연막 상에서 상기 소스/드레인 영역에 각각 콘택되는 소스/드레인 전극(115a,115b)으로 구성되어, 상기 화소 내의 전압의 턴-온 또는 턴-오프를 제어한다.
이때, 상기 박막트랜지스터의 드레인 전극(115b)은 애노드 전극(131)에 전기적으로 연결된다.
그리고, 상기 스토리지 커패시터는 불순물이 도핑된 반도체층(114)의 연장부인 커패시터 하부전극(114d)과, 상기 게이트 전극(112)과 동일층에 배치되는 커패시터 상부전극(122)과, 그 사이에 개재된 게이트 절연막(116)으로 구성되어, 레밸-쉬프트(Level-shift) 전압을 작게 하고 박막트랜지스터의 턴오프 구간동안(비선택 기간 동안)에 충전된 전하를 유지시켜준다. 이 때, 상기 커패시터 상부전극은 액티브 영역 외부에까지 연장형성되어 액티브 영역 외부에서 전압을 인가받으며, 상기 커패시터 하부전극은 상기 반도체층의 연장부에 스토리지 도핑하여 형성한다.
한편, 상기 발광다이오드는, 애노드 전극(131), 정공주입층(도시하지 않음), 정공수송층(132), 유기발광층(133), 전자수송층(134), 전자주입층(도시하지 않음), 캐소드 전극(135)의 적층막으로 구성된다.
이러한 소자의 애노드 전극(131) 및 캐소드 전극(135)에 전계를 인가하면 캐소드 전극으로부터 전자가 유기발광층(133)으로 주입되고, 애노드 전극(131)으로부터 정공이 유기발광층(133)으로 주입되는데, 이때 유기 발광층(133)에 주입된 전자와 정공은 전계하에서 유기 발광층으로 이동하다가 서로 결합하여 엑시톤(exciton)을 형성하고, 엑시톤의 여기상태에 있던 전자가 기저상태로 천이되면서 가시광 영역의 빛(EL, Electroluminescence)을 내게 된다.
참고로, 상기 유기 발광층(133)은 각 서브-픽셀마다 특유의 빛 일예로, 적색(R), 녹색(G), 청색(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 각 화소마다 적, 녹, 청색을 발광하는 별도의 유기물질을 패터닝하여 형성한다.
한편, 패드부 영역에는 게이트 구동신호를 상기 각 게이트 배선에 인가하기 위한 게이트 패드와, 데이터 신호를 상기 각 데이터 배선에 인가하기 위한 복수개의 데이터 패드와, 전력을 각 전력공급선에 공급하기 위한 복수개의 전력공급 패드가 구비되는바, 상기 게이트 패드, 데이터 패드 및 전력공급 패드로 구성되는 패드전극(125)은 제 2 층간절연막(119)을 제거한 오픈영역을 통해 산화방지막(130)에 의해 커버된다.
이때, 상기 산화방지막(130)은 액티브 영역의 애노드 전극(131)과 동일층에 구비된다.
상기의 유기 전계발광소자의 제조방법을 구체적으로 살펴보면 다음과 같다.
우선, 도 3a에 도시된 바와 같이, 기판(111) 상에 비정질 실리콘(Amorphous Silicon)을 증착한 후, 그 위에 레이저 등으로 열을 가하여 급속히 용융 및 응고시킴으로써 비정질실리콘을 다결정 실리콘으로 결정화한다.
이때, 상기 비정질 실리콘 하부에 버퍼층(113)을 더 형성할 수 있는데, 상기 버퍼층은 실리콘 산화물(SiOx)과 같은 절연물질로 이루어진 것으로, 후속 공정에서 기판의 이물질이 다결정실리콘으로 침투하는 것을 방지하는 역할을 한다.
다음, 제 1 노광 마스크를 이용한 포토식각기술로, 상기 다결정 실리콘을 패터닝하여 반도체층(114)과, 상기 반도체층과 일체형인 커패시터 하부전극(114d)을 형성한다.
그 후, 제 2 노광마스크를 배치하여 상기 커패시터 하부전극을 오픈시킨 뒤, 스토리지 도핑(Storage Doping)을 수행한다. 이로써, 반도체층의 연장부에 스토리지 도핑된 커패시터 하부전극(114d)이 형성된다.
이어서, 기판(111) 전면에 산화물, 질화물 등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor deposition) 방법으로 증착하여 게이트 절연막(116)을 형성한다.
그리고, 상기 게이트 절연막(116) 상에 금속층 일예로, 구리(Cu), 알루미늄 (Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 제 3 노광 마스크를 이용한 포토식각기술로 게이트 전극(112) 및 커패시터 상부전극(122)을 형성한다.
이 때, 상기 게이트 전극(112)은 게이트 배선에서 분기되도록 연장 형성하고, 이후 형성될 박막트랜지스터의 채널영역과 오버랩되도록 소정 영역에 형성한다.
상기 커패시터 상부전극(122)은 상기 게이트 배선에 평행하도록 형성하되 상기 커패시터 하부전극(114d)에 오버랩되도록 형성하여 스토리지 커패시터를 구성한다.
이후, 상기 게이트 전극(112) 및 커패시터 상부전극(122)을 노광 마스크로 하여 불순물을 이온 주입하여 반도체층(114)에 소스/드레인 영역(114a,114c)을 형성한다. 이때, 불순물이온이 주입되지 않은 소스 영역과 드레인 영역 사이의 반도체층은 채널영역(114b)이 된다.
상기 불순물 이온 주입시, 붕소(B) 등을 이용하여 고농도의 p형 불순물 이온을 도핑함으로써 p형 소스/드레인 영역을 형성한다.
다음, 도 3b에 도시된 바와 같이, 상기 게이트 전극(112)을 포함한 기판 전면에 실리콘 산화물 또는 실리콘 질화물 등의 무기절연물질을 PECVD 방법으로 증착하거나 또는 BCB, 아크릴 수지와 같은 유기절연물질을 도포하여 제 1 층간 절연막(118)을 형성한 후, 제 4 노광 마스크를 이용한 포토식각기술을 적용하여 상기 소스/드레인 영역(114a,114c)의 소정부위가 드러나도록 제 1 콘택홀(도시하지 않음) 을 형성한다.
계속해서, 상기 제 1 층간 절연막(118) 상에 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 제 5 노광 마스크를 이용한 포토식각기술로 데이터 배선(도시하지 않음) 및 상기 소스/드레인 영역(114a,114c)에 콘택되는 소스/드레인 전극(115a,115b)을 형성한다. 이때, 패드부 영역에 패드전극(125)을 동시에 형성한다.
이후, 도 3c에 도시된 바와 같이, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 실리콘 질화물, 실리콘 산화물 등의 무기절연물질을 증착하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기 절연물질을 도포하여 제 2 층간절연막(119)을 형성한다.
이어서, 제 6 노광 마스크를 이용한 포토식각기술로 상기 제 2 층간절연막(119)을 식각하여 상기 드레인 전극(115b)이 노출되는 제 2 콘택홀(151) 및 패드전극(125) 상부의 오픈영역(152)을 형성한다.
그리고, 도 3d에 도시된 바와 같이, 기판 전면에 반사특성을 가지는 Al, AlNd, Ag 등의 금속층을 증착하고, 제 7 노광 마스크를 이용한 포토식각기술로 상기 드레인 전극(115b)과 콘택되는 애노드 전극(131) 및 상기 패드전극을 커버하는 산화방지막(130)을 형성한다.
이때, 상기 금속층 상,하부에 ITO(Indium Tin Oxide)를 더 증착할 수 있는바, ITO를 증착하는 이유는 애노드전극으로부터 이후 형성될 정공수송층으로 정공 유입이 용이하도록 에너지 밴드 갭(Energy band gap) 차이를 줄이기 위함이다.
이후, 상기 애노드 전극(131) 상부에 절연막을 두텁게 증착 또는 도포하고 제 8 노광 마스크를 이용한 포토식각기술로 패터닝하여 상기 애노드 전극(131)의 대부분 면적이 드러나는 뱅크(200)를 형성한다.
이와 같이 능동행렬 유기 LED의 어레이 기판을 형성한 후, 뱅크(200) 상부에 정공수송층(132), 유기 발광층(133), 전자수송층(134) 및 캐소드전극(135)을 형성하여 능동행렬 유기 LED를 완성한다.
이때, 상기 정공수송층(132), 유기 발광층(133), 전자수송층(134) 및 캐소드전극(135)은 노광마스크를 사용하는 포토식각기술을 적용하지 않고 쉐도우 마스크(shadow mask)를 사용하여 액티브 영역에 한정 형성한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
즉, 상기 실시예에서는 p형 불순물을 도핑하여 소스/드레인 영역을 형성하는 것에 한정하였으나, 인(P) 등을 이용하여 고농도의 n형 불순물 이온을 도핑함으로써 n형 소스/드레인 영역을 형성할 수도 있다. 이경우에는 발광다이오드가 캐소드전극, 전자주입층, 전자수송층, 유기 발광층, 정공수송층, 정공주입층, 애노드 전극의 적층막으로 형성될 것이다.
상기와 같은 본 발명의 유기 전계발광소자 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 반도체층 형성시 동시에 커패시터 하부전극을 형성하여 노광마스크의 사용횟수를 줄임으로써 제조원가를 절감하고 공정 시간을 줄일 수 있다.
둘째, 본 발명에 의한 스토리지 커패시터는 반도체층의 연장부(커패시터 하부전극)와, 게이트 절연막과, 커패시터 상부전극으로 구성되는바, 상기 게이트 절연막의 유전율이 다른 층간절연막보다 크므로 스토리지 커패시턴스를 증가시킬 수 있다.

Claims (9)

  1. 기판 상에 형성되어 소스/드레인 영역을 포함하는 반도체층과,
    상기 반도체층과 일체형으로 동일층에 형성되는 커패시터 하부전극과,
    상기 반도체층 및 커패시터 하부전극을 포함한 전면에 형성된 게이트 절연막과,
    상기 반도체층 및 커패시터 하부전극 상부의 게이트 절연막 상에 각각 형성되는 게이트 전극 및 커패시터 상부전극과,
    상기 게이트 전극에 절연되어 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극과,
    상기 소스/드레인 전극과 동일층에 형성된 패드전극과,
    상기 드레인 전극에 콘택되는 제 1 전극과,
    상기 제 1 전극과 동일층에 형성되어 상기 패드전극을 커버하는 산화방지막과,
    상기 제 1 전극 상에 형성된 정공수송층, 유기발광층 및 전자수송층과,
    상기 전자수송층 상부에 형성되는 제 2 전극을 구비하고,
    상기 제 1 전극 및 상기 산화방지막은 반사특성을 갖는 금속층과, 상기 금속층 상에 형성된 ITO(Indium Tin Oxide)층을 구비하는 것을 특징으로 하는 유기 전계발광소자.
  2. 제 1 항에 있어서,
    상기 소스/드레인 영역은 p형 또는 n형 소스/드레인 영역인 것을 특징으로 하는 유기 전계발광소자.
  3. 제 1 항에 있어서,
    상기 커패시터 하부전극은 상기 반도체층의 연장부에 스토리지 도핑하여 형성되는 것을 특징으로 하는 유기 전계발광소자.
  4. 제 1 항에 있어서,
    상기 반도체층, 게이트 절연막, 게이트 전극, 소스/드레인 전극은 스위칭 박막트랜지스터이거나 또는 구동 박막트랜지스터인 것을 특징으로 하는 유기 전계발광소자.
  5. 기판 상에 서로 일체형인 반도체층 및 커패시터 하부전극을 형성하는 단계와,
    상기 커패시터 하부전극을 스토리지 도핑하는 단계와,
    상기 반도체층을 포함한 전면에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 게이트 배선, 게이트 전극 및 커패시터 상부전극을 형성하는 단계와,
    상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 주입하여 소스/드레인 영역을 형성하는 단계와,
    상기 게이트 배선에 교차하는 데이터 배선과, 상기 게이트 전극과 절연되고 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극과, 패드전극을 형성하는 단계와,
    상기 드레인 전극에 콘택되는 제 1 전극과, 상기 패드전극을 커버하는 산화방지막을 형성하는 단계와,
    상기 제 1 전극 상에 정공수송층, 유기발광층 및 전자수송층을 형성하는 단계와,
    상기 전자수송층 상에 제 2 전극을 형성하는 단계를 포함하고,
    상기 제 1 전극 및 상기 산화방지막은 반사특성을 갖는 금속층과, 상기 금속층 상에 형성된 ITO(Indium Tin Oxide)층을 구비하는 것을 특징으로 하는 유기 전계발광소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 반도체층을 다결정 실리콘으로 형성하는 것을 특징으로 하는 유기 전계발광소자의 제조방법.
  7. 제 5 항에 있어서,
    상기 커패시터 하부전극은 상기 반도체층을 연장하여 형성하는 것을 특징으로 하는 유기 전계발광소자의 제조방법.
  8. 제 5 항에 있어서,
    상기 반도체층에 불순물을 주입하여 소스/드레인 영역을 형성하는 단계에서,
    n형 불순물을 주입하거나 또는 p형 불순물을 주입하는 것을 특징으로 하는 유기 전계발광소자의 제조방법.
  9. 제 5 항에 있어서,
    상기 게이트 절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 유기 전계발광소자의 제조방법.
KR1020050134993A 2005-12-30 2005-12-30 유기 전계발광소자 및 그 제조방법 KR101212153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134993A KR101212153B1 (ko) 2005-12-30 2005-12-30 유기 전계발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134993A KR101212153B1 (ko) 2005-12-30 2005-12-30 유기 전계발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070071490A KR20070071490A (ko) 2007-07-04
KR101212153B1 true KR101212153B1 (ko) 2012-12-13

Family

ID=38506615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134993A KR101212153B1 (ko) 2005-12-30 2005-12-30 유기 전계발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101212153B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943187B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101592013B1 (ko) 2008-10-13 2016-02-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101305377B1 (ko) * 2009-06-16 2013-09-06 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 그 제조 방법
KR102407538B1 (ko) * 2013-11-26 2022-06-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077802A (ja) * 2003-09-01 2005-03-24 Casio Comput Co Ltd 表示画素及び表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077802A (ja) * 2003-09-01 2005-03-24 Casio Comput Co Ltd 表示画素及び表示装置

Also Published As

Publication number Publication date
KR20070071490A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US9917117B2 (en) Display device and method of fabricating the same
US9881987B2 (en) Organic light emitting diode display device and method for manufacturing the same
US9379170B2 (en) Organic light emitting diode display device and method of fabricating the same
CN103107184B (zh) 有机发光显示面板及其制造方法
US6784032B2 (en) Active matrix organic light emitting display and method of forming the same
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
US9741782B2 (en) Active matrix organic light-emitting display and display apparatus
WO2004026004A1 (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
JP2006004912A (ja) 電界発光ディスプレイ装置及びその製造方法
KR101416718B1 (ko) 유기전계발광표시장치
KR20150014759A (ko) 플렉서블 유기전계 발광소자 및 그 제조 방법
US10504731B2 (en) TFT substrate and manufacturing method thereof
KR20150101002A (ko) 표시장치
US7671530B2 (en) Organic electroluminescence display device and method of fabricating the same
US10573205B2 (en) Flexible display device and method for manufacturing flexible display device
KR101212153B1 (ko) 유기 전계발광소자 및 그 제조방법
KR20080062308A (ko) 유기 전계발광소자 및 그 제조방법
KR20020071660A (ko) 유기 전계 발광 표시장치의 제조방법
KR101928407B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR20160055344A (ko) 유기발광다이오드 표시장치
KR20160058297A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20080059804A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102037487B1 (ko) 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
KR101067939B1 (ko) 유기전계발광표시소자의 제조방법
KR20060130434A (ko) 유기전계발광표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 8