KR20020071660A - 유기 전계 발광 표시장치의 제조방법 - Google Patents

유기 전계 발광 표시장치의 제조방법 Download PDF

Info

Publication number
KR20020071660A
KR20020071660A KR1020010011822A KR20010011822A KR20020071660A KR 20020071660 A KR20020071660 A KR 20020071660A KR 1020010011822 A KR1020010011822 A KR 1020010011822A KR 20010011822 A KR20010011822 A KR 20010011822A KR 20020071660 A KR20020071660 A KR 20020071660A
Authority
KR
South Korea
Prior art keywords
electrode
tft
control tft
forming
semiconductor layer
Prior art date
Application number
KR1020010011822A
Other languages
English (en)
Other versions
KR100495701B1 (ko
Inventor
장근호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2001-0011822A priority Critical patent/KR100495701B1/ko
Priority to US10/036,517 priority patent/US6635504B2/en
Priority to JP2002059218A priority patent/JP3748827B2/ja
Publication of KR20020071660A publication Critical patent/KR20020071660A/ko
Application granted granted Critical
Publication of KR100495701B1 publication Critical patent/KR100495701B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 유기 전계 발광표시장치의 제조방법에 관한 것으로, 본 발명에 따른 유기 전계 발광표시장치의 제조방법은, 기판의 상부면에 투명전극과, 스위칭 TFT와 구동 TFT의 소오스/드레인 전극과, 충전용 커패시터의 하부전극과, 화소전극을 형성하는 제 1전극 형성단계와; 스위칭 TFT와 구동 TFT의 소오스 전극과 드레인 전극 사이에 반도체층을 형성하는 반도체층 형성단계와; 기판 상에 커패시터의 하부전극과 화소영역의 소정 부위가 노출되도록 절연막을 형성하는 절연막 형성단계와; 절연막의 스위칭 TFT의 반도체층 상부에 게이트 전극을 형성하고, 커패시터의 하부전극 상부에 커패시터의 상부전극을 형성하며, 커패시터의 하부전극과 접하되 구동 TFT의 반도체층 상부로 연장 형성된 게이트 전극이 형성되도록 하는 제 2전극 형성단계와; 제 2전극 형성단계 후 투명전극이 노출되도록 하며 기판 위로 평탄화 절연막을 형성하는 평탄화 절연막 형성단계로 된 것으로, 이러한 본 발명에 따른 유기 전계 발광표시장치의 제조방법은 투명전극과 TFT의 소오스 전극과 드레인 전극을 최초에 함께 형성시키도록 하여 종래에 비하여 공정 상에 필요한 마스크의 사용개수를 줄여 공정효율을 보다 향상시킬 수 있고 이로 인한 제품의 제조원가를 절감하고 제품 수율을 향상시킬 수 있도록 하는 효과가 있다.

Description

유기 전계 발광 표시장치의 제조방법{A processing for a organic electroluminescent display}
본 발명은 유기 전계 발광 표시장치의 제조방법에 관한 것으로, 더욱 상세하게는 마스크 수를 줄임으로써 제품의 제조원가를 줄이고, 제품 수율을 보다 향상시킬 수 있도록 한 유기 전계 발광 표시장치의 제조방법에 관한 것이다.
근래에 유기 전계 발광 장치는 LCD나 CRT를 대신하여 평판 표시장치로 주목받고 있다. 이 유기 전계 발광 장치는 동일한 화면 크기를 갖는 CRT에 비하여 그 두께, 무게, 및 소비전력이 월등히 작고, 또한 LCD에 필요한 백라이트 어셈블리가 필요 없기 때문에 LCD에 비하여 장치의 경량화와 박형화가 가능하며, 시야각에도 제한이 없는 이점이 있다.
이 유기 전계 발광장치에 적용되고 있는 구동방식은 크게 패시브 매트릭스(passive matrix)와 액티브 매트릭스(active matrix)의 두 가지로 분류가되는데 패시브 매트릭스는 캐소드와 애노드를 각각 그의 패턴들이 서로 직교하도록 병렬 배열되는 구조로 구현한 것이고, 액티브 매트릭스는 스위칭 소자를 TFT의 형태로 구현한 것이다.
그런데, 패시브 매트릭스로 풀칼라를 구현하기 위해서는 전류밀도의 증가에 의한 소비전력의 증가와 발광효율의 감소, 낮은 구동전압에 기인한 높은 전류밀도 등의 기술적인 장해 요인이 있기 때문에 근래에 이러한 문제를 극복하기 위해서 낮은 전류밀도에서 고효율의 발광이 가능한 액티브 매트릭스 구조를 활용하는 방안이 대두되고 있다.
그리고 이 액티브 매트릭스 방식 가운데서도 기존의 LCD에서 사용중인 높은 전기저항을 띠는 비정질 실리콘 TFT 보다는 고온에서 불안정한 유기박막에 큰 영향을 주지 않는, 저항이 낮고 저온에서 유리 기판 상에 직접 형성이 가능한 저온 폴리 실리콘 TFT를 적용한 것이 개발되고 있다.
종래의 액티브 매트릭스 방식의 유기 전계 발광 표시장치는 코프라나(coplanar) CMOS TFT 형태로 개발되고 있는데. 이 구조는 그 제조공정에서 TFT의 게이트를 먼저 형성하고, 이후 소오스/드레인 전극을 형성한 후 화소의 화소전극을 형성하는 공정을 거치도록 되어 있다.
이러한 코프라나 CMOS TFT 형태의 유기 전계 발광표시장치는 TFT의 소오스/드레인 전극과 화소전극의 형성이 별도로 구현됨으로써 제품의 제조공정에서 대략 8개의 마스크가 필요하게 된다. 그러므로 많은 수의 마스크 사용공정으로 유기 전계 발광 표시장치의 제조공정을 줄이는데 한계가 있으며, 이에 따른 제품의 제조원가를 적절히 절감시키지 못하고, 또한 복잡한 제조공정으로 제품의 수율이 떨어지는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 TFT의 소오스/드레인 전극과 화소의 화소전극을 함께 형성될 수 있도록 하여 제품의 제조원가의 절감과 제품의 수율을 보다 향상시킬 수 있도록 한 유기 전계발광 표시장치의 제조방법을 제공하기 위한 것이다.
도 1은 본 발명에 따른 유기 전계 발광 표시장치에서 하나의 픽셀을 도시한 평면도이다.
도 2는 본 발명에 따른 유기 전계 발광 표시장치의 제조방법에서 첫 번째 마스크를 사용한 공정상태를 도시한 단면도이다.
도 3은 본 발명에 따른 유기 전계 발광 표시장치의 제조방법에서 두 번째 마스크를 사용한 공정상태를 도시한 단면도이다.
도 4는 본 발명에 따른 유기 전계 발광 표시장치의 제조방법에서 세 번째 마스크를 사용한 공정상태를 도시한 단면도이다.
도 5는 본 발명에 따른 유기 전계 발광 표시장치의 제조방법에서 네 번째 마스크를 사용한 공정상태를 도시한 단면도이다.
도 6은 본 발명에 따른 유기 전계 발광 표시장치의 제조방법에서 다섯 번째 마스크를 사용한 공정상태를 도시한 단면도이다.
도 7은 본 발명에 따른 유기 전계 발광 표시장치의 제조방법에서 여섯 번째 마스크를 사용한 공정상태를 도시한 단면도이다.
**도면의 주요부분에 대한 부호의 설명*
100...기판
110...신호선들
200...스위칭 TFT
210...구동 TFT
220...커패시터
250...제 1제어용 TFT
26O...제 2제어용 TFT
전술한 목적을 달성하기 위한 본 발명에 따른 유기 전계 발광 표시장치의 제조방법은 기판의 상부면에 소자전극과, 스위칭 TFT와 구동 TFT의 소오스/드레인 전극과, 충전용 커패시터의 하부전극을 형성하는 제 1전극 형성단계와; 상기 스위칭 TFT와 상기 구동 TFT의 소오스 전극과 드레인 전극 사이에 반도체층을 형성하는 반도체층 형성단계와; 상기 기판 상에 상기 커패시터의 하부전극과 상기 소자전극의 소정 부위가 노출되도록 절연막을 형성하는 절연막 형성단계와; 상기 절연막의 상기 스위칭 TFT의 상기 반도체층 상부에 스위칭 게이트 전극을 형성하고, 상기 커패시터의 하부전극 상부에 상기 커패시터의 상부전극을 형성하며, 상기 커패시터의 하부전극과 접하되 상기 구동 TFT의 반도체층 상부로 연장 형성된 구동 게이트 전극이 형성되도록 하는 제 2전극 형성단계와; 상기 제 2전극 형성단계 후 상기 소자전극이 노출되도록 하며 상기 기판 상으로 평탄화 절연막을 형성하는 평탄화 절연막 형성단계로 된 것이다.
여기서 상기 기판에는 구동 신호 및 전류가 인가되는 신호선들과 상기 신호선들을 제어하는 제 1제어용 TFT와 제 2제어용 TFT가 포함된다.
그리고 바람직하게 상기 제 1전극 형성단계는 제 1제어용 TFT와 제 2제어용 TFT의 소오스/드레인 전극을 형성하는 것을 포함한다.
또한, 상기 반도체층 형성단계는 상기 제 1제어용 TFT와 상기 제 2제어용 TFT의 소오스 전극과 드레인 전극 사이에 상기 제 1제어용 TFT측 반도체층과 상기 제 2제어용 TFT측 반도체층을 함께 형성한다.
또한, 상기 절연막 형성단계는 상기 제 1제어용 TFT와 상기 제 2제어용 TFT의 인접부분과 상기 제 1TFT와 상기 제 2TFT의 반도체층 형성부분 상측에 절연막을 형성한다.
또한, 상기 제 2전극 형성단계는 상기 제 1제어용 TFT와 제 2제어용 TFT의 노출된 소오스/드레인 전극부분을 상기 신호선들과 연결하고, 상기 제 1제어용 TFT의 반도체층 상측의 절연막에 제 1제어용 TFT의 게이트 전극을 형성하도록 한다.
또한, 상기 제 2전극 형성단계에서 상기 스위칭 TFT와 상기 구동 TFT, 그리고 상기 제 1제어용 TFT에 대한 도핑공정을 수행한다.
또한, 상기 제 2전극 형성단계와 상기 평탄화막 형성단계 사이에는 상기 제 2제어용 TFT의 게이트 전극을 형성하는 제 2제어용 TFT 게이트 전극 형성단계가 포함된다.
그리고 상기 제 2제어용 TFT 게이트 전극 형성단계에서는 상기 제 2제어용 TFT에 대한 도핑공정을 수행하는 것을 특징으로 한다.
이하에서는 본 발명에 따른 유기 전계 발광 표시장치의 제조방법에 대한 하나의 바람직한 실시예를 도면을 참조하여 상세히 설명하기로 한다.
본 발명에 따른 유기 전계 발광 표시장치는 도 1에 도시된 바와 같이 크게 빛을 투과시키는 기판(100)과, 기판(100)의 상부면에 매트릭스 형태로 배열되는 복수개의 신호선들(110)과, 신호선들(110)의 교차영역에 각각 형성되는 화소(120), 그리고 각 화소(120)들의 구동을 위하여 신호선들(110)로 제공되는 신호를 제어하는 제어부(미도시)로 구성된다.
여기서 신호선들(110)은 데이터 전압을 인가하는 데이터선(111)과, 각 데이터선(111)에 인접하여 데이터선(111)과 평행하게 형성되고, 유기 전계 발광 표시장치가 구동하는 동안에 항상 전원이 인가되는 전원인가선(112) 및 데이터선(111)과 전원인가선(112)에 수직으로 교차하며 후술할 TFT(200)(210)에 온/오프 신호를 인가하는 게이트선(113)으로 구성된다.
그리고 데이터선(111)과 전원인가선(112) 및 게이트선(113)의 교차영역에 형성되는 각 화소(120)의 내부에는 2개의 TFT(200)(210)와 충전용 커패시터(220) 및 빛을 자체적으로 발산하는 유기 전계 발광 소자(130)로 구성된다. 그리고 제어부(미도시)에는 이들 신호선들(110)의 제어를 위하여 도 7에 도시된 바와 같은 다수의 제어용 TFT(250)(260)가 구현된다.
한편, 각 화소(120)에 마련된 두 개의 TFT(200)(210) 중 게이트선(113)들과 인접하여 형성되는 것은 스위칭 TFT(200)인데, 이것은 유기 전계 발광 표시장치가 한 프레임 동안 그 화상을 유지할 수 있도록 하는 충전용 커패시터(220)를 채우는부분이다.
그리고 두 번째 TFT(210)는 충전용 커패시터(220)의 하부에 형성되는 구동용 TFT(210)로써 이것은 유기 전계 발광 소자(121)를 구동시키는 전류를 공급하는 부분이다.
이하에서는 도 5를 참조하여 본 발명에 따른 유기 전계 발광 표시장치의 단면 구성을 설명하기로 한다.
화소(120)에는 유기물 소자(121)와 두 개의 TFT(200)(210) 그리고 커패시터(220)가 마련된다. 먼저 기판(100) 상에 유기물 소자(121)의 소자전극(130)이 형성되고, 그 위로 TFT(200)(210)의 소오스 전극(201)(211)과 드레인 전극(202)(212)이 형성되며 각각의 TFT(220)(210)의 형성부분에 폴리 실리콘으로 된 반도체층(203)(213)이 형성된다.
그리고 그 위로 게이트 절연막이 형성되며, 게이트 절연막 위로 게이트 전극(204)(214)이 형성되고, 그 다음 평탄화 절연막(240)이 형성되어 있다.
커패시터(220)는 기판(100) 상에 형성되되 스위칭 TFT(200)와 일측단이 연결되어 구동용 TFT(210)와 컨택홀(150)에 의하여 연결되어 있는 하부전극(222)과 하부전극(222)의 상측에 형성된 유전층(223) 그리고 유전층(223)의 상측에 형성된 상부전극(221)으로 구현된다.
한편, 제어영역에는 두 개의 제어용 TFT(250)(260)가 형성된다. 이 제어용 TFT(250)(260)는 기판(100) 상에 함께 형성된 것인데, 본 발명의 예시된 도면에서 CMOS TFT(250)(260)를 하나의 예로써 설명하고 있다.
이 제어용 TFT(250)(260)는 화소(120) 외측에 별도의 형성 영역에 마련될 수 있고, 내지는 선택적으로 1개 내지는 두 개가 화소(120)에 포함되어 형성될 수 있을 것이다. 이것은 게이트선(113), 데이터선(111), 또는 전원인가선(112)에 접속되어 이들에 대한 신호와 전류의 제어를 위하여 사용된다.
이러한 제어용 TFT(250)(260)는 기판(100) 상에 형성된 소오스 전극(251)(261)과 드레인 전극(252)(262)을 구비하고, 이 소오스(251)(261) 전극과 드레인 전극(252)(262) 사이에 반도체층(253)(263)이 형성된다.
그리고 반도체층(253)(263) 상부로 게이트 절연막(255)(265)이 형성되며 게이트 절연막(255)(265) 위에 게이트 전극(254)(264)이 형성된다. 또한 게이트 전극(254)(264) 상에 평탄화막(240)이 형성되어 있다. 또한 각각의 소오스 전극(251)(261)과 게이트 전극(252)(262)에는 신호선들(110)과 연결되는 컨택홀(151)(152)(153)(154)이 형성되어 있다.
이하에서는 이와 같이 구성된 본 발명에 따른 유기 전계 발광 표시장치의 제조방법에 대하여 도면을 참조하여 보다 상세히 설명하기로 하되, 하나의 단위 공정은 하나의 마스크로 수행되는 공정이다. 여기서 사용되는 마스크는 모두 6개가 사용된다. 따라서 이하에서는 각 마스크에 따른 공정상태를 구분하여 설명하기로 한다.
첫 번째 마스크 공정.
첫 번째 마스크 공정은 제 1전극 형성단계로서 도 1에 도시되어 있다. 이 공정은 먼저 기판(100)의 상부면에 기판(100)에서 발생되는 나트륨 이온과 같은 불순물들이 반도체층(203)(213)(253)(263)으로 유입되는 것을 차단할 수 있도록 SiO2물질 등으로 된 버퍼층(미도시)을 형성한 후 기판에 ITO 또는 IZO로 된 투명 금속층을 증착한다.
그리고 계속해서 투명 금속층 상에 텅스텐, 또는 몰디브덴 등의 금속으로 된 금속층을 증착한다. 투명 금속층과 금속층을 증착한 다음 첫 번째 마스크를 사용하여 스위칭 TFT(200)의 소오스 전극(201)과 드레인 전극(202) 그리고 커패시터(220)의 하부전극(222) 및 구동 TFT(210)의 소오스 전극(211)과 드레인 전극(212) 그리고 소자(130)의 화소전극(131) 및 제 1제어용 TFT(250)와 제 2제어용 TFT(260)의 소오스 전극(251)(261)과 드레인 전극(252)(262)을 패터닝한다.
두 번째 마스크 공정.
두 번째 마스크 공정은 반도체층 형성단계이다. 이 반도체층 형성단계는 도 3에 도시된 바와 같이 기판(100) 상에 비정질 실리콘을 증착한 후 결정화하여 폴리 실리콘으로 형성한 다음 두 번째 마스크를 사용하여 각각의 TFT(200)(210)(250)(260) 사이의 소오스 전극(201)(211)(251)(261)과 드레인 전극(202)(212)(252)(262) 사이에만 폴리 실리콘이 형성되도록 패터닝하여 TFT(200)(210)(250)(260)의 반도체층(203)(213)(253)(263)이 형성되도록 한다.
세 번째 마스크 공정.
세 번째 마스크 공정은 절연막 형성단계이다. 이 절연막 형성단계는 도 4에 도시된 바와 같이 기판(100) 상에 절연막으로서 산화막을 증착한 후 세 번째 마스크로 산화막을 식각하여 구동 TFT(210) 측과 화소전극(130) 및 제 1제어용 TFT(250)의 소오스 전극(251)과 드레인 전극(252), 그리고 제 2제어용 TFT(260)의 소오스 전극(261)과 드레인 전극(262)에 각각 컨택홀(150)(151)(152)(153)(154)을 형성한다.
이에 따라 각각의 TFT(200)(210)(250)(260)가 형성된 반도체층(203)(213)(253)(254) 상부의 산화막은 게이트 절연막(205)(215)(255)(265)이 되고, 커패시터(220)의 하부전극(222)이 형성된 부분의 산화막은 유전층(223)이 된다.
네 번째 마스크 공정.
네 번째 마스크 공정은 제 2전극 형성단계이다. 이 제 2전극 형성단계는 도 5도에 도시된 바와 같이 컨택홀(150)(151)152)(153)(154)을 포함한 기판(100) 상에 컨택홀(150)(151)(152)(153)(154)이 채워지도록 금속층을 증착한 다음 네 번째 마스크로 금속층을 패터닝하여 스위칭 TFT(200)의 반도체층(203)의 상측에 게이트 전극(204)과, 커패시터(220)의 하부전극(222) 상부에 커패시터(220)의 상부전극(221)을 형성함과 동시에 구동 TFT(210)의 게이트 전극(214)을 패터닝하는데. 구동 TFT(210)의 게이트 전극(214)은 컨택홀(150)을 통해 커패시터(220)의 하부전극(222)과 연결되도록 형성된다.
그리고 제어영역 측 컨택홀(151)(152)을 통해 제 1제어용 TFT(250)의 소오스 전극(251)과 컨택되는 신호선들(110)과 반도체층(253) 상부에 제 1제어용 TFT(250)의 게이트 전극(254)을 형성하고, 동시에 제 2제어용 TFT(260)의컨택홀(153)(154)과 그 상측 전체에 금속층을 형성한다. 이때, 제 2제어용 TFT(260) 상부의 금속층은 후술할 제 1제어용 TFT(250)의 소오스/드레인 영역을 위한 이온주입 공정시 마스크로서 작용한다.
이후 고농도 p형 불순물을 이온 주입하여 스위칭 TFT(200)와 구동 TFT(210) 그리고 제 1제어용 TFT(250)의 소오스 영역(203a)(213a)(253a)(263a)과 드레인 영역(203b)(213b)(253b)(263b)을 형성한다.
여기서 도 5에는 도시되지 않았지만 이 구동 TFT(210)는 컨택홀(150)을 통하여 커패시터(220)와 연결되어 있다. 따라서 이온 주입시 이 구동 TFT(210) 의 반도체층(213)으로도 고농도 p형 불순물이 도핑되어 구동TFT(210)의 소오스 영역(213a)과 드레인 영역(213b)이 형성되어 진다.
다섯 번째 마스크 공정.
다섯 번째 마스크 공정은 제 2제어 게이트 전극 형성단계이다. 이 제 2제어 게이트 전극 형성단계는 도 6에 도시된 바와 같이 기판(100) 상에 제 5마스크(140)를 형성한다. 이 제 5마스크(140)를 이용하여 제 2제어용 TFT(260)의 반도체층(263) 상부에 게이트 전극(264)을 형성한 다음. 제 5마스크(140)로 제 1제어용 TFT(250)와 다른 도전형, 즉 고농도 n형 불순물을 이온 주입하여 제 2제어용 TFT(260)의 소오스/드레인 영역을 형성한다.
상기, 네 번째 마스크 공정은 제어용 TFT(250)(260)를 CMOS TFT로 스위칭 TFT(200)와 구동TFT(210)를 동일 기판 상에 동시에 구현할 때 필요한 마스크 공정이다. 따라서 제어용 TFT(250)(260)를 p형 TFT로만 구현하는 경우에는 다섯 번째마스크 공정은 필요 없으며, n형 TFT로만 구현하는 경우에는 네 번째 마스크 공정은 필요 없다.
또한 제어용 TFT(250)(260)를 스위칭 TFT(200) 및 구동 TFT(210)와 동일기판 상에 구현하지 않는 경우에는 네 번째 마스크 공정과 다섯 번째 마스크 공정은 필요 없다. 즉 이들 제어용 TFT(250)(260)를 기판(100)에 함께 형성하는 것은 본 발명의 필수적인 요소가 아니고, 본 발명의 가장 바람직한 실시예의 한 형태이다.
여섯 번째 마스크 공정.
여섯 번째 마스크 공정은 평탄화 절연막 형성단계이다. 이 평탄화 절연막 형성단계는 도 7에 도시된 바와 같이 아크릴 등으로 된 평탄화 절연물질을 기판(100) 전체에 증착한 후 여섯 번째 마스크를 사용하여 화소전극(130)만이 노출되도록 평탄화 절연막(240)을 식각한다.
이러한 여섯 번의 마스크 공정이 수행되면 네 개의 TFT(200)(210)(250)(260)와 소자(130)의 소자전극(131)의 형성이 완료된다. 이후에는 이 소자(130)에 전자수송층을 증착하고, 계속해서 특정 물질로 된 유기물층을 증착하며 유기물층 위로 전공수송층을 증착한 후 다음으로 상부전극을 증착함으로써 소자(120)의 형성 공정이 완료되게 된다.
전술한 바와 같이 본 발명에 다른 유기 전계 발광 표시장치의 제조방법은 화소전극(131)과 각 TFT의 소오스 전극(201)(211)(251)(261) 및 드레인 전극(202)(212)(252)(262)을 최초에 함께 형성시킨다. 이로 인해 종래와 같이 화소전극(131)이 후공정에서 수행하는 것보다 마스크의 사용개수의 포토리소그라피 공정을 적어도 1개에서 2개 이상 줄일 수 있다.
따라서 기본적으로 유기 전계 발광표시장치의 제조방법에서 화소전극과 TFT의 소오스 전극과 드레인 전극을 최초에 함께 형성하도록 한 다른 모든 실시방법은 본 발명의 기술적 범주에 포함된다고 보아야 한다.
전술한 바와 같은 본 발명에 따른 유기 전계 발광표시장치의 제조방법은 투명전극과 TFT의 소오스 전극과 드레인 전극을 최초에 함께 형성시키도록 하여 종래에 비하여 공정 상에 필요한 마스크의 사용개수를 줄여 공정효율을 보다 향상시킬 수 있도록 하고, 이로 인한 제품의 제조원가를 절감하고 제품 수율을 향상시킬 수 있도록 하는 효과가 있다.

Claims (9)

  1. 기판의 상부면에 소자전극과, 스위칭 TFT와 구동 TFT의 소오스/드레인 전극과, 충전용 커패시터의 하부전극을 형성하는 제 1전극 형성단계와;
    상기 스위칭 TFT와 상기 구동 TFT의 소오스 전극과 드레인 전극 사이에 반도체층을 형성하는 반도체층 형성단계와;
    상기 기판 상에 상기 커패시터의 하부전극과 상기 소자전극의 소정 부위가 노출되도록 절연막을 형성하는 절연막 형성단계와;
    상기 절연막의 상기 스위칭 TFT의 상기 반도체층 상부에 스위칭 게이트 전극을 형성하고, 상기 커패시터의 하부전극 상부에 상기 커패시터의 상부전극을 형성하며, 상기 커패시터의 하부전극과 접하되 상기 구동 TFT의 반도체층 상부로 연장 형성된 구동 게이트 전극이 형성되도록 하는 제 2전극 형성단계와;
    상기 제 2전극 형성단계 후 상기 소자전극이 노출되도록 하며 상기 기판 상으로 평탄화 절연막을 형성하는 평탄화 절연막 형성단계로 된 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
  2. 제 1항에 있어서, 상기 기판에는 구동 신호 및 전류가 인가되는 신호선들과 상기 신호선들을 제어하는 제 1제어용 TFT와 제 2제어용 TFT가 포함된 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
  3. 제 2항에 있어서, 상기 제 1전극 형성단계는 제 1제어용 TFT와 제 2제어용 TFT의 소오스/드레인 전극을 형성하는 것을 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
  4. 제 3항에 있어서, 상기 반도체층 형성단계는 상기 제 1제어용 TFT와 상기 제 2제어용 TFT의 소오스 전극과 드레인 전극 사이에 상기 제 1제어용 TFT측 반도체층과 상기 제 2제어용 TFT측 반도체층을 함께 형성하는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
  5. 제 4항에 있어서, 상기 절연막 형성단계는 상기 제 1제어용 TFT와 상기 제 2제어용 TFT의 인접부분과 상기 제 1TFT와 상기 제 2TFT의 반도체층 형성부분 상측에 절연막을 형성하는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
  6. 제 5항에 있어서, 상기 제 2전극 형성단계는 상기 제 1제어용 TFT와 제 2제어용 TFT의 노출된 소오스/드레인 전극부분을 상기 신호선들과 연결하고, 상기 제 1제어용 TFT의 반도체층 상측의 절연막에 제 1제어용 TFT의 게이트 전극을 형성하도록 한 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
  7. 제 6항에 있어서, 상기 제 2전극 형성단계에서 상기 스위칭 TFT와 상기 구동 TFT, 그리고 상기 제 1제어용 TFT에 대한 도핑공정을 수행하는 것을 특징으로 하는유기 전계 발광 표시장치의 제조방법.
  8. 제 6항 내지는 제 7항 중의 어느 한 항에 있어서, 상기 제 2전극 형성단계와 상기 평탄화막 형성단계 사이에는 상기 제 2제어용 TFT의 게이트 전극을 형성하는 제 2제어용 TFT 게이트 전극 형성단계가 포함된 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
  9. 제 8항에 있어서, 상기 제 2제어용 TFT 게이트 전극 형성단계에서는 상기 제 2제어용 TFT에 대한 도핑공정을 수행하는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
KR10-2001-0011822A 2001-03-07 2001-03-07 유기 전계 발광 표시장치의 제조방법 KR100495701B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0011822A KR100495701B1 (ko) 2001-03-07 2001-03-07 유기 전계 발광 표시장치의 제조방법
US10/036,517 US6635504B2 (en) 2001-03-07 2002-01-07 Method of manufacturing organic EL display
JP2002059218A JP3748827B2 (ja) 2001-03-07 2002-03-05 有機ｅｌ表示装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0011822A KR100495701B1 (ko) 2001-03-07 2001-03-07 유기 전계 발광 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20020071660A true KR20020071660A (ko) 2002-09-13
KR100495701B1 KR100495701B1 (ko) 2005-06-14

Family

ID=19706589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0011822A KR100495701B1 (ko) 2001-03-07 2001-03-07 유기 전계 발광 표시장치의 제조방법

Country Status (3)

Country Link
US (1) US6635504B2 (ko)
JP (1) JP3748827B2 (ko)
KR (1) KR100495701B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669709B1 (ko) * 2004-02-14 2007-01-16 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR100905473B1 (ko) * 2002-12-03 2009-07-02 삼성전자주식회사 유기 이엘 표시판 및 그 제조 방법
KR100959989B1 (ko) * 2003-06-28 2010-05-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
US7884370B2 (en) 2006-08-18 2011-02-08 Samsung Electronics Co., Ltd. Organic light emitting diode display and method for manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
JP3643067B2 (ja) * 2001-10-11 2005-04-27 株式会社半導体エネルギー研究所 半導体表示装置の設計方法
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
US8148895B2 (en) 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR100647695B1 (ko) 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR20070004229A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 박막트랜지스터기판 및 이의 제조방법
JP5090693B2 (ja) * 2006-09-04 2012-12-05 三菱電機株式会社 表示装置とその製造方法
US10290632B2 (en) * 2016-11-21 2019-05-14 Qorvo Us, Inc. AC-coupled switch and metal capacitor structure for nanometer or low metal layer count processes
CN108461520A (zh) * 2018-01-09 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JP2778133B2 (ja) * 1989-07-17 1998-07-23 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
KR970006259B1 (en) * 1994-04-18 1997-04-25 Lg Electronics Inc Fabrication method of tft
KR0156180B1 (ko) * 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
US6384529B2 (en) * 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
JP4229513B2 (ja) * 1999-03-10 2009-02-25 三洋電機株式会社 アクティブ型ｅｌ表示装置
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
TW516244B (en) * 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
KR20020053580A (ko) * 2000-12-27 2002-07-05 주식회사 현대 디스플레이 테크놀로지 3 마스크 반사형 에프에프에스 모드 액정표시소자 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905473B1 (ko) * 2002-12-03 2009-07-02 삼성전자주식회사 유기 이엘 표시판 및 그 제조 방법
KR100959989B1 (ko) * 2003-06-28 2010-05-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR100669709B1 (ko) * 2004-02-14 2007-01-16 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
US7884370B2 (en) 2006-08-18 2011-02-08 Samsung Electronics Co., Ltd. Organic light emitting diode display and method for manufacturing the same

Also Published As

Publication number Publication date
US20020127753A1 (en) 2002-09-12
US6635504B2 (en) 2003-10-21
KR100495701B1 (ko) 2005-06-14
JP3748827B2 (ja) 2006-02-22
JP2002333846A (ja) 2002-11-22

Similar Documents

Publication Publication Date Title
JP4236150B2 (ja) 製造工程が単純化されたアクティブマトリックス型有機電界発光素子及びその製造方法
US6835954B2 (en) Active matrix organic electroluminescent display device
US6921918B2 (en) Active matrix organic electroluminescent display device simplifying fabricating process
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
KR100491141B1 (ko) 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
US7319243B2 (en) Flat panel display device and method of manufacturing the same
US7824952B2 (en) Display apparatus and method of manufacturing thereof
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
JP2004046154A (ja) アクティブ・マトリクス有機電界発光素子及びその製造方法
JP2000221903A (ja) エレクトロルミネッセンス表示装置
US20190187500A1 (en) Tft substrate and manufacturing method thereof
JP2006146205A (ja) 平板表示装置及びその製造方法
KR100495701B1 (ko) 유기 전계 발광 표시장치의 제조방법
US7129524B2 (en) Organic electroluminescent device and method for fabricating the same
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
KR101212153B1 (ko) 유기 전계발광소자 및 그 제조방법
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100404989B1 (ko) 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
KR100943953B1 (ko) 표시 장치의 제조방법
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20060130434A (ko) 유기전계발광표시소자 및 그 제조방법
KR20040092529A (ko) 박막 트랜지스터를 구비한 평판표시장치
KR20050011427A (ko) 금속 오프셋 영역을 포함하는 결정질 실리콘박막트랜지스터 패널
KR20120118176A (ko) 폴리실리콘을 이용한 박막트랜지스터를 갖는 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee