KR100647695B1 - 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치 - Google Patents

유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치 Download PDF

Info

Publication number
KR100647695B1
KR100647695B1 KR1020050045189A KR20050045189A KR100647695B1 KR 100647695 B1 KR100647695 B1 KR 100647695B1 KR 1020050045189 A KR1020050045189 A KR 1020050045189A KR 20050045189 A KR20050045189 A KR 20050045189A KR 100647695 B1 KR100647695 B1 KR 100647695B1
Authority
KR
South Korea
Prior art keywords
substrate
source
film
semiconductor layer
layer
Prior art date
Application number
KR1020050045189A
Other languages
English (en)
Inventor
이헌정
서민철
구재본
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050045189A priority Critical patent/KR100647695B1/ko
Priority to US11/435,849 priority patent/US7928429B2/en
Priority to JP2006141930A priority patent/JP5047539B2/ja
Priority to CN2006100996179A priority patent/CN1870235B/zh
Application granted granted Critical
Publication of KR100647695B1 publication Critical patent/KR100647695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Abstract

본 발명은 버퍼막에 홈을 형성하고, 상기 홈에 소오스/드레인 전극을 형성하여 소오스/드레인 전극과 기판과의 단차를 제거하여 줌으로써, 반도체층의 패턴분량을 방지하여 채널영역에서의 단락현상을 방지할 수 있는 유기박막 트랜지스터 및 그의 제조방법과 이를 구비한 평판표시장치를 개시한다.
본 발명의 유기 박막 트랜지스터의 제조방법은 기판상에 절연막을 형성하는 단계와; 상기 절연막을 사진식각하여 서로 일정 간격 떨어진 오목부를 형성하는 단계와; 기판상에 소오스/드레인 전극물질을 형성하는 단계와; 상기 소오스/드레인 전극물질을 사진식각하여 상기 오목부에 소오스/드레인 전극을 형성하는 단계와; 기판상에 반도체층을 형성하는 단계와; 상기 반도체층상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막상에 게이트를 형성하는 단계를 포함한다.

Description

유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한 평판표시장치{OTFT and fabrication method thereof and flat panel display device with the same}
도 1은 종래의 유기박막 트랜지스터의 단면도,
도 2는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 단면도,
도 3a 내지 도 3f 는 본 발명의 실시예에 따른 유기박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도,
도 4는 본 발명의 실시예에 따른 유기전계 발광표시장치의 단면도,
* 도면의 주요 부분에 대한 부호의 설명 *
200a : 유기박막 트랜지스터 300a : 유기전계 발광표시장치
210, 310 : 기판 220, 320 : 버퍼막
221, 225, 321, 325 : 홈 250, 350 : 반도체층
231, 235, 331, 335 : 소오스/드레인전극
270, 370 : 게이트 260, 360 : 게이트 절연막
본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 소오스/드레인 전극과 기판간의 단차를 제거하여 유기 반도체층의 패턴불량을 방지하여 채널영역에서의 단락현상을 방지할 수 있는 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한 평판표시장치에 관한 것이다.
유기 박막 트랜지스터는 차세대 디스플레이장치의 구동소자로서 활발한 연구가 진행되고 있다. 유기 박막 트랜지스터(OTFT, organic thin film transistor)는 반도체층으로 실리콘막 대신에 유기막을 사용하는 것으로서, 통상적인 실리콘 박막을 형성하기 위한 플라즈마를 이용한 화학증착방법(CVD) 대신에 상압의 프린팅공정으로 박막 형성이 가능하며, 플라스틱 기판을 이용한 연속공정(roll to roll)이 가능하며, 저가의 박막 트랜지스터를 구현할 수 있는 장점이 있다.
이에 따라 반도체층으로 유기막을 사용하는 유기 박막 트랜지스터는 저온공정이 가능하므로, 플렉서블 유기전계 발광표시장치의 스위칭소자로서 각광을 받고 있다. 국내특허 공개공보 2004-0028010호에는 박막증착시간을 단축시킬 수 있으며, 정공이동도를 향상시킬 수 있는 펜타센 박막 트랜지스터를 개시하였다. 국내특허공보 2004-0084427호에는 트랜지스터의 전기적 성능을 향상시킬 수 있는 유기 박막 트랜지스터의 소자구조 및 그 제조방법을 개시하였다. 또한, 일본특허 공개공보 2003-92410호에는 채널영역이 라디칼(radical)을 갖는 유기화합물로 구성되어, 캐리어 이동도와 온/오프전류비를 향상시킬 수 있는 박막 트랜지스터를 개시하였다.
유기박막 트랜지스터는 유기막의 재료에 따라 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막 트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막 트랜지스터로 분류 된다.
또한, 유기 박막 트랜지스터는 게이트 형성위치에 따라 유기 반도체층 상부에 게이트가 배열되는 탑 게이트타입의 박막 트랜지스터와 유기 반도체층 하부에 게이트가 배열되는 바텀 게이트타입의 박막 트랜지스터로 분류된다.
도 1은 종래의 탑 게이트방식의 유기 박막 트랜지스터의 단면도를 도시한 것이다.
도 1을 참조하면, 종래의 탑 게이트방식의 유기박막 트랜지스터(100)는 기판(110)상에 소오스/드레인 전극(121), (125)이 형성되고, 상기 소오스/드레인 전극(121), (125)상에 유기 반도체층(130)이 형성되며, 상기 반도체층(130)상에 게이트 절연막(140)이 형성되고, 상기 게이트 절연막(140)상에 게이트(150)가 형성된 구조를 갖는다.
상기한 종래의 유기 박막 트랜지스터(100)는 기판상에 소오스/드레인 전극(121), (125)을 형성한 다음 유기 반도체층(130)과 게이트 절연막(140)을 코팅 또는 증착방식으로 형성한다.
특히 유기 반도체층(130)을 코팅방식으로 증착할 때, 메탈배선인 소오스/드레인 전극(121), (125)의 두께가 증가하게 되면 반도체층(130)을 두껍게 형성하여야 한다. 상기 유기 반도체층(130)은 소오스/드레인 전극(121), (125)사이에 대응하는 부분이 채널영역으로 작용하는데, 채널형성 메카니즘에 의하여 반도체층(130)이 일정두께이상으로 형성되는 경우에는 채널층이 제대로 도전상태로 되지 않거나 또는 채널층을 도전상태로 만들어주기 위해서는 구동전압이 상승하게 되는 문제점 이 있었다.
그러므로, 유기 반도체층은 소정의 구동전압에서 채널층이 용이하게 형성될 수 있는 두께로 형성되어야 하는데, 메탈배선인 소오스/드레인 전극(121), (125)의 두께에 비하여 유기 반도체층의 두께가 얇게 형성되는 경우에는 소오스/드레인 전극의 에지부분(도 1의 A 부분)에서 정전기(ESD)에 취약하거나 또는 열악한 스텝커버리지에 의해 반도체층의 패턴불량이 발생하여 채널영역에서 단락현상이 발생되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 소오스/드레인 전극과 기판간의 단차를 감소시켜 유기 반도체층의 패턴불량을 방지할 수 있는 유기 박막 트랜지스터 및 그의 제조방법을 제공하는 데 그 목적이 있다.
본 발명의 또 다른 목적은 소오스/드레인 전극과 기판간의 단차가 감소된 유기 박막 트랜지스터를 구비한 평판표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 기판상에 버퍼막을 형성하는 단계와; 상기 버퍼막을 사진식각하여 서로 일정 간격 떨어진 오목부를 형성하는 단계와; 기판상에 소오스/드레인 전극물질을 형성하는 단계와; 상기 소오스/드레인 전극물질을 사진식각하여 상기 오목부에 소오스/드레인 전극을 형성하는 단계와; 기판상에 반도체층을 형성하는 단계와; 상기 반도체층상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막상에 게이트를 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
상기 기판은 유리기판, 플라스틱 기판 및 금속기판으로부터 선택되는 기판을 포함한다. 상기 버퍼막은 실리콘 산화막 및 실리콘 질화막으로부터 선택되는 단일막 또는 다층막의 절연막을 포함한다. 상기 반도체층은 유기반도체물질을 포함한다. 상기 오목부는 홈형태 또는 개구부 형태를 갖는다.
또한, 본 발명은 기판과; 기판상에 형성되고, 서로 일정간격 떨어진 오목부를 구비하는 버퍼막과; 상기 버퍼막의 오목부에 형성된 소오스/드레인 전극과; 기판상에 형성된 반도체층과; 상기 반도체층상에 형성된 게이트 절연막과; 상기 게이트 절연막상에 형성된 게이트를 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 기판과; 기판상에 형성되고, 서로 일정간격 떨어져 형성된 오목부를 구비하는 버퍼막과; 상기 버퍼막의 오목부에 형성된 소오스/드레인 전극과, 반도체층 및 게이트를 구비하는 박막 트랜지스터와; 상기 소오스/드레인 전극중 하나로부터 연장되어 상기 오목부에 형성된 캐패시터 하부전극 및 캐패시터 상부전극과; 상기 반도체층과 게이트사이 그리고 캐패시터 상부전극과 캐패시터 하부전극사이에 개재된 절연막과; 상기 소오스/드레인 전극중 다른 하나에 연결되는 하부전극과, 상기 하부전극상에 형성된 유기박막층 및 상기 유기박막층상에 형성된 상부전극을 구비하는 유기전계 발광소자를 포함하는 유기전계 발광표시장치를 제공한다.
상기 버퍼막은 무기 절연막을 포함하고, 상기 반도체층은 유기 반도체층을 포함하며, 상기 유기전계 발광표시장치는 플렉서블 유기전계 발광표시장치를 포함한다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 단면도를 도시한 것이다.
도 2를 참조하면, 본 발명의 실시예에 따른 유기 박막 트랜지스터(200a)는 기판(210)상에 서로 일정간격을 두고 배열되는 오목부(221), (225)를 갖는 절연막(200)을 구비한다. 이때, 상기 오목부(221), (225)는 홈형태를 갖는다. 상기 절연막(220)에 형성된 홈(221), (225)에 소오스/드레인 전극(231), (235)이 형성된다.
상기 소오스/드레인 전극(231), (235)과 절연막(220)상에 유기 반도체층(250)이 형성되고, 상기 반도체층(250)상에 게이트절연막(260)이 형성된다. 소오스/드레인 전극(231), (235)사이의 게이트 절연막(260)상에 게이트(270)가 형성된다.
상기 기판(210)은 글라스기판, 플라스틱 기판 또는 금속기판을 포함한다. 이때, 금속기판은 바람직하게는 스테인레스강(SUS, steel use stainless)과 같은 금속물질을 포함한다.
또한, 플라스틱 기판은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 필름을 포함한다.
상기 절연막(220)은 버퍼층으로서, 단일층 또는 멀티층의 무기절연막을 포함한다. 상기 절연막(220)은 바람직하게는 산화막 또는 질화막과 같은 무기 절연막을 포함한다.
본 발명의 실시예에서는 상기 절연막에 홈형태의 오목부를 형성하고 상기 홈에 소오스/드레인 전극을 혀엉하는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 오목부로서 기판(210)의 일부분을 노출시키는 개구부형태의 오목부를 절연막에 형성하고, 상기 개구부에 소오스/드레인 전극을 형성하는 것도 가능하다.
상기 기판(210)으로 글라스기판 또는 플라스틱 기판을 사용하는 경우, 상기 절연막(220)은 버퍼막으로 사용되므로 소오스/드레인 전극(231), (235)의 두께와 같거나 큰 두께를 갖는다. 또한, 상기 홈(231), (235)은 소오스/드레인 전극(231), (235)의 두께를 고려한 깊이를 갖는 것이 바람직하다.
한편, 상기 기판(210)으로 금속기판을 사용하는 경우, 상기 절연막(220)은 버퍼막 뿐만 아니라 기판(210)과 소오스/드레인 전극(231), (235)간의 절연을 위한 절연막으로 사용되므로, 상기 소오스/드레인 전극(231), (235)의 두께 뿐만 아니라 절연을 위한 두께를 고려한 두께를 갖는 것이 바람직하다. 또한, 상기 홈(231), (235)은 소오스/드레인 전극(231), (235)의 두께 뿐만 아니라 절연을 위한 두께를 고려한 깊이를 갖는 것이 바람직하다.
상기 반도체층(250)은 유기 반도체층을 포함하며, 상기 반도체층(250)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기막을 포함한다.
실시예에 따른 유기 박막 트랜지스터(200a)는 절연막(220)에 형성된 홈(221), (225)내에 소오스/드레인 전극(231), (235)이 형성되므로, 기판과 소오스/드레인 전극(231), (235)간의 단차가 제거되고, 소오스/드레인 전극(231), (235)의 두께에 무관하게 패턴 불량이 없는 반도체층(250)을 형성할 수 있다.
도 2에 도시된 본 발명의 유기박막 트랜지스터(200a)에 있어서, 유기반도체 층(250)이 기판전면에 형성되는 것으로 예시되었으나, 이에 반드시 한정되는 것이 아니라 이웃하는 박막 트랜지스터와는 서로 분리되도록 패터닝될 수도 있다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 3a를 참조하면, 기판(210)상에 절연막(220)으로서 버퍼층이 형성된다. 상기 기판(210)은 플라스틱기판, 글라스 기판 또는 금속기판을 포함하고, 상기 버퍼층(220)은 적어도 1층이상의 무기절연막을 포함한다.
도 3b를 참조하면, 상기 절연막(220)에 서로 일정간격 떨어져 배열되는 소오스/드레인 전극을 위한 오목부를 형성한다. 일 실시예에서는 오목부로서 상기 절연막(220)을 통상적인 사진식각방법을 이용한 패터닝공정으로 식각하여 서로 일정간격만큼 떨어진 홈(221), (225)을 형성한다. 상기 홈(221), (225)은 후속공정에서 형성되는 소오스/드레인 영역(231), (235)의 두께에 의해 그의 깊이가 결정된다.
도 3c를 참조하면, 상기 홈(221), (225)을 구비한 절연막(220)상에 소오스/드레인 전극물질(230)을 스퍼터방식을 이용하여 형성한다. 상기 소오스/드레인 전극물질(230)은 스퍼터방식을 이용하여 증착하는 방법외에 코팅방식과 같은 다양한 방법으로 형성 가능하다.
도 3d를 참조하면, 상기 소오스/드레인 전극물질(230)상에 마스크패턴(241), (245), 예를 들어 감광막패턴을 형성한다. 상기 마스크패턴(241), (245)은 소오스/드레인 전극형성을 위한 마스크로 작용하므로, 상기홈(221), (225)에 대응하여 형성된다.
도 3e를 참조하면, 상기 소오스/드레인 전극물질(230)을 상기 마스크패턴(241), (245)을 이용하여 패터닝하여 소오스/드레인 전극(231), (235)을 형성한다. 이로써, 상기 절연막(220)의 홈(221), (225)내에 소오스/드레인 전극(231), (235)이 형성되므로, 상기 소오스/드레인 전극(231), (235)과 기판 즉 소오스/드레인 전극(231), (235)과 절연막(220)간의 단차가 제거된다.
도 3f를 참조하면, 상기 소오스/드레인 전극(231), (235)과 절연막(220)상에 반도체층(250)을 형성한다. 상기 반도체층(250)은 유기 반도체층을 포함한다. 이어서, 상기 반도체층(250)상에 게이트 절연막(260)과 게이트(270)를 형성하면 도 2에 도시된 바와같은 일 실시예에 따른 유기 박막 트랜지스터(200a)가 제조된다.
본 발명의 일 실시예에서는 버퍼막을 사진식각하여 홈을 형성하고, 상기 홈에 사진식각공정을 통하여 소오스/드레인 전극을 형성하는 것을 예시하였으나, 게이트 절연막을 사진식각하여 홈을 형성하고 상기 홈에 게이트전극을 사진식각공정을 통하여 형성하는 것도 가능하다.
또한, 본 발명의 일 실시예는 탑게이트구조를 갖는 박막 트랜지스터에서 버퍼막에 홈을 형성하고 홈에 소오스/드레인 전극을 형성하여 소오스/드레인 전극과 기판간의 단차를 제거하는 것을 예시하였으나, 바텀 게이트구조를 갖는 박막 트랜지스터에서 게이트 절연막에 홈을 형성하여 소오스/드레인 전극을 형성하여 줌으로써 소오스/드레인 전극과 기판간의 단차를 제거할 수도 있다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터를 구비한 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 4는 유기전계 발광표시장치를 구성하는 다수의 화소중 하나의 화소에 대한 단면도로서, 하나의 화소를 구성하는 유기전계 발광소자(EL소자)와 상기 EL소자를 구동하기 위한 구동 박막 트랜지스터 및 캐패시터에 한정하여 도시한 것이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 유기전계 발광표시장치(300a)는 기판(310)상에 서로 일정간격을 두고 배열되는 홈(321), (325)을 구비하는 절연막(320)을 구비한다. 상기 기판(310)은 글라스기판, 플라스틱기판 또는 금속기판을 포함한다.
상기 절연막(320)은 버퍼층으로서 질화막 또는 산화막과 같은 무기절연막을 적어도 1층이상 스퍼터방식으로 증착 형성한다. 상기 홈(321), (325)은 통상적인 사진식각법을 이용하여 절연막(320)을 식각하여 형성한다.
상기 절연막(220)의 홈(321), (325)내에 소오스/드레인 전극(331), (335)이 형성되고, 또한 상기 소오스/드레인 전극(331) (335)중 하나, 예를 들어 소오스전극(331)으로부터 연장형성되는 캐패시터의 하부전극(337)이 형성된다. 상기 소오스/드레인 전극(331), (335) 및 캐패시터의 하부전극(337)은 소오스/드레인 전극물질을 증착한 다음 통상적인 사진식각공정을 통해 상기 홈(321), (325)내에만 남도록 식각하여 형성한다.
상기 소오스/드레인 전극(331), (335) 및 캐패시터 하부전극(337)과 절연막(320)상에 반도체층(340)이 형성되고, 상기 반도체층(340)상에 게이트 절연막(345)이 형성된다. 상기 게이트 절연막(345)중 상기 소오스/드레인 전극(331), (335)사이에 대응하는 부분에 게이트(350)가 형성되고, 상기 캐패시터의 하부전극(337)에 대응하는 부분에 캐패시터의 상부전극(357)이 형성된다.
상기 게이트전극(350)과 캐패시터 상부전극(357) 및 게이트 절연막(345)상에 보호막(360)이 형성되며, 상기 보호막(360)상에 비어홀(365)을 통해 상기 소오스/드레인전극(231), (235)중 다른 하나, 예를 들어 드레인 전극(335)에 연결되는 하부전극(370)으로서 애노드전극이 형성된다.
상기 하부전극(370)의 일부분을 노출시키는 개구부(375)를 구비하는 화소분리막(380)이 형성되고, 상기 화소분리막(380)의 개구부(375)내에 유기막층(390)을 형성한 다음 기판상에 상부전극(395)으로서 캐소드전극이 형성된다. 상기 유기막층(390)은 상기 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 하나이상의 유기막을 포함한다.
본 발명은 도 2에 도시된 유기 박막 트랜지스터와 도 4에 도시된 유기전계 발광표시장치의 단면구조에 한정되는 것이 아니라 기판의 버퍼층상에 홈을 형성하고, 홈에 소오스/드레인 전극을 형성하는 구조는 모두 적용가능하다.
본 발명의 실시예에서는 소오스/드레인 전극과 기판간의 단차를 제거하여 반도체층의 단선불량을 방지하기 위한 박막 트랜지스터를 유기 전계 발광표시장치에 적용한 것을 예시하였으나, 액정표시장치 등과 같이 스위칭소자로서 박막 트랜지스터를 사용하는 평판표시장치에는 모두 적용가능하다.
본 발명의 실시예에는 상기 절연막을 통상적인 사진식각방법으로 식각하여 홈을 형성하는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 다양한 식각방법을 통해 절연막을 식각하여 형성할 수도 있다.
상기한 바와같은 본 발명의 본 발명의 실시예에 따르면, 절연막에 홈을 형성한 다음 상기 홈에 소오스/드레인 전극을 형성하여 줌으로써, 소오스/드레인 전극과 기판간의 단차를 제거하여 반도체층의 채널영역이 단선되는 불량을 방지할 수 있다. 또한, 소오스/드레인 전극의 에지부분에서의 정전기(ESD)를 방지할 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 기판상에 버퍼막을 형성하는 단계와;
    상기 버퍼막을 사진식각하여 서로 일정 간격 떨어진 오목부를 형성하는 단계와;
    기판상에 소오스/드레인 전극물질을 형성하는 단계와;
    상기 소오스/드레인 전극물질을 사진식각하여 상기 오목부에 소오스/드레인 전극을 형성하는 단계와;
    기판상에 반도체층을 형성하는 단계와;
    상기 반도체층상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막상에 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 기판은 유리기판, 플라스틱 기판 및 금속기판으로부터 선택되는 기판을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 버퍼막은 절연막을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제4항에 있어서, 상기 절연막은 실리콘 산화막 및 실리콘 질화막으로부터 선 택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제1항에 있어서, 상기 반도체층은 유기반도체물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 오목부는 홈형태 또는 개구부 형태를 갖는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 기판과;
    기판상에 형성되고, 서로 일정간격 떨어진 오목부를 구비하는 버퍼막과;
    상기 버퍼막의 오목부에 형성된 소오스/드레인 전극과;
    기판상에 형성된 반도체층과;
    상기 반도체층상에 형성된 게이트 절연막과;
    상기 게이트 절연막상에 형성된 게이트를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  8. 제7항에 있어서, 상기 기판은 유리기판, 플라스틱 기판 및 금속기판으로부터 선택되는 기판을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  9. 제7항에 있어서, 상기 버퍼막은 실리콘 산화막 및 실리콘 질화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  10. 제7항에 있어서, 상기 반도체층은 유기반도체물질을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  11. 제7항에 있어서, 상기 오목부는 홈형태 또는 개구부 형태를 갖는 것을 특징으로 하는 박막 트랜지스터.
  12. 기판과;
    기판상에 형성되고, 서로 일정간격 떨어져 형성된 오목부를 구비하는 버퍼막과;
    상기 버퍼막의 오목부에 형성된 소오스/드레인 전극과, 반도체층 및 게이트를 구비하는 박막 트랜지스터와;
    상기 소오스/드레인 전극중 하나로부터 연장되어 상기 오목부에 형성된 캐패시터 하부전극 및 캐패시터 상부전극과;
    상기 반도체층과 게이트사이 그리고 캐패시터 상부전극과 캐패시터 하부전극사이에 개재된 절연막과;
    상기 소오스/드레인 전극중 다른 하나에 연결되는 하부전극과, 상기 하부전극상에 형성된 유기박막층 및 상기 유기박막층상에 형성된 상부전극을 구비하는 유 기전계 발광소자를 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  13. 제12항에 있어서, 상기 버퍼막은 무기 절연막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  14. 제14항에 있어서, 상기 버퍼막은 실리콘 산화막 및 실리콘 질화막으로부터 선택되는 단일막 또는 다층막을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  15. 제12항에 있어서, 상기 기판은 유리기판, 플라스틱 기판 및 금속기판으로부터 선택되는 기판을 포함하는 것을 특징으로 하는 유기전계 발광표시장치.
  16. 제12항에 있어서, 상기 반도체층은 유기 반도체층을 포함하며, 상기 유기전계 발광표시장치는 플렉서블 유기전계 발광표시장치인 것을 특징으로 하는 유기전계 발광표시장치.
  17. 제12항에 있어서, 상기 오목부는 홈형태 또는 개구부 형태를 갖는 것을 특징으로 하는 유기전계 발광표시장치.
KR1020050045189A 2005-05-27 2005-05-27 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치 KR100647695B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050045189A KR100647695B1 (ko) 2005-05-27 2005-05-27 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
US11/435,849 US7928429B2 (en) 2005-05-27 2006-05-18 Organic TFT, method of manufacturing the same and flat panel display device having the same
JP2006141930A JP5047539B2 (ja) 2005-05-27 2006-05-22 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置
CN2006100996179A CN1870235B (zh) 2005-05-27 2006-05-26 有机tft,其制造方法以及平板显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045189A KR100647695B1 (ko) 2005-05-27 2005-05-27 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치

Publications (1)

Publication Number Publication Date
KR100647695B1 true KR100647695B1 (ko) 2006-11-23

Family

ID=37443844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045189A KR100647695B1 (ko) 2005-05-27 2005-05-27 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치

Country Status (4)

Country Link
US (1) US7928429B2 (ko)
JP (1) JP5047539B2 (ko)
KR (1) KR100647695B1 (ko)
CN (1) CN1870235B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130029058A (ko) * 2010-03-08 2013-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101819743B1 (ko) 2010-04-09 2018-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647695B1 (ko) 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
KR101501699B1 (ko) 2007-09-19 2015-03-16 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
CN100585903C (zh) * 2007-11-21 2010-01-27 中国科学院微电子研究所 一次掩膜光刻同时定义有机薄膜晶体管源漏栅电极的方法
JP5429848B2 (ja) * 2008-12-18 2014-02-26 独立行政法人物質・材料研究機構 有機電界効果トランジスタ
WO2011111505A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
GB2519081B (en) * 2013-10-08 2019-07-03 Flexenable Ltd Electronic devices including organic materials
CN105047675B (zh) * 2015-08-06 2018-06-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105047677B (zh) * 2015-09-09 2017-12-12 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN106128947B (zh) * 2016-07-04 2019-01-29 山东赛帝格新材料有限责任公司 一种多层石墨烯的刻蚀方法
TWI628803B (zh) * 2017-09-15 2018-07-01 友達光電股份有限公司 有機薄膜電晶體元件及其製作方法
CN109103206B (zh) 2018-08-22 2021-03-19 京东方科技集团股份有限公司 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
KR20200047832A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210130899A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389481A (en) * 1980-06-02 1983-06-21 Xerox Corporation Method of making planar thin film transistors, transistor arrays
JPS60170972A (ja) * 1984-02-15 1985-09-04 Sony Corp 薄膜半導体装置
JPS6194366A (ja) * 1984-10-16 1986-05-13 Toshiba Corp 薄膜トランジスタ
US5191397A (en) * 1989-09-07 1993-03-02 Kabushiki Kaisha Toshiba SOI semiconductor device with a wiring electrode contacts a buried conductor and an impurity region
JPH04181780A (ja) * 1990-11-16 1992-06-29 Seiko Epson Corp 薄膜トランジスタ
US5396083A (en) * 1992-06-30 1995-03-07 Goldstar Co., Ltd. Thin film transistor and method of making the same
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
JP2000332248A (ja) * 1999-05-14 2000-11-30 Internatl Business Mach Corp <Ibm> 薄膜トランジスタおよびその製造方法
JP4521080B2 (ja) 1999-10-21 2010-08-11 太陽インキ製造株式会社 焼成物パターンの形成方法
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
EP1243032B1 (en) * 1999-12-21 2019-11-20 Flexenable Limited Inkjet-fabricated integrated circuits
JP2001281680A (ja) 2000-03-29 2001-10-10 Sharp Corp 液晶表示装置とその製造方法、ならびに膜積層構造
JP2002176178A (ja) 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
KR100495701B1 (ko) 2001-03-07 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시장치의 제조방법
KR100399283B1 (ko) 2001-05-02 2003-09-26 권영수 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
JP5222453B2 (ja) * 2001-05-23 2013-06-26 プラスティック ロジック リミテッド デバイスのパターニング
EP1416069B1 (en) 2001-08-09 2010-10-27 Asahi Kasei Kabushiki Kaisha Organic semiconductor film and method for manufacture thereof
CN1290156C (zh) * 2001-08-20 2006-12-13 东京毅力科创株式会社 干式显影方法
JP4951834B2 (ja) 2001-09-19 2012-06-13 日本電気株式会社 薄膜トランジスタ
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
DE10212639A1 (de) 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
US6946677B2 (en) * 2002-06-14 2005-09-20 Nokia Corporation Pre-patterned substrate for organic thin film transistor structures and circuits and related method for making same
DE10229118A1 (de) 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur kostengünstigen Strukturierung von leitfähigen Polymeren mittels Definition von hydrophilen und hydrophoben Bereichen
US6661024B1 (en) * 2002-07-02 2003-12-09 Motorola, Inc. Integrated circuit including field effect transistor and method of manufacture
TWI234030B (en) * 2002-09-03 2005-06-11 Toppoly Optoelectronics Corp Liquid crystal display device integrated with driving circuit and method for fabrication the same
KR100524552B1 (ko) 2002-09-28 2005-10-28 삼성전자주식회사 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
DE10255870A1 (de) 2002-11-29 2004-06-17 Infineon Technologies Ag Verfahren zur Herstellung von organischen Feldeffektransistoren mit Top-Kontakt-Architektur aus leitfähigen Polymeren
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
KR100521272B1 (ko) 2002-12-20 2005-10-12 삼성에스디아이 주식회사 휘도가 개선된 유기전계 발광표시장치
JP2004220874A (ja) 2003-01-14 2004-08-05 Tohoku Pioneer Corp 有機ｅｌ素子、およびその製造方法
TWI265762B (en) 2003-01-14 2006-11-01 Sharp Kk Wiring material, wiring substrate and manufacturing method thereof, display panel, fine particle thin film material, substrate including thin film layer and manufacturing method thereof
US20040178391A1 (en) * 2003-01-29 2004-09-16 Conaghan Brian F. High conductivity inks with low minimum curing temperatures
CN100459060C (zh) * 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
US6716686B1 (en) * 2003-07-08 2004-04-06 Advanced Micro Devices, Inc. Method for forming channels in a finfet device
US20050247978A1 (en) * 2003-07-09 2005-11-10 Weng Jian-Gang Solution-processed thin film transistor
EP1665290B1 (en) 2003-09-02 2007-05-02 Plastic Logic Limited Production of electronic devices
JP2005108931A (ja) 2003-09-29 2005-04-21 Sony Corp 表示装置の製造方法および表示装置
US7746418B2 (en) * 2003-10-30 2010-06-29 Panasonic Corporation Conductive thin film and thin film transistor
JP4266842B2 (ja) * 2004-02-02 2009-05-20 セイコーエプソン株式会社 電気光学装置用基板の製造方法及び電気光学装置の製造方法
US7838871B2 (en) * 2004-03-24 2010-11-23 Samsung Mobile Display Co., Ltd. Organic field-effect transistor, flat panel display device including the same, and a method of manufacturing the organic field-effect transistor
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
TWI253193B (en) * 2004-08-06 2006-04-11 Ind Tech Res Inst Method for manufacturing organic thin-film transistor with plastic substrate
JP2006065021A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2006100325A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 薄膜トランジスタの製造方法
MX2007006726A (es) 2004-12-06 2008-03-10 Novacentrix Corp Usos antivirales de composiciones de nanomateriales metalicos.
DE602005025074D1 (de) * 2004-12-08 2011-01-13 Samsung Mobile Display Co Ltd Methode zur Herstellung einer Leiterstruktur eines Dünnfilmtransistors
DE602004029514D1 (de) * 2004-12-23 2010-11-18 Basf Se Material für eine dotierte und undotierte loch- und elektronentransportschicht
US7595502B2 (en) * 2005-03-04 2009-09-29 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
KR100647695B1 (ko) 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130029058A (ko) * 2010-03-08 2013-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
US9852108B2 (en) 2010-03-08 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Processor including first transistor and second transistor
KR102192753B1 (ko) * 2010-03-08 2020-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101819743B1 (ko) 2010-04-09 2018-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
CN1870235A (zh) 2006-11-29
US20060270122A1 (en) 2006-11-30
CN1870235B (zh) 2010-12-15
JP5047539B2 (ja) 2012-10-10
JP2006332660A (ja) 2006-12-07
US7928429B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
KR100647695B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
US7485507B2 (en) Organic thin-film transistor, method of fabricating the same, and flat panel display having the same
US7495252B2 (en) Organic thin film transistor, method of fabricating the same, and flat panel display having the organic thin film transistor
KR100719547B1 (ko) 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
JP5436516B2 (ja) 有機薄膜トランジスタ及びこれを備えた平板表示装置
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
US10497888B2 (en) Method for producing an organic transistor and organic transistor
KR101907541B1 (ko) 유기 전계 효과 트랜지스터를 제조하는 방법 및 유기 전계 효과 트랜지스터
KR100719548B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR20060064318A (ko) 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법
JP2006270093A (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR20060112865A (ko) 유기막 패터닝방법 및 이를 이용한 유기 박막 트랜지스터의제조방법
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100659089B1 (ko) 박막 트랜지스터 및 그의 제조방법과 박막 트랜지스터를구비한 평판표시장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR20060112866A (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee