KR100524552B1 - 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터 - Google Patents

유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터 Download PDF

Info

Publication number
KR100524552B1
KR100524552B1 KR10-2002-0059061A KR20020059061A KR100524552B1 KR 100524552 B1 KR100524552 B1 KR 100524552B1 KR 20020059061 A KR20020059061 A KR 20020059061A KR 100524552 B1 KR100524552 B1 KR 100524552B1
Authority
KR
South Korea
Prior art keywords
organic
thin film
formula
group
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0059061A
Other languages
English (en)
Other versions
KR20040028010A (ko
Inventor
구본원
송인성
기인서
최환재
정은정
강인남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0059061A priority Critical patent/KR100524552B1/ko
Priority to US10/657,191 priority patent/US6849870B2/en
Priority to TW092124879A priority patent/TW200404824A/zh
Priority to EP03255924A priority patent/EP1416548A3/en
Priority to JP2003331767A priority patent/JP4304033B2/ja
Publication of KR20040028010A publication Critical patent/KR20040028010A/ko
Application granted granted Critical
Publication of KR100524552B1 publication Critical patent/KR100524552B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터에 관한 것으로, 보다 상세하게는 유기절연 고분자에 광배향기를 도입하여 유기활성막의 배향을 증가시켜 이동도를 향상시키면서, 유기활성막의 그레인 크기를 증가시켜 소자의 특성을 향상 시킬 수 있는 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터에 관한 것이다.

Description

유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터 {Organic Gate Insulating Film And Organic Thin Film Transistor Using The Same}
본 발명은 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터에 관한 것으로, 보다 상세하게는 트랜지스터의 전기적 성능을 향상시킬 수 있는 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터에 관한 것이다.
통상적으로, 유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 후, 합성 방법의 다양함, 섬유나 필름 형태로 성형이 용이함, 유연성, 전도성, 저렴한 생산비과 같은 유기물의 특성 때문에 새로운 전기전자재료로서 기능성 전자소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다.
이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 활성막으로 사용하는 유기박막 트랜지스터(Organic Thin Film Transistor: OTFT)에 관한 연구는 1980년 이후부터 시작되었으며, 근래에는 전 세계에서 많은 연구가 진행 중에 있다. 상기 OTFT는 Si-TFT와 구조적으로 거의 같은 형태로서 반도체 영역에 Si 대신에 유기물을 사용한다는 차이점이 있다. 이러한 유기박막 트랜지스터는 기존의 Si 박막을 형성하기 위한 플라즈마를 이용한 화학증착(CVD)을 대신하여 상압의 프린팅 공정으로 박막형성이 가능하며, 더 나아가서는 플라스틱 기판을 이용한 연속공정(Roll to Roll)이 가능하고 저가의 트랜지스터를 구현할 수 있는 장점이 있다.
현재 유기박막 트랜지스터는 능동형 디스플레이의 구동소자, 스마트 카드(smart card)와 인벤토리 태그(inventory tag)용 플라스틱 칩에 그 활용이 예상되고 있다. 이러한 유기박막 트랜지스터는 전계 이동도, 점멸비, 문턱전압 등으로 성능을 평가하고 있으며, α-Si TFT의 성능에 접근하고 있다. 또한 상기 유기박막 트랜지스터의 성능은 유기활성막의 결정도, 기판과 유기활성막 계면의 전하 특성, 소스/드레인 전극과 유기활성막 계면의 캐리어 주입능력 등에 의해서도 좌우된다. 이러한 특성을 개선하기 위하여 여러 가지 방법이 시도되고 있다. 특히 문턱 전압을 줄이기 위하여 유전율이 큰 유전체, 예를 들어, BaxSr1-xTiO3 (BST)를 대표로 하여, Ta2O5, Y2O3, TiO2와 같은 강유전성의 절연 물질과 PbZrxTi1-xO3 (PZT), Bi4Ti3O12, BaMgF4, SrBi2(Ta1-xNbx )2O9, Ba(Zr1-xTix)O3 (BZT), BaTiO3 , SrTiO3 등의 무기 절연물질을 사용하고 있다(미국특허 제5,946,551호). 유기박막 트랜지스터의 경우 게이트 절연막으로서 실리콘 산화막을 비롯한 상기의 무기 절연물질을 사용하고 있으나 이러한 무기산화재료의 경우 기존 실리콘과 비교시 공정의 장점이 없다.
한편 유기 절연막으로는 폴리이미드, 벤조사이클로부텐(benzocyclobutene), 포토아크릴(photoacryl) 등이 사용되고 있으나 무기 절연막을 대체 할 정도로 소자 특성을 나타내지 못하고 있는 실정이다(미국특허 제6,232,157호). 따라서 유기박막 트랜지스터를 구현하기 위해서는 유기활성막 물질 뿐만 아니라, 소자특성이 우수하면서도 프린팅공정이 가능한 유기절연 물질의 개발이 필요하다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로, 유기박막 트랜지스터의 제조에 있어서 유기활성막이 형성되는데 유리한 조건을 제공하여 소자특성을 향상시킬 수 있는 유기 게이트 절연막을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 상기 유기 게이트 절연막을 사용하여 형성된 유기박막 트랜지스터를 제공하는 것이다.
즉, 본 발명의 하나의 측면은 하기 화학식 1로 표시되는 유기절연 고분자로 이루어지는 유기 게이트 절연막에 관한 것이다.
[화학식 1]
상기 식에서 R은 하기 화학식 2으로 표시되며, m과 n의 합은 1이고, m은 0.3 내지 0.7 사이의 실수, n은 0.3 내지 0.7 사이의 실수이며, x와 y의 합은 1이고, x는 0.3 내지 0.7 사이의 실수, y는 0.3 내지 0.7 사이의 실수이며, i와 j의 합은 1이고, i는 0 내지 1 사이의 실수, j는 0 내지 1 사이의 실수이다.
[화학식 2]
상기 식에서 R1은 하기 화학식 3으로 표시되는 작용기로 이루어진 군으로부터 선택되고, R2는 하기 화학식 4 및 5으로 표시되는 작용기로 이루어진 군으로부터 선택되며, 적어도 하나의 R2는 하기 화학식 4로 표시되는 작용기로 이루어진 군에서 선택된 광배향기이고, R3는 수소원자이거나 또는 하기 화학식 6으로 표시되는 작용기로 이루어진 군으로부터 선택되며, k는 0에서 3의 정수이고, l은 1에서 5의 정수이며, 상기 R1, R2가 복수개인 경우 각각의 R1, R2는 서로 다를 수 있다.
[화학식 3]
상기 식에서 n은 0에서 10 사이의 정수이다
[화학식 4]
[화학식 5]
[화학식 6]
상기 식에서 X는 수소원자, 탄소수 1∼13의 알킬기 또는 탄소수 6∼20의 방향족기(aromatic group), 또는 이종원자가 방향족 링에 포함된 탄소수 4∼14의 헤테로방향족기(heteroaromatic group)이다.
본 발명의 다른 측면은 기판 위에 게이트 전극, 게이트 절연막, 유기활성막, 소스/드레인 전극 및 보호막 혹은 게이트 전극, 게이트 절연막, 소스/드레인 전극, 유기활성막 및 보호막이 차례로 적층되어 형성된 유기박막 트랜지스터에 있어서, 상기 게이트 절연막이 상기 유기절연 고분자로 이루어지는 것을 특징으로 하는 유기박막 트랜지스터에 관한 것이다.
이하에서 본 발명을 보다 상세하게 설명한다.
본 발명의 유기 게이트 절연막은 하기 화학식 1로 표시되는 유기절연 고분자로 이루어진다.
상기 식에서 R은 하기 화학식 2으로 표시되며, m과 n의 합은 1이고, m은 0.3 내지 0.7 사이의 실수, n은 0.3 내지 0.7 사이의 실수이며, x와 y의 합은 1이고, x는 0.3 내지 0.7 사이의 실수, y는 0.3 내지 0.7 사이의 실수이며, i와 j의 합은 1이고, i는 0 내지 1 사이의 실수, j는 0 내지 1 사이의 실수이다.
상기 식에서 R1은 하기 화학식 3으로 표시되는 작용기로 이루어진 군으로부터 선택되고, R2는 하기 화학식 4 및 5으로 표시되는 작용기로 이루어진 군으로부터 선택되며, 적어도 하나의 R2는 하기 화학식 4로 표시되는 작용기로 이루어진 군에서 선택된 광배향기이고, R3는 수소원자이거나 또는 하기 화학식 6으로 표시되는 작용기로 이루어진 군으로부터 선택되며, k는 0에서 3의 정수이고, l은 1에서 5의 정수이며, 상기 R1, R2가 복수개인 경우 각각의 R1, R2는 서로 다를 수 있다.
상기 식에서 n은 0에서 10 이의 정수이다.
상기 식에서 X는 수소원자, 탄소수 1∼13의 알킬기 또는 탄소수 6∼20 방향족기(aromatic group), 또는 이종원자가 방향족 링에 포함된 탄소수 4∼14의 헤테로방향족기(heteroaromatic group)이다.바람직하게는, 본 발명에 따른 유기 게이트 절연막은, 하기 화학식 11로 나타내어지는 유기절연 고분자로 이루어질 수 있다: (상기 식에서 m과 n의 합은 1이고, m은 0.3 내지 0.7 사이의 실수, n은 0.3 내지 0.7 사이의 실수이다).본 발명에서 유기 절연막을 형성하는 유기절연 고분자는 프린팅, 스핀코팅 또는 딥핑(dipping)을 통하여 박막으로 형성될 수 있다.
본 발명에서는 게이트 절연막으로 사용되는 유기절연 고분자에 광배향기를 도입하여 유기활성막의 배향을 증가시켜 이동도를 크게 향상시킴을 특징으로 한다. 또한 유기활성막 형성에 유리한 조건을 제공함으로써 무기 절연막을 대신하여 소자 제작시 유기활성막의 그레인 크기를 증가시킬 수 있다.
이러한 유기절연 고분자의 효과는 유기활성막과 절연막사이의 계면 특성을 향상시킴으로써 얻어지는 것으로 예측된다. 계면특성을 파악하기 위하여 유기절연 고분자막과 유기활성막을 형성하여 표면 에너지를 하기 식에 따라서 측정하였다.
Γs = ΓsLW + ΓsAB
상기 식에서 Γs는 전체표면에너지이고, ΓsLW는 분산항(dispersion part)의 표면에너지이며, ΓsAB는 폴라항(polor part)의 표면에너지이다.
본 발명에 의한 유기절연 고분자의 표면에너지는 35∼50mN/m 사이의 범위 이내이며, 이로부터 판단할 때 표면에너지가 유기활성막이 형성될 때 결정화 정도에 영향을 주어 그레인 크기(grain size)를 좌우하는 것으로 사료된다.
상기 화학식 1에서 m, n, x 및 y의 수치를 상기와 같이 한정한 것은 박막의 상태 및 효과가 제시된 수치범위 내에서 그 특성이 우수하게 나타나기 때문이며 수치범위 외에서도 박막이 형성될 수는 있으나 박막의 상태가 불량하여 특성의 저하를 야기시킨다.
본 발명의 유기박막 트랜지스터 소자는 상기 유기절연 고분자를 절연막으로 형성하여 이루어진다. 이러한 트랜지스터 소자는 통상적으로 알려진 기판/게이트 전극/게이트 절연막/유기활성막/소스-드레인 전극 또는 기판/게이트 전극/게이트 절연막/소스-드레인 전극/유기활성막 등의 구조로 형성될 수 있으나 이에 한정되지 않고 다른 구조로 적용되는 것도 가능하다.
상기 유기활성막으로는 통상적으로 사용되는 물질을 사용할 수 있으며, 그 구체적인 예로서 펜타센(pentacene), 구리 프탈로시아닌(copper phthalocyanine), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌 (polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 또는 이들의 유도체를 들 수 있으나 이에 한정되지 않는다.
상기 게이트 전극으로는 통상적으로 사용되는 금속이 사용될 수 있으며, 구체적인 예로서 금(Au), 은(Ag), 니켈(Ni), 인듐틴산화물(indium tin oxide: ITO), 알루미늄(Al), 크롬(Cr) 등을 들 수 있으나 이에 한정되지 않는다.
상기 소스 및 드레인 전극으로는 통상적으로 사용되는 금속이 사용될 수 있으며, 구체적인 예로서 금(Au), 은(Ag), 니켈(Ni), 인듐틴산화물(indium tin oxide: ITO), 크롬(Cr) 등을 들 수 있으나 이에 한정되지 않는다.
이하에서 실시예를 통하여 본 발명을 보다 상세하게 설명하고자 하나, 하기의 실시예는 설명의 목적을 위한 것으로 본 발명을 제한하기 위한 것은 아니다.
실시예 1 : 유기절연 고분자(S1)을 게이트절연막으로 사용하고 펜타센을 활성막으로 하는 유기박막 트랜지스터 제조
하기 화학식 7로 표시되는 유기절연 고분자(S1)을 이용하여 도 1과 같은 구조의 유기박막 트랜지스터를 제작하였다.
먼저 세정된 실리콘기판에 CVD(Chemical Vapor Deposition)법으로 실리콘 산화막을 3000Å 두께로 증착하였다. 그 다음 진공증착법으로 Al을 이용하여 2000Å 두께의 게이트 전극을 형성 하였다. 그 위에 유기절연 고분자(S1)를 NMP에 10 중량%로 녹여 스핀 코팅법으로 1000rpm에서 7000Å 두께로 코팅한 후 질소 분위기 100℃에서 1시간 베이킹하였다. 다음으로 펜타센을 OMBD(Organic molecular beam deposition)법으로 진공도 2×10-6torr, 기판온도 80℃, 증착비 0.3 Å/sec의 조건으로 700Å 두께로 증착하였다. 소스-드레인 전극은 금(Au)를 사용하고 채널길이 100μm, 채널폭 2mm인 새도우 마스크를 이용하여 진공증착법으로 형성하였으며 도 1에 나타난 탑컨택(top contact) 방식의 유기박막 트랜지스터를 제작하였다.
상기에서 유기절연 고분자(S1) 위에 형성된 펜타센 박막의 XRD 그래프는 도 3에, AFM 이미지는 도 4에 나타내고, 제작된 유기박막 트랜지스터의 전류전달곡선은 도 5에 나타내었다.
* XRD 그래프 : KRUSS社, APD 1700를 사용하여 측정
* AFM 이미지 : PSIA社, AutoProbe CP Research를 사용하여 측정
* 전류전달곡선 : Hewlett Packard社, Semiconductor parameter analyzer HP4155A를 사용하여 측정
실시예 2 : 유기절연고분자(S2)를 게이트 절연막으로 사용하고 펜타센을 활성막으로 하는 유기박막 트랜지스터 제조
하기 화학식 8로 표시되는 유기절연 고분자(S2)을 이용하여 도 1과 같은 구조의 유기박막 트랜지스터를 제작하였다.
유기절연 고분자(S2)를 사이클로헥사논에 5중량%로 녹여 스핀 코팅법을 이용하여 2000rpm에서 2163Å 두께로 코팅한 후 질소 분위기 100℃에서 1시간 베이킹한 다음 350nm, 1000mJ의 UV로 광배향을 실시한 것을 제외하고는 실시예 1과 동일한 방법으로 실시하였다.
상기에서 유기절연 고분자(S2) 위에 형성된 펜타센 박막의 XRD 그래프는 도 6에, AFM 이미지는 도 7에 나타내고, 제작된 유기박막 트랜지스터의 전류전달곡선은 도 8에 나타내었다.
실시예 3 : 유기절연 고분자(S3)를 게이트 절연막으로 사용하고 펜타센을 활성막으로 하는 유기박막 트랜지스터 제조
하기 화학식 9로 표시되는 유기절연 고분자(S3)을 이용하여 도 1과 같은 구조의 유기박막 트랜지스터를 제작하였다.
유기절연 고분자(S3)를 사이클로헥사논에 5중량%로 녹여 스핀 코팅법을 이용하여 1000rpm에서 3084Å 두께로 코팅한 후 질소 분위기 100℃에서 1시간 베이킹한 다음 실시예 2와 같은 방법으로 광배향을 실시하였다. 그 외의 제조조건은 실시예 1과 동일하게 하였다.
상기에서 유기절연 고분자(S3) 위에 형성된 펜타센 박막의 XRD 그래프는 도 9에, AFM 이미지는 도 10에 나타내고, 제작된 유기박막 트랜지스터의 전류전달곡선은 도 11에 나타내었다.
실시예 4 : 유기절연 고분자(S4)를 게이트 절연막으로 사용하고 펜타센을 활성막으로 하는 유기박막 트랜지스터 제조
하기 화학식 10으로 표시되는 유기절연 고분자(S4)를 이용하여 도 1과 같은 구조의 유기박막 트랜지스터를 제작하였다.
유기절연 고분자(S4)를 사이클로헥사논에 5중량%로 녹여 스핀 코팅법을 이용하여 1000rpm에서 2900Å 두께로 코팅한 후 질소 분위기 100℃에서 1시간 베이킹 한 다음 실시예 2와 같은 방법으로 광배향을 실시하였다. 그 외의 제조조건은 실시예 1과 동일하게 하였다.
상기에서 유기절연 고분자(S4) 위에 형성된 펜타센 박막의 XRD 그래프는 도 12에, AFM 이미지는 도 13에 나타내고, 제작된 유기박막 트랜지스터의 전류전달곡선은 도 14에 나타내었다.
실시예 5 : 유기절연 고분자(S1)을 게이트 절연막으로 사용하고 전도성고분자 P3HT를 활성막으로 하는 유기박막 트랜지스터 제조
펜타센 대신에 전도성고분자를 사용하여 활성막을 형성하는 것을 제외하고는 실시예 1과 동일하게 실시하였다. 사용된 전도성고분자 P3HT(Poly(3-hexylthiophene-2,5-diyl))는 알드리치사(Aldrich사)에서 구입 후 정제하여 사용하였으며 클로로포름에 1 중량% 농도로 녹여 2000rpm에서 2160Å 두께로 코팅한 다음 질소 분위기 100℃에서 1시간동안 베이킹하여 게이트 절연막을 형성하였다.
상기에서 제작된 유기박막 트랜지스터의 전류전달곡선은 도 15에 나타내었다.
각 실시예에서, 제조된 펜타센 박막의 측정된 XRD 피크의 값들을 보고된 자료와 비교하여 볼 때 펜타센 박막이 성공적으로 형성되었음을 알 수 있으며(Journal of Non-Crystalline Solids 299-302, 2002, pp.1042-1046), 유기 절연막 위에 증착된 유기활성막의 그레인 크기는 약 2∼3μm 정도의 범위에서 형성되었다. 이것은 무기 박막 위에 자기 조립체 물질인 OTS(Octadecyltrichlorosilane)를 처리하여 형성한 그레인의 크기 1μm보다(Jpn. J. Appl. Phys. Vol. 41 (2002) pp. 2730-2734) 2∼3배 향상된 크기이다.
비교실시예 1 : SiO2를 게이트 절연막으로 사용하고 펜타센을 활성막으로 하는 유기박막 트랜지스터 제조
본 비교실시예에서는 도 2에 나타난 구조와 같은 버텀컨택(bottom contact) 방식의 유기박막 트랜지스터를 제작하였다(OTS막은 생략). 반도체공정에서 현재 사용되고 있는 습식 화학 세정 방법인 RCA 세정법으로 Si 웨이퍼 표면을 처리하였다. 상기 기판은 고 준위 도핑된 p+-Si 이며 도핑된 Si를 게이트로 사용하였다. 상기 기판 위에 열산화공정법으로 992 Å의 SiO2를 성장시켰으며, 이를 다시 RCA 방법으로 세척하였다. 세척 후 100℃에서 15분간 탈수 베이킹 하였다. 도핑된 실리콘 기판을 게이트로 사용하기 위해 SiO2를 다음과 같은 방법으로 부분적으로 에칭 하였다. 먼저 헥사메틸디실라잔(Hexamethyldisilazane)을 Spin-coater(RAURELL, WS-400-6NPP)를 이용하여 3000 rpm, 10초의 조건으로 초벌도포 한 후, 포토 레지스트(Positive PR Az 1512 )를 2000 rpm, 15초 의 조건으로 도포하고, 100℃로 15분간 소프트 베이킹을 진행시켰다. 부분에칭을 위해 Mask aligner(Karlsuss, MJB 3)를 사용하여 부분에칭 윈도우 형성용 광학 마스크를 통하여 40초 동안 노광을 실시한 후 현상액(AZ 300 MIF Develper, Clariant)를 사용하여 현상하였다. 현상 후 흐르는 탈이온수로 현상액을 제거하고 N2 가스로 수분을 제거한 다음 100℃ 온도로 15분 동안 하드 베이킹을 실시하였다. SiO2의 식각율(etching rate)을 조절하기 위해 NH4F를 섞어 만든 BHF(buffered HF)를 사용하며, 본 비교제조예 에서는 50% HF에 DI water와 NH4F를 1:3:3으로 희석시켜 산화막을 식각하고 게이트를 형성하였다.
다시 포토레지스트를 사용하여 도포하고 베이킹 후 소스-드레인 패턴을 lift-off 공정을 이용하여 형성하였다. 소스-드레인 전극으로는 열증착이 용이하며 일함수가 5.1 eV로 큰 Au를 사용하였다.
소스, 드레인이 형성된 소자는 최종적으로 채널길이 10μm, 채널폭 2mm인 새도우 마스크를 사용하여 펜타센을 OMBD법으로 진공도 2×10-6 torr, 기판온도 80℃, 증착비 0.3 Å/sec의 조건으로 700Å 두께로 증착하였다. 제작한 유기박막 트랜지스터는 도 2에 나타낸 역코플래너형으로 게이트 전극이 소스와 드레인의 반대편에 위치하고 그 위에 펜타센이 증착된 형태이다. 펜타센(Aldrich, 99.8%) 분말은 구입 후 정제하지 않고 사용하였다.
상기에서 형성된 펜타센 박막의 AFM 이미지는 도 16에 나타내고, 제작된 유기박막 트랜지스터의 전류전달곡선은 도 17에 나타내다.
비교실시예 2 : OTS로 표면 처리한 SiO2를 게이트 절연막으로 사용하고 펜타센을 활성막으로 하는 유기박막 트랜지스터 제조
소스와 드레인 전극이 형성된 기판을 클로로포름에 0.1M 농도로 희석시킨 OTS 용액에 24시간 담구는 자기정렬방법으로 SiO2 산화막에 OTS막을 형성하는 것을 제외하고는 상기 비교실시예 1과 동일한 방법으로 실시하였다.
상기에서 형성된 펜타센 박막의 AFM 이미지는 도 18에 나타내고, 제작된 소자의 전류전달곡선은 도 19에 나타내었다.
비교실시예 3 : OTS로 표면처리한 SiO2를 게이트절연막으로 사용하고 전도성고분자 P3HT를 활성막으로 하는 유기박막 트랜지스터 제조
유기활성막으로 펜타센을 대신하여 전도성 고분자 P3HT를 사용하는 것을 제외하고는 상기 비교실시예 2과 동일하게 실시하였다. 알드리치에서 구입후 정제된 P3HT를 클로로포름에 1 중량% 농도로 녹인 후 2000rpm에서 2169Å 두께로 코팅한 다음 질소 분위기, 100℃에서 베이킹하여 유기활성막을 형성하였다.
상기에서 제작된 유기박막 트랜지스터의 전류전달곡선은 도 20에 나타내다.
[물성측정방법]
1) 게이트 절연막의 표면에너지 측정
유기절연 고분자(S1∼S4) 박막, SiO2 박막, OTS 처리된 SiO2 박막이 형성된 시편을 이용하여 표면에너지를 측정하였다. KRUSS社의 Drop shape Analysis System, DSA 10 MK2를 사용하여 다음과 같은 방법으로 측정하였다.
스테이지(stage)의 온도를 25℃로 맞춘 후 측정될 시편을 올려 놓았다. 3개의 시린지에 탈이온수, 디요도메탄 및 포름아마이드를 각각 주입하고, 3개의 시린지 중 하나를 시편의 수직방향으로 세워 설치한 다음, 모니터에 시린지 바늘 끝과 시편이 보이도록 현미경의 거리와 초점을 맞추고 스테이지를 좌우로 조절하였다. 시린지 나사를 돌려 액체 방울을 한 방울 떨어뜨린 다음, 10초 경과 후 기준선(baseline)을 맞추고 접촉각도를 측정하고. 나머지 2가지의 액체에 대해서도 동일한 방법으로 측정하였다. 3가지 액체를 이용하여 측정한 접촉 각도를 분석 프로그램(Drop shape analysis(DSA), ver.1.70.0.81, KRUSS)을 이용하여 표면에너지를 계산하였다. 상기와 같은 방법으로 측정된 표면에너지를 표 1에 나타내었다.
2) 유기박막 트랜지스터의 전기적 특성 평가
실시예 1 내지 5 및 비교실시예 1 내지 3에서 제조된 소자를 사용하여 전하이동도를 측정하였다. Hewlett Packard社의 Semiconductor parameter analyzer(HP4155A)를 이용하여 측정된 전류전달특성곡선으로부터 하기의 포화영역(saturation region)의 전류식을 이용하여 계산하였다.
상기의 식을(ISD)1/2 의 VG 관계 그래프로 바꾸면 그 기울기로부터 하기식과 같이 전하이동도를 구한다.
* ISD: 소스-드레인 전류, μFET: 전하이동도, Co: 산화막 정전용량, W: 채널 폭, L: 채널길이, VG: 게이트 전압, VT: 문턱전압
3) 그레인 크기 측정
그레인 크기는 유기 절연막 위에 증착된 펜타센 박막의 AFM 이미지에 나와 있는 스케일을 참조하여 평균하여 구하였다.
게이트절연막 활성막 절연막표면에너지(mN/m) 이동도(cm2/Vs) 그레인크기
실시예 1 S1 펜타센 46.1 1.80 약 2.5
실시예 2 S2 펜타센 38.3 0.33 약 2.5
실시예 3 S3 펜타센 38.6 0.22 약 2
실시예 4 S4 펜타센 38.3 0.43 약 2
비교실시예 1 SiO2 펜타센 57.0 0.01 >1
비교실시예 2 SiO2(OTS) 펜타센 37.1 0.3 약 1
실시예 5 S1 P3HT 46.1 0.6 측정불가
비교실시예 3 SiO2(OTS) P3HT 37.1 0.01 측정불가
상기 표 1에서 보면 본 발명의 유기절연 고분자를 사용한 경우 활성막물질에 관계없이 이동도의 큰 향상을 볼 수 있으며, 특히 유기절연막의 표면에너지에 의해 영향을 받는 것을 볼 수 있다.
본 발명의 유기 게이트 절연막을 이용하여 제작한 유기박막 트랜지스터는 유기 절연막 위에 형성되는 유기활성막의 그레인 크기가 기존의 무기 절연막 위에 형성된 유기활성막과 비교하여 크게 향상되고, 전하이동도 역시 크게 향상된다.
도 1은 실시예 1 내지 5에 의해 제조되는 소자의 구조를 나타낸 단면도,
도 2는 비교실시예 1 내지 3에 의해 제조되는 소자의 구조를 나타내는 단면도,
도 3은 실시예 1에 의해 유기절연막(S1) 위에 증착된 펜타센 박막의 XRD 그래프,
도 4는 실시예 1에 의해 유기절연막(S1) 위에 증착된 펜타센 박막의 AFM(Atomic Force Microscope) 이미지,
도 5는 실시예 1에 의한 유기박막 트랜지스터를 사용하여 측정된 전류전달특성곡선,
도 6은 실시예 2에 의해 유기절연막(S2) 위에 증착된 펜타센 박막의 XRD 그래프,
도 7은 실시예 2에 의해 유기절연막(S2) 위에 증착된 펜타센 박막의 AFM 이미지,
도 8은 실시예 2에 의한 유기박막 트랜지스터를 사용하여 측정된 전류전달특성곡선,
도 9는 실시예 3에 의해 유기절연막(S3) 위에 증착된 펜타센 박막의 XRD 그래프,
도 10은 실시예 3에 의해 유기절연막(S3) 위에 증착된 펜타센 박막의 AFM 이미지,
도 11은 실시예 3에 의한 유기박막 트랜지스터를 사용하여 측정된 전류전달특성곡선,
도 12는 실시예 4에 의해 유기절연막(S4) 위에 증착된 펜타센 박막의 XRD 그래프,
도 13은 실시예 4에 의해 유기절연막(S4) 위에 증착된 펜타센 박막의 AFM 이미지,
도 14는 실시예 4에 의한 유기박막 트랜지스터를 사용하여 측정된 전류전달특성곡선,
도 15는 실시예 5에 의한 유기박막 트랜지스터를 사용하여 측정된 전류전달특성곡선,
도 16은 비교실시예 1에 의해 SiO2 위에 증착된 펜타센 박막의 AFM 이미지,
도 17은 비교실시예 1에 의한 유기박막 트랜지스터를 사용하여 측정된 전류전달특성곡선,
도 18은 비교실시예 2에 의해 OTS를 처리한 SiO2 위에 증착된 펜타센 박막의 AFM 이미지,
도 19는 비교실시예 2에 의한 유기박막 트랜지스터를 사용하여 측정된 전류전달특성곡선, 및
도 20은 비교실시예 3에 의한 유기박막 트랜지스터를 사용하여 측정된 전류전달특성곡선이다.
<도면의 주요부분에 대한 부호의 설명>
1: 기판
2: 게이트 전극
3: 유기 게이트 절연막(도 1), 또는 SiO2 게이트 절연막(도 2)
4: 소스 전극
5: 드레인전극
6: 유기활성막
7: 자기 조립체

Claims (6)

  1. 하기 화학식 1로 표시되는 유기절연 고분자로 이루어진 유기 게이트 절연막.
    [화학식 1]
    상기 식에서 R은 하기 화학식 2으로 표시되며, m과 n의 합은 1이고, m은 0.3 내지 0.7 사이의 실수, n은 0.3 내지 0.7 사이의 실수이며, x와 y의 합은 1이고, x는 0.3 내지 0.7 사이의 실수, y는 0.3 내지 0.7 사이의 실수이며, i와 j의 합은 1이고, i는 0 내지 1 사이의 실수, j는 0 내지 1 사이의 실수이다.
    [화학식 2]
    상기 식에서 R1은 하기 화학식 3으로 표시되는 작용기로 이루어진 군으로부터 선택되고, R2는 하기 화학식 4 및 5으로 표시되는 작용기로 이루어진 군으로부터 선택되며, 적어도 하나의 R2는 하기 화학식 4로 표시되는 작용기로 이루어진 군에서 선택된 광배향기이고, R3는 수소원자이거나 또는 하기 화학식 6으로 표시되는 작용기로 이루어진 군으로부터 선택되며, k는 0에서 3의 정수이고, l은 1에서 5의 정수이며, 상기 R1, R2가 복수개인 경우 각각의 R1, R2는 서로 다를 수 있다.
    [화학식 3]
    상기 식에서 n은 0에서 10 사이의 정수이다
    [화학식 4]
    [화학식 5]
    [화학식 6]
    상기 식에서 X는 수소원자, 탄소수 1∼13의 알킬기 또는 탄소수 6∼20 방향족기(aromatic group), 또는 이종원자가 방향족 링에 포함된 탄소수 4∼14의 헤테로방향족기(heteroaromatic group)이다.
  2. 제 1항에 있어서, 상기 유기절연 고분자가 하기 화학식 11로 표시되는 것을 특징으로 하는 유기 게이트 절연막.
    [화학식 11]
    상기 식에서 m과 n의 합은 1이고, m은 0.3 내지 0.7 사이의 실수, n은 0.3 내지 0.7 사이의 실수이다.
  3. 기판 위에 게이트 전극, 게이트 절연막, 유기활성막, 소스/드레인 전극 및 보호막 혹은 게이트 전극, 게이트 절연막, 소스/드레인 전극, 유기활성막 및 보호막이 차례로 적층되어 형성된 유기박막 트랜지스터에 있어서, 상기 게이트 절연막이 상기 청구범위 제1항의 것임을 특징으로 하는 유기박막 트랜지스터.
  4. 제 3항에 있어서, 상기 유기절연 고분자가 프린팅, 스핀코팅 또는 딥핑(dipping)을 통하여 박막으로 형성되는 것을 특징으로 하는 유기박막 트랜지스터.
  5. 제 3항에 있어서, 상기 유기활성막이 펜타센(pentacene), 구리 프탈로시아닌(copper phthalocyanine), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 이들의 유도체로 이루어진 군에서 선택된 물질로 형성되는 것을 특징으로 하는 유기박막 트랜지스터.
  6. 제 3항에 있어서, 게이트 전극이 금(Au), 은(Ag), 니켈(Ni), 알루미늄(Al), 인듐틴산화물(indium tin oxide: ITO) 및 크롬(Cr)으로 이루어진 군에서 선택된 물질로 형성되고, 소스 전극 및 드레인 전극이 각각 금(Au), 은(Ag), 니켈(Ni), 인듐틴산화물(indium tin oxide, ITO) 및 크롬(Cr)으로 이루어진 군에서 선택된 물질로 이루어지는 것을 특징으로 하는 유기박막 트랜지스터.
KR10-2002-0059061A 2002-09-28 2002-09-28 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터 Expired - Fee Related KR100524552B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0059061A KR100524552B1 (ko) 2002-09-28 2002-09-28 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
US10/657,191 US6849870B2 (en) 2002-09-28 2003-09-09 Organic gate insulating film and organic thin film transistor using the same
TW092124879A TW200404824A (en) 2002-09-28 2003-09-09 Organic gate insulating film and organic thin film transistor using the same
EP03255924A EP1416548A3 (en) 2002-09-28 2003-09-22 Organic gate insulating film and organic thin film transistor using the same
JP2003331767A JP4304033B2 (ja) 2002-09-28 2003-09-24 有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0059061A KR100524552B1 (ko) 2002-09-28 2002-09-28 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20040028010A KR20040028010A (ko) 2004-04-03
KR100524552B1 true KR100524552B1 (ko) 2005-10-28

Family

ID=32040941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0059061A Expired - Fee Related KR100524552B1 (ko) 2002-09-28 2002-09-28 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터

Country Status (5)

Country Link
US (1) US6849870B2 (ko)
EP (1) EP1416548A3 (ko)
JP (1) JP4304033B2 (ko)
KR (1) KR100524552B1 (ko)
TW (1) TW200404824A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120450B1 (ko) * 2006-08-04 2012-03-14 미쓰비시 가가꾸 가부시키가이샤 절연층, 전자 디바이스, 전계 효과 트랜지스터 및 폴리비닐티오페놀

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058062A (ko) 2003-12-11 2005-06-16 삼성전자주식회사 유기절연막 형성용 조성물 및 이를 사용하여 제조된유기절연막
KR101039024B1 (ko) 2004-06-14 2011-06-03 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
CN100502050C (zh) * 2004-08-13 2009-06-17 株式会社半导体能源研究所 半导体器件的制造方法
JP4858804B2 (ja) * 2004-08-31 2012-01-18 国立大学法人大阪大学 薄層化学トランジスター及びその製造方法
KR100606655B1 (ko) 2004-09-22 2006-08-01 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
KR100668407B1 (ko) * 2004-10-15 2007-01-16 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
KR100683685B1 (ko) 2004-10-28 2007-02-15 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
KR100593300B1 (ko) * 2004-11-10 2006-06-26 한국전자통신연구원 열경화성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터
KR100603393B1 (ko) 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
EP1811573A4 (en) * 2004-11-11 2010-03-24 Mitsubishi Chem Corp Field effect transistor
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP4865999B2 (ja) 2004-11-19 2012-02-01 株式会社日立製作所 電界効果トランジスタの作製方法
DE602005025074D1 (de) 2004-12-08 2011-01-13 Samsung Mobile Display Co Ltd Methode zur Herstellung einer Leiterstruktur eines Dünnfilmtransistors
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
KR100719547B1 (ko) 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100647695B1 (ko) 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR101219048B1 (ko) * 2005-07-14 2013-01-09 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR101186740B1 (ko) 2006-02-17 2012-09-28 삼성전자주식회사 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터
KR101249097B1 (ko) 2006-05-04 2013-03-29 삼성전자주식회사 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터
KR100777739B1 (ko) * 2006-05-26 2007-11-19 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR101198218B1 (ko) * 2006-06-19 2012-11-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
US20080161464A1 (en) * 2006-06-28 2008-07-03 Marks Tobin J Crosslinked polymeric dielectric materials and methods of manufacturing and use thereof
JP5470686B2 (ja) * 2006-08-04 2014-04-16 三菱化学株式会社 絶縁層、電子デバイス、電界効果トランジスタ及びポリビニルチオフェノール
KR100737383B1 (ko) 2006-09-11 2007-07-09 한국전자통신연구원 절연막, 이를 이용한 유기박막 트랜지스터 및 제조방법
KR101151106B1 (ko) * 2006-09-15 2012-06-01 삼성전자주식회사 유기 절연 고분자, 이를 이용하여 제조된 유기 절연층 및유기 박막 트랜지스터
KR101224723B1 (ko) * 2006-09-15 2013-01-21 삼성전자주식회사 유기 절연막 조성물, 이를 이용하여 제조된 유기 절연막 및유기 박막 트랜지스터
JP5196215B2 (ja) * 2006-09-29 2013-05-15 ソニー株式会社 半導体装置
WO2008066826A1 (en) 2006-11-28 2008-06-05 Polyera Corporation Photopolymer-based dielectric materials and methods of preparation and use thereof
KR20090065254A (ko) 2007-12-17 2009-06-22 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를 이용한유기 박막 트랜지스터
KR101004734B1 (ko) * 2008-07-29 2011-01-04 한국전자통신연구원 표면 에너지 제어를 이용한 유기 박막 트랜지스터 제조방법
KR101069585B1 (ko) 2009-01-15 2011-10-05 포항공과대학교 산학협력단 표면처리된 잉크젯 프린트용 기판
JP5605097B2 (ja) * 2010-09-03 2014-10-15 ソニー株式会社 電子素子の製造方法
US20160141530A1 (en) * 2013-06-11 2016-05-19 Sharp Kabushiki Kaisha Semiconductor element and semiconductor element manufacturing method
JP6034326B2 (ja) * 2014-03-26 2016-11-30 富士フイルム株式会社 半導体素子及び絶縁層形成用組成物
KR101811617B1 (ko) 2015-07-21 2017-12-26 부산대학교 산학협력단 열가교형 절연 고분자 및 이를 이용한 유기박막트랜지스터
EP3346504B1 (en) * 2015-09-02 2023-07-26 FUJIFILM Corporation Organic thin-film transistor manufacturing method, organic semiconductor composition, organic semiconductor film, and organic semiconductor film manufacturing method
JP7036200B2 (ja) * 2018-04-19 2022-03-15 Jsr株式会社 液晶配向剤、液晶配向膜、液晶素子及び重合体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131690A (ja) * 1997-07-11 1999-02-02 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法
JPH11330069A (ja) * 1998-05-08 1999-11-30 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法及びその形成装置
KR20010107440A (ko) * 2000-05-29 2001-12-07 성재갑 반도체 층간 절연용 재료 및 이를 이용한 반도체 장치
KR20020064465A (ko) * 2001-02-01 2002-08-09 주식회사 엘지화학 반도체 소자용 저 유전 절연재료의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
US5556706A (en) * 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
US6107117A (en) * 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US6344662B1 (en) * 1997-03-25 2002-02-05 International Business Machines Corporation Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
US5946551A (en) 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
KR100261119B1 (ko) * 1997-04-18 2000-08-01 김순택 광배향성고분자
KR100279043B1 (ko) * 1998-07-15 2001-01-15 윤종용 액정디스플레이용폴리말레이미드및폴리이미드광배향재
US6215130B1 (en) 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6777529B2 (en) * 2002-01-11 2004-08-17 Xerox Corporation Polythiophenes and devices thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131690A (ja) * 1997-07-11 1999-02-02 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法
JPH11330069A (ja) * 1998-05-08 1999-11-30 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法及びその形成装置
KR20010107440A (ko) * 2000-05-29 2001-12-07 성재갑 반도체 층간 절연용 재료 및 이를 이용한 반도체 장치
KR20020064465A (ko) * 2001-02-01 2002-08-09 주식회사 엘지화학 반도체 소자용 저 유전 절연재료의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120450B1 (ko) * 2006-08-04 2012-03-14 미쓰비시 가가꾸 가부시키가이샤 절연층, 전자 디바이스, 전계 효과 트랜지스터 및 폴리비닐티오페놀

Also Published As

Publication number Publication date
TW200404824A (en) 2004-04-01
KR20040028010A (ko) 2004-04-03
US6849870B2 (en) 2005-02-01
JP4304033B2 (ja) 2009-07-29
EP1416548A2 (en) 2004-05-06
EP1416548A3 (en) 2005-12-07
US20040065929A1 (en) 2004-04-08
JP2004115805A (ja) 2004-04-15

Similar Documents

Publication Publication Date Title
KR100524552B1 (ko) 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
US7553706B2 (en) TFT fabrication process
US7682867B2 (en) Organic thin-film transistor and manufacturing method thereof
US8114704B2 (en) Method for fabricating an organic thin film transistor
EP0852403A1 (en) Method of making an organic thin film transistor
KR20090012783A (ko) 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
US7507613B2 (en) Ambipolar organic thin-film field-effect transistor and making method
KR20050058062A (ko) 유기절연막 형성용 조성물 및 이를 사용하여 제조된유기절연막
US20060231829A1 (en) TFT gate dielectric with crosslinked polymer
KR100538542B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법
KR101064773B1 (ko) 유기박막 트랜지스터의 제조방법
KR100593300B1 (ko) 열경화성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터
KR20140002854A (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
KR101221761B1 (ko) 유기 반도체 물질의 산화 및 선택적 환원을 이용한 고성능유기 박막 트랜지스터의 제조방법
KR100696195B1 (ko) 저온 경화형 고분자 게이트 절연막 및 이를 적용한 유기박막 트랜지스터
KR100572854B1 (ko) 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
KR101102222B1 (ko) 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
WO2012141225A1 (ja) 有機半導体素子の製造方法
KR101743753B1 (ko) 표면 개질된 pema 절연막, pema 절연막의 표면 개질 방법 및 이를 적용한 유기박막 트랜지스터
Lee et al. Polymeric Flexible Field Effect Transistors using Oriented Poly (3-hexylthiophene-2, 5-diyl)

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20150916

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20170918

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20191022

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20191022