JP4304033B2 - 有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ - Google Patents

有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ Download PDF

Info

Publication number
JP4304033B2
JP4304033B2 JP2003331767A JP2003331767A JP4304033B2 JP 4304033 B2 JP4304033 B2 JP 4304033B2 JP 2003331767 A JP2003331767 A JP 2003331767A JP 2003331767 A JP2003331767 A JP 2003331767A JP 4304033 B2 JP4304033 B2 JP 4304033B2
Authority
JP
Japan
Prior art keywords
organic
thin film
group
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003331767A
Other languages
English (en)
Other versions
JP2004115805A (ja
Inventor
本 原 具
寅 成 宋
仁 敍 奇
桓 載 崔
銀 貞 鄭
仁 男 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004115805A publication Critical patent/JP2004115805A/ja
Application granted granted Critical
Publication of JP4304033B2 publication Critical patent/JP4304033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタに関し、さらに詳しくは、トランジスタの電気的性能を向上させることが可能な有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタに関する。
半導体特性を示す共役性有機高分子であるポリアセチレンが開発された後、高分子の合成方法の多様さ、繊維またはフィルム状への成形の容易さ、柔軟性、伝導性、低い生産費などといった有機高分子の特性のため、機能性電子素子および光素子など広範囲な分野で新しい素子として有機半導体に対する活発な研究が行われている。
このような伝導性高分子を用いた素子の中でも、有機物を活性膜として用いる有機薄膜トランジスタ(Organic Thin Film Transistor:OTFT)に関する研究は、1980年以来から始まり、近年には全世界にわたって多くの研究が行われつつある。前記OTFTは、Si−TFTとほぼ同一の構造を有するが、半導体領域にSiの代わりに有機化合物を使用するという点において異なる。このような有機薄膜トランジスタは、既存のSi薄膜を形成するためのプラズマCVD(Chemical Vapor Deposition)に代えて常圧のプリンティング工程で薄膜の形成が可能であり、ひいてはプラスチック基板を用いた連続工程(Roll to Roll)が可能であるうえ、低価のトランジスタを実現することができるという利点がある。
現在、有機薄膜トランジスタは能動型ディスプレイの駆動素子、スマートカード(smart card)および棚卸票(inventory tag)用プラスチックチップへの活用が予想されている。通常、電荷移動度、点滅比、しきい値電圧などで評価される有機薄膜トランジスタの性能は、現在α−Si TFTの性能に近付いており、有機活性膜の結晶度、基板と有機活性膜との界面の電荷特性、ソース/ドレイン電極と有機活性膜との界面のキャリア注入能力などの因子によって左右される。前記因子を改善する目的で、様々な方法が試みられている。特にしきい値電圧を減らすために、誘電率の大きい誘電体、例えばBaSr1−xTiO(BST)、Ta、YまたはTiOなどの強誘電性の絶縁物質とPbZrTi1−xTiO(PZT)、BiTi12、BaMgF、SrBi(Ta1−xNb、Ba(Zr1−xTi)O(BZT)、BaTiOまたはSrTiOなどの無機絶縁物質が用いられている(特許文献1参照)。有機薄膜トランジスタの場合、ゲート絶縁膜として酸化ケイ素膜を始めとした前記無機絶縁物質を使用しているが、このような無機酸化材料を使用する場合には、既存のケイ素と比較して工程上の利点がない。
一方、有機絶縁膜としてはポリイミド、ベンゾシクロブテン(benzocyclobutene)、フォトアクリル(photoacryl)などが使用されているが、無機絶縁膜を代替する程度までの素子特性を現していないのが実情である(特許文献2参照)。従って、有機薄膜トランジスタを実現するためには、有機活性化物質だけでなく、素子特性に優れ、且つプリンティング工程に有利な有機絶縁物質の開発が求められている。
米国特許第5,946,551号明細書 米国特許第6,232,157号明細書
本発明は、かかる従来の技術の問題点を解決するためのもので、その目的は、有機薄膜トランジスタの製造において有機活性膜の形成に有利な条件を提供し、素子特性を向上させることが可能な有機ゲート絶縁膜を提供することにある。
本発明の他の目的は、前記有機ゲート絶縁膜を用いて形成された有機薄膜トランジスタを提供することにある。
上記目的を達成するための本発明の一態様は、下記化学式(1)で表される有機絶縁高分子からなる有機ゲート絶縁膜に関するものである:
[式中、Rは下記化学式(2)で表され:
(式中、Rは下記グループIより選択され、グループIにおいて、nは0〜10の整数であり;
は、下記グループIIおよびIIIより選択され、少なくとも一つのRはグループIIより選択される光配向基であり;
は水素原子であるか、またはグループIVより選択され、グループIVにおいてXは水素原子、炭素数1〜13のアルキル基もしくはアルコキシ基、炭素数6〜20の芳香族基、ヘテロ原子が芳香族環に含まれた炭素数4〜14のヘテロ芳香族基、(OCHCH(pは0〜12の整数である)、フッ素原子または塩素原子であり、mは0〜18の整数である):
kは0〜3の整数であり、lは1〜5の整数であり、前記RおよびRがそれぞれ複数存在する場合には、各RおよびRは互いに異なってもよい);
mとnとの和は1であり、mは0.3〜0.7の実数、nは0.3〜0.7の実数であり、xとyとの和は1であり、xは0.3〜0.7の実数、yは0.3〜0.7の実数であり、iとjとの和は1であり、iは0〜1の実数、jは0〜1の実数である]。
本発明の他の態様は、基板上にゲート電極、ゲート絶縁膜、有機活性膜、ソース/ドレイン電極および保護膜、またはゲート電極、ゲート絶縁膜、ソース/ドレイン電極、有機活性膜および保護膜が順次積層されて形成された有機薄膜トランジスタにおいて、前記ゲート絶縁膜が前記有機絶縁高分子からなることを特徴とする有機薄膜トランジスタに関するものである。
本発明の有機ゲート絶縁膜を用いて製作した有機薄膜トランジスタは、有機絶縁膜上に形成される有機活性膜のグレインサイズが既存の無機絶縁膜上に形成された有機活性膜と比較して大幅に向上し、電荷移動も大きく向上する。
以下、本発明をより詳細に説明する。
本発明の有機ゲート絶縁膜は下記化学式(1)で表される有機絶縁高分子からなる:
[式中、Rは下記化学式(2)で表され:
(式中、Rは下記グループIより選択され、グループIにおいて、nは0〜10の整数であり;
は下記グループIIおよびIIIより選択され、少なくとも一つのRはグループIIより選択される光配向基であり;
は水素原子であるか、またはグループIVより選択され、グループIVにおいてXは水素原子、炭素数1〜13のアルキル基もしくはアルコキシ基、炭素数6〜20の芳香族基、ヘテロ原子が芳香族環に含まれた炭素数4〜14のヘテロ芳香族基、(OCHCH(pは0〜12の整数である)、フッ素原子または塩素原子であり、mは0〜18の整数である):
kは0〜3の整数であり、lは1〜5の整数であり、前記RおよびRがそれぞれ複数存在する場合には、各RおよびRは互いに異なってもよい);
mとnとの和は1であり、mは0.3〜0.7の実数、nは0.3〜0.7の実数であり、xとyとの和は1であり、xは0.3〜0.7の実数、yは0.3〜0.7の実数であり、iとjとの和は1であり、iは0〜1の実数、jは0〜1の実数である]。
また、nとm、XとYおよびiとjの比は、それぞれモル比を表す。ここで,n+m=1、X+Y=1およびi+j=1であることより、n、m、X、Y、iおよびjは、各構成単位のモル分率を表すことになる。さらに、n:mのモル比で存在する各構成単位、X:Yのモル比で存在する各構成単位、およびi:jのモル比で存在する各構成単位が重合体を形成する態様は特に制限されず、例えば、それぞれ交互共重合体、ランダム共重合体等の態様が例示され、当業者により適宜選択されうる。
本発明に係るゲート絶縁膜は、絶縁膜として用いられる有機絶縁高分子に光配向基を導入して有機活性膜の配向を増加させることにより電荷移動度を大きく向上させたことを特徴とする。本発明によれば、有機活性膜の形成に有利な条件を提供することにより、無機絶縁膜に代えて、トランジスタ等の素子を製作する際に有機活性膜のグレインサイズを増加させることができる。
このような有機絶縁高分子の効果は、有機活性膜と絶縁膜との界面特性を向上させることにより得られるものと考えられる。本発明においては、下記数式(1)によって測定しうる、形成された有機絶縁高分子膜と有機活性膜との表面エネルギーにより、前記界面特性が把握されうる:
本発明に係る有機絶縁高分子の前記表面エネルギーは35〜50mN/mの範囲内である。前記から、表面エネルギーが有機活性膜の形成時の結晶化の程度に影響を与えてグレインサイズを左右するものと判断される。
前記化学式(1)においてm、n、xおよびyの数値を上記のように限定することは薄膜の状態および効果がこれらの数値範囲内において優れるためである。前記数値範囲の外においても薄膜は形成されうるが、薄膜の状態およびその特性は良くない場合がある。
本発明の有機ゲート絶縁膜において、好ましくは、有機絶縁高分子は下記化学式(3)で表される:
[式中、mとnとの和は1であり、mは0.3〜0.7の実数、nは0.3〜0.7の実数である]。
なお、本発明の有機絶縁高分子の重量平均分子量は、好ましくは、5,000〜1,000,000、より好ましくは、10,000〜100,000である。
本発明の有機薄膜トランジスタは前記有機絶縁高分子を絶縁膜として含めたもので、前記トランジスタは、通常知られている構造、すなわち基板/ゲート電極/ゲート絶縁膜/有機活性膜/ソース・ドレイン電極、または基板/ゲート電極/ゲート絶縁膜/ソース・ドレイン電極/有機活性膜などの構造を有しうるが、これに限定されず、他の構造をも有しうる。
また本発明において、前記ゲート絶縁膜は、特に制限されないが、プリンティング、スピンコーティングまたはディッピング(dipping)によって薄膜に形成されることが好ましい。
前記有機活性膜としては、通常用いられる物質を使用することができ、例えばペンタセン(pentacene)、銅フタロシアニン(copper phthalocyanine)、ポリチオフェン(polythiophene)、ポリアニリン(polyaniline)、ポリアセチレン(polyacetylene)、ポリピロール(polypyrrole)、ポリフェニレンビニレン(polyphenylene vinylene)またはこれらの誘導体が挙げられるが、これに限定されない。
前記ゲート電極としては、通常用いられる物質を使用することができ、例えば金(Au)、銀(Ag)、ニッケル(Ni)、アルミニウム(Al)、ITO(indium tin oxide)、クロム(Cr)などが挙げられるが、これに限定されない。
前記ソースおよびドレイン電極としては、通常用いられる物質を使用することができ、例えば金、銀、ニッケル、アルミニウム、ITO、クロムなどが挙げられるが、これに限定されない。
以下、本発明を実施例によって詳細に説明するが、これらの実施例は本発明を説明するためのもので、本発明を制限するためのものではない。
実施例1:有機絶縁高分子S1をゲート絶縁膜として使用し、ペンタセンを活性膜とする有機薄膜トランジスタの製造
下記化学式(4)で表される有機絶縁高分子S1を用いて図1のような構造の有機薄膜トランジスタを製造した。
まず、洗浄されたケイ素(silicon)基板にCVD法によって厚さ3000Åの酸化ケイ素膜を蒸着させた。その後、真空蒸着法でAlを用いて厚さ2000Åのゲート電極を形成させた。次いで、有機絶縁高分子S1をNMPに10質量%の濃度で溶かし、スピンコーティング法によって前記ゲート電極上に1000rpmで7000Åの厚さにコートした後、窒素雰囲気中、100℃で1時間ベーキングした。次に、ペンタセンをOMBD(Organic molecular beam deposition)法によって真空度2×10−6torr(2.66×10−4Pa)、基板温度80℃、蒸着比0.3Å/secの条件で700Åの厚さに蒸着させた。ソース/ドレイン電極は金(Au)を材料として、チャネル長100μm、チャネル幅2mmのシャドーマスクを用いて真空蒸着法により形成させ、図1に示したトップコンタクト(top contact)方式の有機薄膜トランジスタを製造した。
上記で有機絶縁高分子S1上に形成されたペンタセン薄膜のXRDグラフを図3に、AFMイメージを図4にそれぞれ示し、製造された有機薄膜トランジスタの電流伝達曲線を図5に示した。
*XRDグラフ:KRUSS社、APD 1700を用いて測定
*AFMイメージ:PSIA社、AutoProbe CP Researchを用いて測定
*電流伝達曲線:Hewlett Packard社、Semiconductor parameter analyzer HP4155aを用いて測定。
実施例2:有機絶縁高分子S2をゲート絶縁膜として使用し、ペンタセンを活性膜とする有機薄膜トランジスタの製造
下記化学式(5)で表される有機絶縁高分子S2を用いて図1のような構造の有機薄膜トランジスタを製造した。
有機絶縁高分子S2をシクロヘキサノンに5質量%の濃度で溶かし、スピンコーティング法によってゲート電極上に2000rpmで2163Åの厚さにコートした後、窒素雰囲気中、100℃で1時間ベーキングした。その後、350nm、1000mJのUVで光配向を行ったことを除いては実施例1と同一の方法により有機薄膜トランジスタの製造を行った。
上記で有機絶縁高分子S2上に形成されたペンタセン薄膜のXRDグラフを図6に、AFMイメージを図7にそれぞれ示し、製造された有機薄膜トランジスタの電流伝達曲線を図8に示した。
実施例3:有機絶縁高分子S3をゲート絶縁膜として使用し、ペンタセンを活性膜とする有機薄膜トランジスタの製造
下記化学式(6)で表される有機絶縁高分子S3を用いて図1のような構造の有機薄膜トランジスタを製造した。
有機絶縁高分子S3をシクロヘキサノンに5質量%の濃度で溶かし、スピンコーティング法によってゲート電極上に1000rpmで3084Åの厚さにコートした後、窒素雰囲気中、100℃で1時間ベーキングし、その後実施例2と同一の方法により光配向を行った。その他の製造条件は実施例1と同一であった。
上記で有機絶縁高分子S3上に形成されたペンタセン薄膜のXRDグラフを図9に、AFMイメージを図10にそれぞれ示し、製造された有機薄膜トランジスタの電流伝達曲線を図11に示した。
実施例4:有機絶縁高分子S4をゲート絶縁膜として使用し、ペンタセンを活性膜とする有機薄膜トランジスタの製造
下記化学式(7)で表される有機絶縁高分子S4を用いて図1のような構造の有機薄膜トランジスタを製造した。
有機絶縁高分子S4をシクロヘキサノンに5質量%の濃度で溶かし、スピンコーティング法によってゲート電極上に1000rpmで2900Åの厚さにコートした後、窒素雰囲気中、100℃で1時間ベーキングし、その後実施例2と同一の方法により光配向を行った。その他の製造条件は実施例1と同一であった。
上記で有機絶縁高分子S4上に形成されたペンタセン薄膜のXRDグラフを図12に、AFMイメージを図13にそれぞれ示し、製造された有機薄膜トランジスタの電流伝達曲線を図14に示した。
実施例5:有機絶縁高分子S1をゲート絶縁膜として使用し、伝導性高分子P3HTを活性膜とする有機薄膜トランジスタの製造
ペンタセンの代わりに伝導性高分子を用いて活性膜を形成することを除いては実施例1と同一の方法により有機薄膜トランジスタを製造した。伝導性高分子のP3HT(Poly(3−hexylthiophene−2,5−diyl)はAldrich社から購入し、精製して使用した。このP3HTをクロロホルムに1質量%の濃度で溶かし、ゲート電極上に2000rpmで2160Åの厚さにコートした後、窒素雰囲気中、100℃で1時間ベーキングして有機活性膜を形成させた。
上記で製造された有機薄膜トランジスタの電流伝達曲線を図15に示した。
各実施例において、製造されたペンタセン薄膜について測定されたXRDピークの値を報告資料(Journal of Non−Crystalline Solids 299−302,2002、pp.1042−1046)と比較した。その結果、ペンタセン薄膜がうまく形成されたことが分かり、有機絶縁膜上に蒸着された有機活性膜のグレインサイズは約2〜3μm程度の範囲であった。これは無機薄膜上に自己組立体物質のOTS(Octadecyltrichlorosilane)を処理することにより形成されたグレインのサイズ1μm(Jpn.J.Appl.Phys. Vol.41(2002)pp.2730−2734)より2〜3倍大きいサイズである。
比較例1:SiOをゲート絶縁膜として使用し、ペンタセンを活性膜とする有機薄膜トランジスタの製造
本比較例では、図2に示した構造のようなボトムコンタクト(bottom contact)方式の有機薄膜トランジスタを製作した(OTS膜は省く)。本比較例では、半導体工程において現在使用されている、ウェット化学洗浄方法のRCA洗浄法を用いてSi基板の表面を処理した。前記基板は高準位でドープされたp+−Siであり、ドープされたSiをゲートとして使用した。前記基板上に熱酸化工程法によって992ÅのSiOを成長させ、これをさらにRCA方法を用いて洗浄した。洗浄後、100℃で15分間脱水ベーキングを行った。ドープされたケイ素基板をゲートとして用いるため、SiOを次の方法で部分的にエッチングした。まず、ヘキサメチルジシラザン(Hexamethyldisilazane)をスピンコーター(Spin−coater)(RAURELL、WS−400−6NPP)を用いて3000rpm、10秒の条件で下塗りした後、フォトレジスト(Positive PR Az 1512)を2000rpm、15秒の条件で塗布し、さらに100℃で15分間、ソフトベーキングを行った。部分エッチングのためにMask aligner(Karlsuss、MJB3)を用いて部分エッチングウィンドウ形成用光学マスクを介して40秒間露光を行った。その後、現像液(AZ 300 MIF Developer、Clariant)を用いて現像した。現像後、流れる脱イオン水で現像液を除去しNガスで水分を除去した後、温度100℃で15分間ハードベーキングを行った。SiOのエッチング率を調節するためには、NHFを混ぜて作ったBHF(buffered HF)を使用し、本比較例においては、50%HF、脱イオン水およびNHFを1:3:3の割合で希釈させて酸化膜をエッチングし、ゲートを形成させた。
さらにフォトレジストにより塗布し、ベーキングした後、ソース/ドレインパターンをリフトオフ(lift−off)工程により形成させた。ソース/ドレイン電極としては熱蒸着が容易で5.1eVと大きい仕事関数を有するAuを使用した。
ソースおよびドレインが形成された素子は、最終的にチャネル長10μm、チャネル幅2mmのシャドーマスクを用いてペンタセンをOMBD法によって真空度2×10−6torr(2.66×10−4Pa)、基板温度80℃、蒸着比0.3Å/secの条件で700Åの厚さに蒸着させた。製造した有機薄膜トランジスタは、図2に示すように逆コプラナー型であって、ゲート電極はソース/ドレインの反対側に位置し、その上にペンタセンが蒸着された形態である。なお、ペンタセン(Aldrich社製、純度99.8%)粉末は購入後、精製せずに使用した。
上記で形成されたペンタセン薄膜のAFMイメージを図16に、製造された有機薄膜トランジスタの電流伝達曲線を図17にそれぞれ示した。
比較例2:OTSで表面処理したSiOをゲート絶縁膜として使用し、ペンタセンを活性膜とする有機薄膜トランジスタの製造
ソースおよびドレイン電極が形成された基板を、クロロホルムに0.1Mの濃度で溶解させたOTS溶液に24時間浸漬させる自己整列方法を用いて、SiO酸化膜にOTS膜を形成させたこと以外は、前記比較例1と同一の方法を用いて、有機薄膜トランジスタを製造した。
上記で形成されたペンタセン薄膜のAFMイメージを図18に、製造された素子の電流伝達曲線を図19にそれぞれ示した。
比較例3:OTSで表面処理したSiOをゲート絶縁膜として使用し、伝導性高分子P3HTを活性膜とする有機薄膜トランジスタの製造
有機活性膜としてペンタセンの代わりに伝導性高分子P3HTを使用することを除いては、前記比較例2と同一の方法を用いて、有機薄膜トランジスタを製造した。Aldrichから購入して精製したP3HTを、クロロホルムに1質量%の濃度で溶かした後、ゲート電極上に2000rpmで2169Åの厚さにコートし、その後窒素雰囲気中、100℃でベーキングして有機活性膜を形成させた。
上記で製造された有機薄膜トランジスタの電流伝達曲線を図20に示す。
[物性測定方法]
1)ゲート絶縁膜の表面エネルギーの測定
有機絶縁高分子(S1〜S4)薄膜、SiO薄膜、OTSで処理されたSiO薄膜が形成された試片を用いて表面エネルギーを測定した。表面エネルギーの測定は、KRUSS社のDrop shape Analysis System(DSA 10 MK2)を用いて次の方法により行った。
ステージ(stage)の温度を25℃に合わせた後、測定する試片を載置した。次いで、3つのシリンジ(syringe)に脱イオン水、ジヨードメタンおよびホルムアミドをそれそれぞれ注入し、その1つのシリンジを試片の垂直方向に立設させた。その後、モニタにシリンジの針先と試片が見えるように顕微鏡の距離と焦点を合わせてステージを左右に調節した。シリンジのネジを回して液滴を一滴落とし、10秒経過後、基準線(baseline)を合わせて接触角度を測定した。残り2種の液体に対しても同一の方法で測定した。最後に、3種の液体を用いて測定した接触角度を分析プログラム(Drop shape analysis(DSA),ver.1.70.0.81,KRUSS)を用いて表面エネルギーを計算した。この方法により測定された表面エネルギーの結果を表1に示した。
2)有機薄膜トランジスタの電気的特性の評価
実施例1〜5および比較例1〜3で製造された素子を用いて電荷移動度を測定した。電荷移動度は、Hewlett Packard社のSemiconductor parameter analyzer(HP4155A)で測定した電流伝達特性曲線から、下記の数式(2)で表される飽和領域(saturation region)の電流式を用いて計算した。
数式(2)を(ISD1/2のV関係式グラフに変形し、その式のグラフの傾きから下記の数式(3)を参照して電荷移動度μFETを求めた。求めた電荷移動度の結果を表1に示した。
(ISD:ソース/ドレイン電流、μFETまたはμ:電荷移動度、C:酸化膜静電容量、W:チャネル幅、L:チャネル長、V:ゲート電圧、V:しきい値電圧)。
3)グレインサイズの測定
グレインサイズは有機絶縁膜上に蒸着されたペンタセン薄膜のAFMイメージに表示されているスケールを参照して求め、その値を平均することにより算出した。算出したグレインサイズの結果を表1に示した。
表1より、本発明の有機絶縁高分子を使用した場合、活性膜物質に関係なく電荷移動度が大幅に向上したことが示され、特に電荷移動度が有機絶縁膜の表面エネルギーに影響されることが示された。
実施例1〜5において製造された素子の構造を示す断面図である。 比較例1〜3において製造された素子の構造を示す断面図である。 実施例1において有機絶縁膜S1上に蒸着されたペンタセン薄膜のXRDグラフである。 実施例1において有機絶縁膜S1上に蒸着されたペンタセン薄膜のAFM(Atomic Force Microscope)イメージである。 実施例1の有機薄膜トランジスタを用いて測定した電流伝達特性曲線である。 実施例2において有機絶縁膜S2上に蒸着されたペンタセン薄膜のXRDグラフである。 実施例2において有機絶縁膜S2上に蒸着されたペンタセン薄膜のAFMイメージである。 実施例2の有機薄膜トランジスタを用いて測定した電流伝達特性曲線である。 実施例3において有機絶縁膜S3上に蒸着されたペンタセン薄膜のXRDグラフである。 実施例3において有機絶縁膜S3上に蒸着されたペンタセン薄膜のAFMイメージである。 実施例3の有機薄膜トランジスタを用いて測定した電流伝達特性曲線である。 実施例4において有機絶縁膜S4上に蒸着されたペンタセン薄膜のXRDイメージである。 実施例4において有機絶縁膜S4上に蒸着されたペンタセン薄膜のAFMイメージである。 実施例4の有機薄膜トランジスタを用いて測定した電流伝達特性曲線である。 実施例5の有機薄膜トランジスタを用いて測定した電流伝達特性曲線である。 比較例1においてSiO上に蒸着されたペンタセン薄膜のAFMイメージである。 比較例1の有機薄膜トランジスタを用いて測定した電流伝達特性曲線である。 比較例2においてOTSを処理したSiO上に蒸着されたペンタセン薄膜のAFMイメージである。 比較例2の有機薄膜トランジスタを用いて測定した電流伝達特性曲線である。 比較例3の有機薄膜トランジスタを用いて測定した電流伝達特性曲線である。
符号の説明
1…基板、
2…ゲート電極、
3…有機ゲート絶縁膜(図1)、またはSiOゲート絶縁膜(図2)、
4…ソース電極、
5…ドレイン電極、
6…有機活性膜、
7…自己組立体。

Claims (6)

  1. 下記化学式(1)で表される有機絶縁高分子からなる有機ゲート絶縁膜:
    [式中、Rは下記化学式(2)で表され:
    (式中、Rは下記グループIより選択され、グループIにおいて、nは0〜10の整数であり;
    は、下記グループIIおよびIIIより選択され、少なくとも一つのRはグループIIより選択される光配向基であり;
    は水素原子であるか、またはグループIVより選択され、グループIVにおいてXは水素原子、炭素数1〜13のアルキル基もしくはアルコキシ基、炭素数6〜20の芳香族基、ヘテロ原子が芳香族環に含まれた炭素数4〜14のヘテロ芳香族基、(OCHCH(pは0〜12の整数である)、フッ素原子または塩素原子であり、mは0〜18の整数である):
    kは0〜3の整数であり、lは1〜5の整数であり、前記RおよびRがそれぞれ複数存在する場合には、各RおよびRは互いに異なってもよい);
    mとnとの和は1であり、mは0.3〜0.7の実数、nは0.3〜0.7の実数であり、xとyとの和は1であり、xは0.3〜0.7の実数、yは0.3〜0.7の実数であり、iとjとの和は1であり、iは0〜1の実数、jは0〜1の実数である]。
  2. 前記有機絶縁高分子が下記化学式(3)で表されることを特徴とする、請求項1に記載の有機ゲート絶縁膜:
    [式中、mとnとの和は1であり、mは0.3〜0.7の実数、nは0.3〜0.7の実数である]。
  3. 基板上にゲート電極、ゲート絶縁膜、有機活性膜、ソース/ドレイン電極および保護膜、またはゲート電極、ゲート絶縁膜、ソース/ドレイン電極、有機活性膜および保護膜が順次積層されて形成された有機薄膜トランジスタにおいて、前記ゲート絶縁膜が請求項1に記載の有機ゲート絶縁膜であることを特徴とする、有機薄膜トランジスタ。
  4. 前記ゲート絶縁膜は、プリンティング、スピンコーティングまたはディッピングによって薄膜に形成されることを特徴とする、請求項3に記載の有機薄膜トランジスタ。
  5. 前記有機活性膜は、ペンタセン、銅フタロシアニン、ポリチオフェン、ポリアニリン、ポリアセチレン、ポリピロール、ポリフェニレンビニレンおよびこれらの誘導体からなる群より選択される物質で形成されることを特徴とする、請求項3または4に記載の有機薄膜トランジスタ。
  6. 前記ゲート電極は、金、銀、ニッケル、アルミニウム、酸化インジウムスズ(ITO)およびクロムからなる群より選択される物質で形成され、前記ソース電極およびドレイン電極がそれぞれ金、銀、ニッケル、アルミニウム、酸化インジウムスズ(ITO)およびクロムからなる群より選択される物質で形成されることを特徴とする、請求項3〜5のいずれか1項に記載の有機薄膜トランジスタ。
JP2003331767A 2002-09-28 2003-09-24 有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ Expired - Fee Related JP4304033B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0059061A KR100524552B1 (ko) 2002-09-28 2002-09-28 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터

Publications (2)

Publication Number Publication Date
JP2004115805A JP2004115805A (ja) 2004-04-15
JP4304033B2 true JP4304033B2 (ja) 2009-07-29

Family

ID=32040941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331767A Expired - Fee Related JP4304033B2 (ja) 2002-09-28 2003-09-24 有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ

Country Status (5)

Country Link
US (1) US6849870B2 (ja)
EP (1) EP1416548A3 (ja)
JP (1) JP4304033B2 (ja)
KR (1) KR100524552B1 (ja)
TW (1) TW200404824A (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058062A (ko) 2003-12-11 2005-06-16 삼성전자주식회사 유기절연막 형성용 조성물 및 이를 사용하여 제조된유기절연막
KR101039024B1 (ko) * 2004-06-14 2011-06-03 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
US9150953B2 (en) * 2004-08-13 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including organic semiconductor
JP4858804B2 (ja) * 2004-08-31 2012-01-18 国立大学法人大阪大学 薄層化学トランジスター及びその製造方法
KR100606655B1 (ko) 2004-09-22 2006-08-01 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
KR100668407B1 (ko) * 2004-10-15 2007-01-16 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
KR100683685B1 (ko) * 2004-10-28 2007-02-15 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
KR100603393B1 (ko) 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100593300B1 (ko) * 2004-11-10 2006-06-26 한국전자통신연구원 열경화성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터
KR101192615B1 (ko) * 2004-11-11 2012-10-18 미쓰비시 가가꾸 가부시키가이샤 전계 효과 트랜지스터
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP4865999B2 (ja) 2004-11-19 2012-02-01 株式会社日立製作所 電界効果トランジスタの作製方法
EP1670079B1 (en) 2004-12-08 2010-12-01 Samsung Mobile Display Co., Ltd. Method of forming a conductive pattern of a thin film transistor
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
KR100719547B1 (ko) 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100647695B1 (ko) 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR101219048B1 (ko) * 2005-07-14 2013-01-09 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR101186740B1 (ko) 2006-02-17 2012-09-28 삼성전자주식회사 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터
KR101249097B1 (ko) 2006-05-04 2013-03-29 삼성전자주식회사 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터
KR100777739B1 (ko) * 2006-05-26 2007-11-19 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR101198218B1 (ko) * 2006-06-19 2012-11-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
US20080161464A1 (en) * 2006-06-28 2008-07-03 Marks Tobin J Crosslinked polymeric dielectric materials and methods of manufacturing and use thereof
US8207524B2 (en) * 2006-08-04 2012-06-26 Mitsubishi Chemical Corporation Insulating layer, electronic device, field effect transistor, and polyvinylthiophenol
JP5470686B2 (ja) * 2006-08-04 2014-04-16 三菱化学株式会社 絶縁層、電子デバイス、電界効果トランジスタ及びポリビニルチオフェノール
KR100737383B1 (ko) 2006-09-11 2007-07-09 한국전자통신연구원 절연막, 이를 이용한 유기박막 트랜지스터 및 제조방법
KR101224723B1 (ko) * 2006-09-15 2013-01-21 삼성전자주식회사 유기 절연막 조성물, 이를 이용하여 제조된 유기 절연막 및유기 박막 트랜지스터
KR101151106B1 (ko) * 2006-09-15 2012-06-01 삼성전자주식회사 유기 절연 고분자, 이를 이용하여 제조된 유기 절연층 및유기 박막 트랜지스터
JP5196215B2 (ja) * 2006-09-29 2013-05-15 ソニー株式会社 半導体装置
EP2089442B1 (en) 2006-11-28 2014-10-01 Polyera Corporation Photopolymer-based dielectric materials and methods of preparation and use thereof
KR20090065254A (ko) 2007-12-17 2009-06-22 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를 이용한유기 박막 트랜지스터
KR101004734B1 (ko) * 2008-07-29 2011-01-04 한국전자통신연구원 표면 에너지 제어를 이용한 유기 박막 트랜지스터 제조방법
KR101069585B1 (ko) 2009-01-15 2011-10-05 포항공과대학교 산학협력단 표면처리된 잉크젯 프린트용 기판
JP5605097B2 (ja) * 2010-09-03 2014-10-15 ソニー株式会社 電子素子の製造方法
WO2014199672A1 (ja) * 2013-06-11 2014-12-18 シャープ株式会社 半導体素子、および半導体素子の製造方法
JP6034326B2 (ja) * 2014-03-26 2016-11-30 富士フイルム株式会社 半導体素子及び絶縁層形成用組成物
KR101811617B1 (ko) 2015-07-21 2017-12-26 부산대학교 산학협력단 열가교형 절연 고분자 및 이를 이용한 유기박막트랜지스터
WO2017038948A1 (ja) * 2015-09-02 2017-03-09 富士フイルム株式会社 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機半導体組成物、有機半導体膜および有機半導体膜の製造方法
CN111602087B (zh) * 2018-04-19 2023-03-24 Jsr株式会社 液晶取向剂、液晶取向膜、液晶元件、聚合体及化合物

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
US5556706A (en) * 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
US6107117A (en) * 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US6344662B1 (en) * 1997-03-25 2002-02-05 International Business Machines Corporation Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
US5946551A (en) 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
KR100261119B1 (ko) * 1997-04-18 2000-08-01 김순택 광배향성고분자
JPH1131690A (ja) * 1997-07-11 1999-02-02 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法
JP3756666B2 (ja) * 1998-05-08 2006-03-15 松下電器産業株式会社 多孔質膜の形成方法及びその形成装置
KR100279043B1 (ko) * 1998-07-15 2001-01-15 윤종용 액정디스플레이용폴리말레이미드및폴리이미드광배향재
US6215130B1 (en) 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
KR100425242B1 (ko) * 2000-05-29 2004-03-30 주식회사 엘지화학 반도체 층간 절연용 재료 및 이를 이용한 반도체 장치
KR100373215B1 (ko) * 2001-02-01 2003-02-25 주식회사 엘지화학 반도체 소자용 저 유전 절연재료의 제조방법
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6777529B2 (en) * 2002-01-11 2004-08-17 Xerox Corporation Polythiophenes and devices thereof

Also Published As

Publication number Publication date
US20040065929A1 (en) 2004-04-08
US6849870B2 (en) 2005-02-01
EP1416548A2 (en) 2004-05-06
KR20040028010A (ko) 2004-04-03
TW200404824A (en) 2004-04-01
EP1416548A3 (en) 2005-12-07
JP2004115805A (ja) 2004-04-15
KR100524552B1 (ko) 2005-10-28

Similar Documents

Publication Publication Date Title
JP4304033B2 (ja) 有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ
KR101379616B1 (ko) 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
EP1679754B1 (en) Organic thin film transistor including fluorine-based polymer thin film
US7605396B2 (en) Field effect type organic transistor and process for production t hereof
US7682867B2 (en) Organic thin-film transistor and manufacturing method thereof
JP4194436B2 (ja) 電界効果型有機トランジスタ
US8114704B2 (en) Method for fabricating an organic thin film transistor
EP0852403A1 (en) Method of making an organic thin film transistor
KR20050039730A (ko) 실록산 중합체 계면을 갖는 유기 박막 트랜지스터
JPH10270712A (ja) 薄膜トランジスタ・デバイスの構造
US20060220009A1 (en) Tft having a fluorocarbon-containing layer
KR20080040119A (ko) 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
KR101186725B1 (ko) 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터 및 이의 제조방법
KR20060091887A (ko) 고차가지형 고분자에 분산된 고유전율 절연체를 포함하는유기 절연체 조성물 및 이를 이용한 유기박막 트랜지스터
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
US7586119B2 (en) Low temperature-cured polymer gate insulation layer and organic thin film transistor using the same
JP2005158765A (ja) 電界効果型有機トランジスタおよびその製造方法
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
KR101102222B1 (ko) 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
KR100572854B1 (ko) 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
KR101743753B1 (ko) 표면 개질된 pema 절연막, pema 절연막의 표면 개질 방법 및 이를 적용한 유기박막 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4304033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees