KR100719547B1 - 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치 - Google Patents

유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치 Download PDF

Info

Publication number
KR100719547B1
KR100719547B1 KR1020050024564A KR20050024564A KR100719547B1 KR 100719547 B1 KR100719547 B1 KR 100719547B1 KR 1020050024564 A KR1020050024564 A KR 1020050024564A KR 20050024564 A KR20050024564 A KR 20050024564A KR 100719547 B1 KR100719547 B1 KR 100719547B1
Authority
KR
South Korea
Prior art keywords
derivatives
thin film
organic
semiconductor layer
organic thin
Prior art date
Application number
KR1020050024564A
Other languages
English (en)
Other versions
KR20060102697A (ko
Inventor
서민철
구재본
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050024564A priority Critical patent/KR100719547B1/ko
Priority to JP2006061413A priority patent/JP4503544B2/ja
Priority to US11/378,557 priority patent/US7572668B2/en
Priority to CN2006100673736A priority patent/CN1848477B/zh
Publication of KR20060102697A publication Critical patent/KR20060102697A/ko
Application granted granted Critical
Publication of KR100719547B1 publication Critical patent/KR100719547B1/ko
Priority to US12/504,312 priority patent/US7956354B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]

Abstract

본 발명은 유기 반도체층의 표면손상을 방지할 수 있는 유기박막을 패터닝하는 방법을 개시한다. 또한 본 발명은 유기 반도체층의 표면손상을 방지하고 오프 전류를 감소시킬 수 있는 유기 박막 트래지스터 및 그의 제조방법과 유기박막 트랜지스터를 구비한 유기전계 발광표시장치를 개시한다.
본 발명의 유기박막 패터닝방법은 기판상에 유기박막을 형성하는 단계와; 상기 유기박막의 일부분상에 마스크물질을 선택적으로 프린팅하는 단계와; 상기 유기막박중 노출된 부분을 건식식각하는 단계와; 상기 마스크물질을 제거하는 단계를 포함한다.

Description

유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및 그의 제조방법과 유기 박막 트랜지스터를 구비한 평판표시장치{Method for patterning organic semiconductor layer, OTFT and Fabrication method using the same and flat panel display with OTFT}
도 1은 종래의 유기 박막 트랜지스터의 단면도,
도 2는 종래의 박막 트랜지스터에 있어서, 레이저 어블레이션법으로 유기 반도체층을 패터닝한 경우 유기 반도체층의 표면손상을 보여주는 도면,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 유기 반도체층을 패터닝하는 방법을 설명하기 위한 단면도,
도 4는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 단면도,
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 단면도,
도 6a 내지 도 6d는 본 발명의 유기 박막 트랜지스터에 있어서, 유기 반도체층의 패턴을 보여주는 평면도,
도 7은 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터의 단면도,
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 단면도,
도 9는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터를 구비한 유기전계 발광표시장치의 단면도,
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 유기박막 트랜지스터 300 : 유기전계 발광표시장치
110, 210, 310 : 기판 135, 255 : 반도체층
121, 125, 241,245 : 소오스/드레인 전극
140, 230 : 게이트 절연막 155, 225 : 게이트
160, 260 : 마스크물질
본 발명은 유기 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 유기 반도체층의 표면손상을 방지할 수 있는 유기 박막 패터닝방법에 관한 것이다. 또한 본 발명은 유기 반도체층의 표면손상을 방지하고 오프 전류를 감소시킬 수 있는 유기 박막 트래지스터 및 그의 제조방법과 유기박막 트랜지스터를 구비한 유기전계 발광표시장치를 개시한다.
유기 박막 트랜지스터는 차세대 디스플레이장치의 구동소자로서 활발한 연구가 진행되고 있다. 유기 박막 트랜지스터(OTFT, organic thin film transistor)는 반도체층으로 실리콘막 대신에 유기막을 사용하는 것으로서, 유기막의 재료에 따라 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막 트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막 트랜지스터로 분류된다.
이러한 유기 박막 트랜지스터를 스위칭 소자로 사용하는 유기 전계 발광표시장치는 적어도 2개의 유기박막 트랜지스터, 예를 들어 하나의 스위칭 유기 박막 트랜지스터 및 하나의 구동 유기 박막 트랜지스터와 하나의 캐패시터 그리고 상, 하부전극사이에 유기막층이 개재된 유기전계 발광소자를 구비한다.
통상적으로, 플렉서블 유기전계 발광표시장치는 기판으로 플렉서블 기판을 사용하고, 상기 플렉서블 기판은 플라스틱 기판 등을 포함한다. 플라스틱 기판은 열안정성이 매우 취약하여 저온공정을 이용하여 유기 전계 발광표시장치를 제조하는 것이 요구되고 있다.
이에 따라 반도체층으로 유기막을 사용하는 유기 박막 트랜지스터는 저온공정이 가능하므로, 플렉서블 유기전계 발광표시장치의 스위칭소자로서 각광을 받고 있다.
국내특허 공개공보 2004-0028010호에는 박막증착시간을 단축시킬 수 있으며, 정공이동도를 향상시킬 수 있는 펜타센 박막 트랜지스터를 개시하였다. 국내특허공보 2004-0084427호에는 트랜지스터의 전기적 성능을 향상시킬 수 있는 유기 박막 트랜지스터의 소자구조 및 그 제조방법에 관한 것이다. 또한, 일본특허 공개공보 2003-92410호에는 채널영역이 라디칼(radical)을 갖는 유기화합물로 구성되어, 캐리어 이동도와 온/오프전류비를 향상시킬 수 있는 박막 트랜지스터를 개시하였다.
도 1은 종래의 탑게이트구조를 갖는 유기 박막 트랜지스터의 단면도를 도시 한 것이다.
도 1을 참조하면, 종래의 유기 박막 트랜지스터(10)는 기판(11)상에 형성된 게이트 전극(12)과, 상기 게이트 전극(12)을 포함한 기판상에 형성된 게이트 절연막(13)과, 상기 게이트 절연막(13)상에 형성된 소오스/드레인 전극(14), (15)과, 상기 소오스/드레인 전극(14), (15) 및 게이트 절연막(13)상에 형성된 유기 반도체층(16)을 구비한다.
상기한 바와 같은 구조를 갖는 종래의 유기 박막 트랜지스터는 반도체(16)이 유기반도체층을 포함하며, 상기 반도체층(16)이 패터닝되지 않고 기판상에 전면적으로 형성된다. 그러므로, 유기박막층과의 사이에 캐리어, 예를 들어 정공이 축적되어 원하지 않는 누설전류가 흐르는 문제점이 있었다.
이를 해결하기 위하여 유기 반도체층을 레이저 어블레이션법으로 패터닝하는 경우에는, 도 2에 도시된 바와같이 패터닝된 반도체층의 에지부분에서 레이저에 의한 열변성이나 리캐스팅되는(recasting) 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 유기반도체층의 표면손상없이 유기 반도체층을 패터닝할 수 있는 유기 박막 패터닝방법을 제공하는 데 있다.
본 발명의 다른 목적은 오프전류를 감소시키고 유기 반도체층의 표면손상을 방지할 수 있는 유기 박막 트랜지스터 및 그의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 오프전류가 감소되고 유기 반도체층의 표면특성이 개선된 유기 박막 트랜지스터를 구비한 유기전계 발광표시장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 기판상에 유기박막을 형성하는 단계와; 상기 유기박막의 일부분상에 마스크물질을 선택적으로 프린팅하는 단계와; 상기 마스크물질을 이용하여 상기 유기박막중 노출된 부분을 건식식각하는 단계와; 상기 마스크물질을 제거하는 단계를 포함하는 유기박막 패터닝방법을 제공하는 것을 특징으로 한다.
상기 유기박막은 유기반도체층을 포함하고, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테 트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기물질을 포함한다.
상기 유기박막은 O2 애싱공정을 통해 건식식각한다. 상기 마스크물질은 저점도 파라핀 왁스 또는 그리스 계통의 물질을 포함한다. 상기 마스크물질은 노말 헥산을 이용한 세정공정을 통해 제거한다.
또한, 본 발명은 기판상에 소오스/드레인 전극을 형성하는 단계와; 상기 소오스/드레인 전극과 기판상에 유기 반도체층을 형성하는 단계와; 상기 유기 반도체층의 일부분상에 마스크물질을 선택적으로 프린팅하는 단계와; 상기 마스크물질을 이용하여 상기 유기 반체층을 건식식각하여 패터닝하는 단계와; 기판상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막상에 게이트전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 기판상에 게이트 전극을 형성하는 단계와; 상기 기판상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막상에 소오스/드레인 전극을 형성하는 단계와; 상기 기판상에 유기 반도체층을 형성하는 단계와; 상기 유기 반도체층의 일부분상에 마스크물질을 선택적으로 형성하는 단계와; 상기 마스크물질을 이용하여 상기 유기 반체층을 건식식각하여 패터닝하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 상기한 바와 같이 기재된 제조방법에 의하여 제조되는 유기 박막 트랜지스터 및 이를 구비한 평판표시장치를 제공하는 것을 특징으로 한다.
본 발명의 평판표시장치는 열과 행의 매트릭스형태로 배열되고, 각각 적어도 하나의 유기 박막 트랜지스터를 구비하는 다수의 화소를 구비하며, 상기 상기 유기 박막 트랜지스터는 게이트, 소오스/드레인 전극 및 반도체층을 포함하며, 상기 반도체층은 소오스/드레인 전극과 이들사이의 부분에 적어도 대응하는 박스형태, 열 또는 행방향으로 연장되는 라인형태 그리고 열과 행방향으로 연장되는 메쉬형태중 하나의 패턴을 갖는다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 유기 박막을 패터닝하는 방법을 설명하기 위한 단면도를 도시한 것이다.
도 3a는 기판(31)상에 유기박막(32)을 형성한다. 상기 기판(31)은 바람직하게는 플라스틱기판을 포함하고, 상기 유기박막(33)은 바람직하게는 유기 반도체층을 포함한다.
상기 기판(31)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함한다.
상기 유기 반도체층(33)은 펜타센(pentacene), 테트라센(tetracene), 안트라 센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기막을 포함한다.
도 3b를 참조하면, 상기 유기박막(33)상에 마스크물질(35)을 선택적으로 프린팅한다. 상기 마스크물질(35)은 후속의 유기막을 패터닝하기 위한 건식식각공정시 유기막의 두께와 식각율을 고려한 두께를 갖는 것이 바람직하다. 상기 마스크 물질(35)로는 예를 들어 저점도 파라핀 왁스(paraffin wax) 또는 그리스(grease) 계통의 물질을 사용하며, 유기박막(33)중 원하는 부분에만 선택적으로 형성한다.
도 3c를 참조하면, 상기 마스크물질(35)을 이용하여 상기 유기박막(33)중 노출된 부분을 식각하여 유기박막(33)을 패터닝한다. 이때, 상기 유기막(33)은 O2 애 싱공정을 이용한 건식식각법으로 식각한다. 도 3d를 참조하면, 상기 마스크물질(35)을 노말 헥산(n-Hexane)을 이용한 세정공정을 통해 제거하면 유기박막패턴(37)이 형성된다.
본 발명의 실시예는 마스크물질로 왁스 또는 그리스계통의 물질을 이용하여 건식식각방법으로 유기 반도체층을 패터닝하는 방법 뿐만 아니라 다양한 유기물질을 왁스 또는 그리스계통의 물질을 이용하여 건식식각방법으로 패터닝하는 데에도 적용 가능하다.
도 4는 본 발명의 일 실시예에 따른 플렉서블 유기전계 발광표시장치에 사용되는 유기 박막 트랜지스터의 단면도를 도시한 것이다. 일 실시예에 따른 유기 박막 트랜지스터(100)는 탑게이트(top gate) 구조를 갖는다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 유기 박막 트랜지스터(100)는 기판(110)상에 형성된 소오스/드레인 전극(121), (125)을 구비한다. 상기 기판(110)상에 반도체층(135)이 형성된다. 상기 반도체층(135)중 상기소오스/드레인 전극(121), (125)사이의 부분은 채널층으로 작용한다. 바람직하게는, 상기 기판(110)은 플라스틱 기판을 포함하고, 상기 반도체층(135)은 유기 반도체층을 포함한다.
상기 기판(110)과 상기 반도체층(135)상에 게이트 절연막(140)이 형성된다. 상기 소오스/드레인 전극(121), (125)사이에 위치한 반도체층(135)의 채널층(135)에 대응하는 게이트 절연막(140)상에 게이트전극(155)이 형성된다.
상기 기판(110)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나 프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함한다.
상기 게이트 절연막(140)은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성된다. 상기 게이트 절연막(140)은 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기절연막을 포함하거나 또는 BCB, 폴리이미드, 파릴렌 및 PVP(polyvinylphenol) 등과 같은 유기절연막을 포함한다.
상기 반도체층(135)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거 나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기막을 포함한다.
이때, 상기 반도체층(135)은 적어도 소오스/드레인 전극(121), (125)과 기판(110)중 소오스/드레인 전극(121), (125)사이의 부분에 대응하도록 패터닝된다. 도 6a 내지 도 6d는 본 발명의 실시예에 따른 유기전계 발광표시장치용 유기 박막 트랜지스터에 있어서, 반도체층(135)의 패턴의 일예를 나타내는 평면도를 도시한 것이다.
도 6a 내지 도 6d는 유기전계 발광표시장치의 하나의 화소를 구성하는 박막 트랜지스터중 게이트라인(101) 및 데이터라인(103)에 연결되는 박막 트랜지스터에 한정하여 도시한 것이다. 본 발명의 실시예는 화소의 박막 트랜지스터에 적용되는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라 유기전계 발광표시장치에 사용되는 박막 트랜지스터에는 모두 적용가능하다.
도 6a를 참조하면, 상기 반도체층(135)은 게이트라인(101)과 데이터라인(103) 및 전원공급라인(도면상에는 도시되지 않음)에 의해 한정되는 화소영역(105)마다 개별적으로 배열되며, 소오스/드레인 전극(121), (125) 및 이들 사이에 적어도 대응하는 박스형태의 패턴을 갖는다.
이때, 상기 반도체층(135)은 각 화소영역마다 배열되는데, 각 화소영역마다 배열되는 다수의 박막 트랜지스터에 각각 대응하여 분리되는 패턴을 가지거나 또는 각 화소영역에 배열되는 다수의 박막 트랜지스터에 대응하여 분리되는 패턴을 가질 수 있다.
다른 예로서, 상기 반도체층(135)은 해당하는 화소영역(105)을 벗어나 상기 게이트라인(101) 또는 데이터라인(103)에 중첩되어 박스형태로 형성되거나 또는 이웃하는 화소영역(105a)에 배열되는 박막 트랜지스터와는 분리되도록 이웃하는 화소영역(105a)에 걸쳐 형성되는 것도 가능하다.
도 6b를 참조하면, 상기 반도체층(135)은 게이트라인(101)과 데이터라인(103)에 의해 한정되는 다수의 화소영역중 열방향으로 배열되는 화소영역에 대응하여 연장되는 라인형태를 갖는다. 이때, 상기 반도체층(135)은 다수의 화소영역중 이웃하는 열에 배열되는 화소영역(105a)에 배열되는 박막 트랜지스터와는 분리되도록 형성된다.
또한, 열방향으로 배열되는 화소영역에 다수의 박막 트랜지스터가 배열되는 경우, 다수의 박막 트랜지스터에 각각 대응하여 분리되는 라인형태의 패턴을 가지거나 또는 다수의 박막 트랜지스터에 대응하는 라인형태의 패턴을 가질 수 있다.
다른 예로서, 상기 반도체층(135)은 게이트라인(101)에 중첩되어 라인형태로 형성되거나 또는 화소영역(105)을 벗어나 이웃하는 화소영역(105a)에 걸쳐 게이트 라인(101)을 따라 연장 형성되는 라인패턴을 갖는다.
도 6c를 참조하면, 상기 반도체층(135)은 게이트라인(101)과 데이터라인(103)에 의해 한정되는 다수의 화소영역중 행방향으로 배열되는 화소영역에 대응하 여 연장되는 라인형태를 갖는다. 이때, 상기 반도체층(135)은 다수의 화소영역중 이웃하는 행에 배열되는 화소영역(105a)에 배열되는 박막 트랜지스터와는 분리되도록 형성된다.
또한, 행방향으로 배열되는 화소영역에 다수의 박막 트랜지스터가 배열되는 경우, 다수의 박막 트랜지스터에 각각 대응하여 분리되는 라인형태의 패턴을 가지거나 또는 다수의 박막 트랜지스터에 대응하는 라인형태의 패턴을 가질 수 있다.
다른 예로서, 상기 반도체층(135)은 화소영역(105)을 벗어나 데이터라인(130)과 중첩되도록 형성되거나 또는 이웃하는 화소영역(105a)에 걸쳐 데이타라인(103)을 따라 연장 형성되는 라인패턴을 갖는다.
도 6d를 참조하면, 상기 반도체층(135)은 게이트라인(101)과 데이터라인(103)에 의해 한정되는 다수의 화소영역중 열 및 행방향으로 배열되는 화소영역에 대응하여 연장되는 메쉬형태를 갖는다. 이때, 상기 반도체층(135)은 다수의 화소영역에 대응하는 부분에 데이터라인 및 게이트라인을 따라 형성된다.
또한, 열방향으로 배열되는 화소영역에 다수의 박막 트랜지스터가 배열되는 경우, 다수의 박막 트랜지스터에 각각 대응하여 분리되는 패턴을 가지거나 또는 다수의 박막 트랜지스터에 대응하는 패턴을 가질 수 있다.
다른 예로서, 상기 반도체층(135)은 화소영역(105)을 벗어나 게이트라인(101) 및/또는 데이터라인(103)과 중첩되도록 형성되거나 또는 이웃하는 화소영역(105a)에 걸쳐 게이트라인(101)과 데이타라인(103)을 따라 연장 형성되는 메쉬형태의 패턴을 갖는다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 탑 게이트구조를 갖는 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 5a를 참조하면, 플라스틱 기판(110)상에 소오스/드레인 전극(121), (125)을 형성하고, 기판전면에 유기 반도체층(130)을 형성한다. 도 5b를 참조하면, 상기 반도체층(130)중 소오스/드레인 전극(121), (125)과 이들사이에 대응하는 부분에만 선택적으로 마스크물질(160)을 프린팅하여 형성한다. 상기 마스크물질(160)은 저점도 파라핀 왁스 또는 그리스계통의 물질을 포함한다.
도 5c를 참조하면, 상기 마스크물질(160)을 이용하여 반도체층(130)의 노출된 부분을 O2 애싱공정을 이용한 건식식각공정으로 식각한다. 이때, 상기 반도체층(130)중 마스크물질(160)하부의 부분(135)을 제외한 부분이 식각되어야 하므로, 상기 마스크물질(160)은 반도체층(130)의 식각율 및 두께를 고려한 두께를 갖는다.
도 5d를 참조하면, 상기 마스크물질(160)을 노말-헥산(normal Hexane)을 이용한 세정공정을 통해 제거한다. 이로써, 유기반도체층(135)을 패터닝한다. 이때, 상기 유기반도체층(135)은 도 6a 내지 도 6d에 도시된 바와같은 패턴형태를 갖는다.
본 발명의 일 실시예에 따르면, 반도체층을 레이저 어블레이션법(LAT)이 아닌 건신식각공정을 통해 패터닝하므로써, 레이저에 의한 유기 반도체층의 표면손상을 방지할 수 있을 뿐만 아니라 캐리어의 축적을 방지하여 트랜지스터의 오프전류를 감소시킬 수 있다.
도 7은 본 발명의 다른 실시예에 따른 플렉서블 유기전계 발광표시장치에 사 용되는 유기 박막 트랜지스터의 단면도를 도시한 것이다. 다른 실시예에 따른 유기박막 트랜지스터(200)는 바텀 게이트(bottom gate) 구조를 갖는다.
도 7을 참조하면, 기판(210)상에 게이트전극(225)이 형성되고, 상기 게이트전극(225)과 기판(210)상에 게이트 절연막(230)이 형성된다. 상기 게이트 절연막(230)상에 소오스/드레인 전극(241), (245)이 형성되고, 상기 소오스/드레인 전극(241), (245)과 이들사이의 게이트 절연막(230)상에 반도체층(255)이 형성된다. 이때, 상기 반도체층(255)은 도 6a 내지 도 6d 에 도시된 바와 같은 다양한 형상의 패턴을 갖는다.
상기 기판(210)은 플라스틱 기판으로서, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함한다.
상기 게이트 절연막(230)은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성된다. 상기 게이트 절연막(140)은 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기절연막을 포함하거나 또는 BCB, 폴리이미드, 파릴렌 및 PVP(polyvinylphenol) 등과 같은 유기절연막 을 포함한다.
상기 반도체층(255)은 유기반도체층을 포함하며, 상기 반도체층(130)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기막을 포함한다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 바텀 게이트구조의 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 8a를 참조하면, 플라스틱 기판(210)상에 게이트 전극(225)을 형성하고, 기판상에 게이트 절연막(230)을 형성한다. 도 8b를 참조하면, 상기 게이트 절연막 (250)상에 소오스/드레인 전극(241), (245)을 형성한다.
도 8c를 참조하면, 기판상에 유기 반도체층(250)을 형성한 다음 상기 유기반도체층(250)상에 마스크물질(260)을 선택적으로 프린팅한다. 상기 마스크물질(260)은 저점도 파라핀 왁스(wax) 또는 그리스계통의 물질을 사용하며, 반도체층이 패터닝되어 남아있을 부분에만 선택적으로 형성한다.
도 8d를 참조하면, 상기 마스크물질(260)을 이용하여 상기 반도체층(250)의 노출된 부분을 O2 애싱(ashing)을 이용하여 건식식각하여 반도체층(250)을 패터닝한다. 이때, 상기 반도체층(250)은 도 6a 내지 도 6d에 도시된 바와같은 형태를 갖도록 패터닝된다. 이어서, 남아있는 마스크물질(260)을 노말헥산(n-Hexane)을 이용한 세정공정을 통하여 제거하여 도 7에 도시된 바와같은 박막 트랜지스터(200)를 제조한다.
도 9는 본 발명의 일 실시예에 따른 탑게이트구조를 갖는 유기박막 트랜지스터를 적용한 유기전계 발광표시장치의 단면구조를 도시한 것이다. 도 9는 유기전계 발광표시장치의 하나의 화소에 대한 단면도를 도시한 것으로서, 하나의 화소중 유기전계 발광소자 및 이를 구동시켜 주기위한 구동 박막 트랜지스터에 한정하여 도시한 것이다.
도 9를 참조하면, 본 발명의 유기전계 발광표시장치(300)는 플라스틱 기판(310)상에 형성된 소오스/드레인 전극(321), (325)을 구비한다. 상기 소오스/드레인 전극(321), (325) 및 기판(310)상에 반도체층(330)이 형성된다. 상기 반도체층(330)상에 게이트 절연막(340)이 형성된다. 이때, 상기 반도체층(335)은 도 6a 내 지 도 6d에 도시된 바와 같은 패턴을 갖는다.
상기 게이트 절연막(340)상에 게이트전극(350)이 형성되고, 기판상에 상기 소오스/드레인 전극(321), (325)중 하나, 예를 들어 드레인 전극(325)의 일부분을 노출시키는 비어홀(365)을 구비하는 보호막(360)이 형성된다.
상기 보호막(360)상에 상기 박막 트랜지스터의 드레인 전극(325)과 비어홀(365)을 통해 연결되는 하부전극(370)이 형성된다, 상기 하부전극(370)은 애노드전극으로서, 화소전극으로 작용한다. 상기 하부전극(370)의 일부분을 노출시키는 개구부(385)를 구비하는 화소분리막(380)이 형성된다.
상기 화소분리막(380)의 개구부(385)에 의해 노출되는 하부전극(370)상에 유기막층(390)이 형성되고, 기판상에 캐소드전극(395)이 형성된다. 상기 유기막층(390)은 정공주입층, 정공수송층, 발광층, 전자주입층, 전자수송층 및 정공억제층으로부터 선택되는 하나이상의 유기막층을 포함한다.
도면상에는 도시되지 않았으나, 도 7에 도시된 바텀 게이트구조의 유기박막 트랜지스터를 유기전계 발광표시장치에 적용하는 것도 가능하다.
본 발명은 스위칭소자로서 유기박막 트랜지스터를 구비하는 유기전계 발광표시장치에 대하여 설명하였으나, 유기박막 트랜지스터를 스위칭 소자로 사용하는 액정표시장치와 같은 평판표시장치에 적용하여 박막 트랜지스터의 오프전류를 감소시킴과 동시에 유기반도체층의 표면손상을 방지할 있다.
또한, 본 발명은 기판으로 플라스틱기판을 구비하는 플렉서블 유기전계 발광표시장치에 있어서, 왁스 등과 같은 마스크 물질로 이용한 건식식각법을 통해 반도 체층을 패터닝하는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 금속기판 또는 글라스기판과 같은 기판상에 유기반도체층을 패터닝하는 경우 또는 유기박막 트랜지스터를 형성하는 경우에도 적용가능하다.
본 발명의 실시예에 따른 유기 박막 트랜지스터 및 그의 제조방법에 따르면, 왁스를 마스크물질로 하여 반도체층을 O2 애싱을 이용한 건식식각공정을 통해 형성하여 줌으로써, 반도체층의 표면손상을 방지할 수 있을 뿐만 아니라 캐리어 축적에 의한 누설전류를 방지하여 박막 트랜지스터의 오프전류를 감소시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (22)

  1. 기판상에 유기박막을 형성하는 단계와;
    상기 유기박막의 일부분상에 마스크물질을 선택적으로 프린팅하는 단계와;
    상기 마스크물질을 이용하여 상기 유기박막중 노출된 부분을 건식식각하는 단계와;
    상기 마스크물질을 제거하는 단계를 포함하는 것을 특징으로 하는 유기박막 패터닝방법.
  2. 제1항에 있어서, 상기 유기박막은 유기반도체층을 포함하는 것을 특징으로 하는 유기박막 패터닝방법.
  3. 제2항에 있어서, 상기 유기박막은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기물질을 포함하는 것을 특징으로 하는 유기박막 패터닝방법.
  4. 제1항에 있어서, 상기 유기박막은 O2 애싱공정을 통해 건식식각하는 것을 특징으로 하는 유기박막 패터닝방법.
  5. 제1항에 있어서, 상기 마스크물질은 저점도 파라핀 왁스 또는 그리스 계통의 물질을 포함하는 것을 특징으로 하는 유기박막 패터닝방법.
  6. 제1항에 있어서, 상기 마스크물질은 노말 헥산을 이용한 세정공정을 통해 제거하는 것을 특징으로 하는 유기박막 패터닝방법.
  7. 기판상에 소오스/드레인 전극을 형성하는 단계와;
    상기 소오스/드레인 전극과 기판상에 유기 반도체층을 형성하는 단계와;
    상기 유기 반도체층의 일부분상에 마스크물질을 선택적으로 프린팅하는 단계 와;
    상기 마스크물질을 이용하여 상기 유기 반체층을 건식식각하여 패터닝하는 단계와;
    기판상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막상에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제7항에 있어서, 상기 기판은 플라스틱 기판을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제7항에 있어서, 상기 유기 반도체층은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제7항에 있어서, 상기 유기박막은 O2 애싱공정을 통해 건식식각하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 제7항에 있어서, 상기 마스크물질은 저점도 파라핀 왁스 또는 그리스 계통의 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 제7항에 있어서, 상기 마스크물질은 노말 헥산을 이용한 세정공정을 통해 제거하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  13. 기판;
    상기 기판상에 형성된 소오스/드레인 전극;
    상기 소오스/드레인 전극과 기판상에 형성된 유기 반도체층;
    기판상에 형성된 게이트 절연막; 및
    상기 게이트 절연막상에 형성된 게이트전극을 포함하되,
    상기 유기 반도체층은 선택적으로 프린팅된 마스크물질을 이용하여 건식식각된 패턴인 것을 특징으로 유기 박막 트랜지스터.
  14. 기판상에 게이트 전극을 형성하는 단계와;
    상기 기판상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막상에 소오스/드레인 전극을 형성하는 단계와;
    상기 기판상에 유기 반도체층을 형성하는 단계와;
    상기 유기 반도체층의 일부분상에 마스크물질을 선택적으로 형성하는 단계와;
    상기 마스크물질을 이용하여 상기 유기 반체층을 건식식각하여 패터닝하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  15. 제14항에 있어서, 상기 기판은 플라스틱 기판을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  16. 제14항에 있어서, 상기 유기 반도체층은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  17. 제14항에 있어서, 상기 유기박막은 O2 애싱공정을 통해 건식식각하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  18. 제14항에 있어서, 상기 마스크물질은 저점도 파라핀 왁스 또는 그리스 계통의 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  19. 제14항에 있어서, 상기 마스크물질은 노말 헥산을 이용한 세정공정을 통해 제거하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  20. 기판;
    상기 기판상에 형성된 게이트 전극;
    상기 기판 및 상기 게이트전극상에 형성된 게이트 절연막;
    상기 게이트 절연막상에 형성된 소오스/드레인 전극; 및
    상기 소오스/드레인 전극과 콘택되도록 상기 게이트 절연막상에 형성된 유기 반도체층을 포함하되,
    상기 유기 반도체층은 선택적으로 프린팅된 마스크물질을 이용하여 건식식각된 패턴인 것을 특징으로 유기 박막 트랜지스터.
  21. 제13항 또는 제20항 중 어느 하나의 항에 기재된 유기박막 트랜지스터를 구비하는 평판표시장치.
  22. 제21항에 있어서, 열과 행의 매트릭스형태로 배열되고, 각각 적어도 하나의 유기 박막 트랜지스터를 구비하는 다수의 화소를 구비하고, 상기 유기 박막 트랜지스터는 게이트, 소오스/드레인 전극 및 반도체층을 포함하며, 상기 반도체층은 소오스/드레인 전극과 이들사이의 부분에 적어도 대응하는 박스형태, 열 또는 행방향으로 연장되는 라인형태 그리고 열과 행방향으로 연장되는 메쉬형태중 하나의 패턴을 갖는 것을 특징으로 하는 평판표시장치.
KR1020050024564A 2005-03-24 2005-03-24 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치 KR100719547B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050024564A KR100719547B1 (ko) 2005-03-24 2005-03-24 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
JP2006061413A JP4503544B2 (ja) 2005-03-24 2006-03-07 有機薄膜のパターニング方法、それを利用した有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
US11/378,557 US7572668B2 (en) 2005-03-24 2006-03-16 Method of patterning an organic thin film, an organic thin film transistor, a method of manufacturing an organic thin film transistor, and an organic electroluminescence display device having the organic thin film transistor
CN2006100673736A CN1848477B (zh) 2005-03-24 2006-03-24 图形化有机薄膜的方法、晶体管及制造方法、显示装置
US12/504,312 US7956354B2 (en) 2005-03-24 2009-07-16 Method of manufacturing an organic thin film transistor, and an organic electroluminescene display device having the organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050024564A KR100719547B1 (ko) 2005-03-24 2005-03-24 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치

Publications (2)

Publication Number Publication Date
KR20060102697A KR20060102697A (ko) 2006-09-28
KR100719547B1 true KR100719547B1 (ko) 2007-05-17

Family

ID=37035727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024564A KR100719547B1 (ko) 2005-03-24 2005-03-24 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치

Country Status (4)

Country Link
US (2) US7572668B2 (ko)
JP (1) JP4503544B2 (ko)
KR (1) KR100719547B1 (ko)
CN (1) CN1848477B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5205894B2 (ja) * 2007-09-21 2013-06-05 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
TWI377713B (en) * 2007-10-19 2012-11-21 Ind Tech Res Inst Stacked structure and method of patterning the same and organic thin film transistor and array including the same
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
TWI469224B (zh) 2008-10-20 2015-01-11 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
JP2011044686A (ja) * 2009-07-22 2011-03-03 Ricoh Co Ltd 新規な有機半導体材料とそれを用いた電子デバイス
US8587187B2 (en) 2010-12-06 2013-11-19 Byoung GU Cho Light diffusion of visible edge lines in a multi-dimensional modular display
US20120032206A1 (en) * 2010-08-06 2012-02-09 Cho Byoung Gu Variable height light emitting diode and method of manufacture
GB201112548D0 (en) 2011-07-21 2011-08-31 Cambridge Display Tech Ltd Method of forming a top-gate transistor
WO2014136942A1 (ja) * 2013-03-07 2014-09-12 国立大学法人 千葉大学 有機薄膜の形成方法
KR102108174B1 (ko) 2013-06-14 2020-05-11 삼성디스플레이 주식회사 유기 발광 구조물의 제조 방법 및 유기 발광 표시 장치의 제조 방법
JP6244812B2 (ja) * 2013-10-22 2017-12-13 凸版印刷株式会社 薄膜トランジスタおよびその製造方法ならびに画像表示装置
CN106662805B (zh) * 2014-06-20 2020-07-28 卡塔拉纳米科学与技术研究院基金会 在柔性基板上形成电子器件的方法和包括电子器件的装置
DE102014221684A1 (de) 2014-07-11 2016-01-14 Robert Bosch Gmbh Gehäuse zur Aufnahme einer Vielzahl von Batteriezellen mit einer im Gehäuse integrierten Kühlungsvorrichtung
JP6788935B2 (ja) * 2016-08-16 2020-11-25 株式会社日本製鋼所 有機el素子用の保護膜の形成方法および表示装置の製造方法
TWI637504B (zh) * 2017-01-25 2018-10-01 友達光電股份有限公司 畫素結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000062886A (ko) * 1999-03-16 2000-10-25 가나이 쓰토무 반도체 장치, 그 제조 방법 및 액정 표시 장치
KR20020077075A (ko) * 2001-03-30 2002-10-11 루센트 테크놀러지스 인크 유기 반도체 장치들
KR20040053848A (ko) * 2002-12-16 2004-06-25 삼성전자주식회사 유기 반도체 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
JP4951834B2 (ja) 2001-09-19 2012-06-13 日本電気株式会社 薄膜トランジスタ
KR100524552B1 (ko) 2002-09-28 2005-10-28 삼성전자주식회사 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
CA2508728A1 (en) * 2002-12-06 2004-06-24 Electric Power Research Institute,Inc. Uninterruptable power supply and generator system
KR100947567B1 (ko) 2003-03-28 2010-03-12 매그나칩 반도체 유한회사 고전압 소자 및 그 제조 방법
US7238604B2 (en) * 2003-04-24 2007-07-03 Intel Corporation Forming thin hard mask over air gap or porous dielectric
DE602004006620T2 (de) 2003-05-20 2008-01-24 Polymer Vision Ltd. Eine fet anordnung und eine methode zur herstellung einer fet anordnung
TWI238449B (en) * 2003-06-06 2005-08-21 Pioneer Corp Organic semiconductor device and method of manufacture of same
JP2005072053A (ja) * 2003-08-27 2005-03-17 Sharp Corp 有機半導体装置およびその製造方法
KR100675632B1 (ko) * 2003-09-08 2007-02-01 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법
KR100611151B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100576719B1 (ko) * 2003-12-24 2006-05-03 한국전자통신연구원 하부 게이트형 유기박막 트랜지스터의 제조방법
JP5025110B2 (ja) * 2004-08-31 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100691319B1 (ko) * 2004-09-15 2007-03-12 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 및 그의 제조 방법
KR100689668B1 (ko) * 2005-09-26 2007-03-08 삼성전자주식회사 유기 알루미늄 전구체 및 이를 이용한 알루미늄 배선형성방법
US7572667B2 (en) * 2006-01-20 2009-08-11 Samsung Electronics Co., Ltd. Method of forming an organic semiconductor pattern and method of manufacturing an organic thin film transistor using the same
DE102008020356A1 (de) * 2008-04-23 2009-10-29 Fraport Ag Frankfurt Airport Services Worldwide Notstromversorgungsanlage mit Brennstoffzelle
US8013470B2 (en) * 2009-04-07 2011-09-06 Caterpillar Inc. System and method for supplying power to a power grid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000062886A (ko) * 1999-03-16 2000-10-25 가나이 쓰토무 반도체 장치, 그 제조 방법 및 액정 표시 장치
KR20020077075A (ko) * 2001-03-30 2002-10-11 루센트 테크놀러지스 인크 유기 반도체 장치들
KR20040053848A (ko) * 2002-12-16 2004-06-25 삼성전자주식회사 유기 반도체 표시 장치

Also Published As

Publication number Publication date
US20090272969A1 (en) 2009-11-05
US20060216852A1 (en) 2006-09-28
US7572668B2 (en) 2009-08-11
KR20060102697A (ko) 2006-09-28
JP4503544B2 (ja) 2010-07-14
US7956354B2 (en) 2011-06-07
JP2006270094A (ja) 2006-10-05
CN1848477A (zh) 2006-10-18
CN1848477B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
KR100719547B1 (ko) 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
KR100647693B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100647695B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
US7485507B2 (en) Organic thin-film transistor, method of fabricating the same, and flat panel display having the same
KR20060064318A (ko) 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법
JP2006332644A (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、該有機薄膜トランジスタの製造方法及びその製造に使われるシャドーマスク
KR100659125B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100730177B1 (ko) 박막 트랜지스터 및 이의 제조방법
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100670349B1 (ko) 평판표시장치 및 그의 제조방법
KR101097304B1 (ko) 유기막 패터닝방법 및 이를 이용한 유기 박막 트랜지스터의제조방법
KR100647694B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
JP2008147607A (ja) 半導体要素、これを備えた有機発光ディスプレイ装置及び該半導体要素の製造方法
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100846595B1 (ko) 반도체 요소, 이를 구비한 유기 발광 디스플레이 장치 및상기 반도체 요소의 제조방법
KR100751382B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 전계 발광디스플레이 장치
KR100659089B1 (ko) 박막 트랜지스터 및 그의 제조방법과 박막 트랜지스터를구비한 평판표시장치
KR101137382B1 (ko) 평판 디스플레이 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR20060112866A (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13