KR100647694B1 - 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법 - Google Patents

유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법 Download PDF

Info

Publication number
KR100647694B1
KR100647694B1 KR1020050044457A KR20050044457A KR100647694B1 KR 100647694 B1 KR100647694 B1 KR 100647694B1 KR 1020050044457 A KR1020050044457 A KR 1020050044457A KR 20050044457 A KR20050044457 A KR 20050044457A KR 100647694 B1 KR100647694 B1 KR 100647694B1
Authority
KR
South Korea
Prior art keywords
film
substrate
layer
organic
thin film
Prior art date
Application number
KR1020050044457A
Other languages
English (en)
Inventor
이헌정
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050044457A priority Critical patent/KR100647694B1/ko
Application granted granted Critical
Publication of KR100647694B1 publication Critical patent/KR100647694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Abstract

본 발명은 유기물질의 경화시 발생되는 유기물질의 특성저하를 방지할 수 있는 유기박막 트랜지스터 및 그의 제조방법과 유기박막 트랜지스터를 구비한 유기전계 발광표시장치를 개시한다.
본 발명의 박막 트랜지스터는 기판과; 기판상에 형성된 소오스/드레인 전극과; 상기 소오스/드레인 전극과 콘택되도록 형성되는 반도체층과; 기판상에 형성된 게이트와; 상기 소오스/드레인 전극과 게이트사이에 형성된 게이트 절연막과; 기판상에 형성된 UV 보호막을 포함하며, 상기 게이트 절연막과 반도체층중 적어도 하나는 유기물질을 포함한다.

Description

유기박막 트랜지스터 및 그의 제조방법과 유기 박막 트랜지스터를 구비한 평판표시장치의 제조방법{OTFT and Fabrication method thereof and Method for fabricating Flat panel display with OTFT}
도 1a는 본 발명의 일 실시예에 따른 광차단막을 구비한 유기전계 발광표시장치의 단면도,
도 1b는 본 발명의 일 실시예에 따른 광차단막을 구비한 유기전계 발광표시장치의 다른 단면도,
도 2a 는 본 발명의 다른 실시예에 따른 광차단막을 구비한 유기전계 발광표시장치의 단면도,
도 2b는 본 발명의 다른 실시예에 따른 광차단막을 구비한 유기전계 발광표시장치의 다른 단면도,
도 3a 는 본 발명의 또 다른 실시예에 따른 광차단막을 구비한 유기전계 발광표시장치의 단면도,
도 3b는 본 발명의 또 다른 실시예에 따른 광차단막을 구비한 유기전계 발광표시장치의 다른 단면도,
도 4a 는 본 발명의 또 다른 실시예에 따른 광차단막을 구비한 유기전계 발광표시장치의 단면도,
도 4b는 본 발명의 다른 실시예에 따른 광차단막을 구비한 유기전계 발광표시장치의 다른 단면도,
* 도면의 주요 부분에 대한 부호의 설명 *
100a, 100b, 200a, 200b 300a, 300b, 400a, 400b : 유기전계 발광표시장치
110, 210, 310, 410 : 기판 130, 230, 340, 440 : 반도체층
121, 125, 221, 225, 331, 335, 431, 435 : 소오스/드레인 전극
135, 235, 320, 420 : 게이트 절연막
140, 240, 311, 411 : 게이트
150a, 150b, 250a, 250b, 350a, 350b, 450a, 450b : 보호막
본 발명은 유기 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 유기막의 경화공정시 유기막의 특성저하을 방지할 수 있는 보호막을 구비한 유기박막 트랜지스터 및 그의 제조방법과 유기박막 트랜지스터를 구비한 평탄표시장치에 관한 것이다.
유기 박막 트랜지스터는 차세대 디스플레이장치의 구동소자로서 활발한 연구가 진행되고 있다. 유기 박막 트랜지스터(OTFT, organic thin film transistor)는 반도체층으로 실리콘막 대신에 유기막을 사용하는 것으로서, 유기막의 재료에 따라 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막 트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막 트랜지스터로 분류된다.
이러한 유기 박막 트랜지스터를 스위칭 소자로 사용하는 유기 전계 발광표시장치는 적어도 2개의 유기박막 트랜지스터, 예를 들어 하나의 스위칭 유기 박막 트랜지스터 및 하나의 구동 유기 박막 트랜지스터와 하나의 캐패시터 그리고 상, 하부전극사이에 유기막층이 개재된 유기전계 발광소자를 구비한다.
통상적으로, 플렉서블 유기전계 발광표시장치는 기판으로 플렉서블 기판을 사용하고, 상기 플렉서블 기판은 플라스틱 기판 등을 포함한다. 플라스틱 기판은 열안정성이 매우 취약하여 저온공정을 이용하여 유기 전계 발광표시장치를 제조하는 것이 요구되고 있다.
이러한 플렉서블 유기전계 발광표시장치에 사용되는 스위칭소자로서 저온공정이 가능한 유기 박막 트랜지스터가 각광받고 있다. 유기 박막 트랜지스터는 게이트 절연막이나 반도체층이 유기물질로 이루어진다. 이러한 유기물질은 후속공정진행시 아웃개스(outgas)에 의한 영향을 배제시키기 위하여 경화공정(curing)을 수행하여야 되는데, 유기물질을 열경화공정 또는 자외선(UV) 경화공정을 통해 경화시켜 준다.
그러나, 자외선 경화공정을 사용하게 되면 유기반도체물질 또는 유기절연물질의 조성이 깨어지거나 또는 본딩이 깨어져 특성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 유기물질의 경화시 유기물질의 특성저하를 방지할 수 있는 광차단막을 구비하는 유기 박막 트랜지스터 및 그의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 유기물질의 특성저하를 방지할 수 있는 광차단막을 구비한 유기전계 발광표시장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 기판과; 기판상에 형성된 소오스/드레인 전극과; 상기 소오스/드레인 전극과 콘택되도록 형성되는 반도체층과; 기판상에 형성된 게이트와; 상기 소오스/드레인 전극과 게이트사이에 형성된 게이트 절연막과; 기판상에 형성된 UV 보호막을 포함하며, 상기 게이트 절연막과 반도체층중 적어도 하나는 유기물질을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
상기 UV 보호막은 절연막 또는 도전막을 포함하며, 질화막, 금속질화막 및 금속막으로부터 선택된다. 상기 UV 보호막은 이웃하는 전극과의 분리를 위한 분리패턴을 구비한다.
게이트, 소오스/드레인 전극 및 반도체층은 상기 UV 보호막하부에 형성되거나 또는 UV 보호막 상부에 형성된다.
또한, 기판상에 UV 보호막을 형성하고, 절연막이 사이에 개재된 게이트 및 소오스/드레인 전극과, 상기 소오스/드레인 전극과 콘택되는 반도체층을 구비하는 박막 트랜지스터를 형성하는 단계와; 경화공정을 수행하는 단계를 포함하며, 상기 절연막과 반도체층중 적어도 하나는 유기막을 포함하며, 상기 경화공정시 자외선을 이용하여 상기 유기막을 경화시켜 주는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
기판상에 상기 UV 보호막을 형성한 다음 박막 트랜지스터를 형성하거나 또는 기판상에 박막 트랜지스터를 형성한 다음 UV 보호막을 형성한다.
또한, 본 발명은 기판상에 UV보호막을 형성하고, 제1절연막이 사이에 개재된 게이트 및 소오스/드레인 전극과, 상기 소오스/드레인 전극과 콘택되는 반도체층을 구비하는 박막 트랜지스터 그리고 상, 하부전극을 구비하는 캐패시터를 형성하는 단계와; 제2절연막을 형성하는 단계와; 경화공정을 수행하는 단계와; 제2절연막상에 상기 박막 트랜지스터에 연결되는 화소전극을 형성하는 단계를 포함하며, 상기 제1 및 제2절연막과 반도체층중 적어도 하나는 유기막을 포함하며, 상기 경화공정시 자외선을 이용하여 상기 유기막을 경화시켜 주는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 기판과; 기판상에 형성되고, 게이트 및 소오스/드레인 전극과, 상기 소오스/드레인 전극과 콘택되도록 형성되는 반도체층을 구비하는 박막 트랜지스터와; 기판상에 형성되고, 상, 하부전극을 구비하는 캐패시터와; 상기 소오스/드레인 전극과 게이트사이에 형성된 게이트 절연막과; 기판상에 형성된 UV 보호막을 포함하며, 상기 박막 트랜지스터와 캐패시터 상부에 형성된 보호막과; 상기 보호막상에 형성되어 상기 박막 트랜지스터에 연결되는 화소전극을 포함하며, 상기 게이트 절연막, 반도체층 및 보호막중 적어도 하나는 유기물질을 포함하는 평판표시장치를 제공하는 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a는 본 발명의 일 실시예에 따른 UV 보호막을 구비한 유기전계 발광표시장치의 단면도를 도시한 것으로서, 도 1a에는 하나의 화소중 유기박막 트랜지스터, 캐패시터 및 유기발광소자에 한정하여 도시한 것이다. 일 실시예에 따른 유기전계 발광표시장치(100a)는 탑게이트(top gate) 구조의 유기박막 트랜지스터를 구비한다.
도 1a를 참조하면, 기판(110)상에 소오스/드레인 전극(125), (121)과 상기 소오스전극(125)에 연결되는 캐패시터의 하부전극(127)이 형성된다. 상기 소오스/드레인 전극(125), (121)에 콘택되도록 반도체층(130)이 형성된다. 기판상에 게이트 절연막(135)이 형성되고, 상기 게이트 절연막(135)상에 게이트(140) 및 캐패시터의 상부전극(147)이 형성된다.
상기 기판(110)은 글라스기판, 플라스틱기판 또는 금속기판을 포함한다. 금속기판은 바람직하게는 SUS(steel use stainless)를 포함한다. 플라스틱기판은 바람직하게는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포 함한다.
상기 반도체층(130)은 유기 반도체층을 포함하며, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 유기막을 포함한다.
상기 게이트 절연막(135)은 유기절연막을 포함하며, 바람직하게는 벤조사이클로부탄(BCB, benzocyclobutene), 폴리이미드, 파릴렌 및 폴리비닐페놀(PVP, polyvinylphenol)으로부터 선택되는 유기절연막을 포함한다. 또한, 상기 게이트 절연막(135)으로 네가티브 포토레지스트 또는 포지티브 포토레지스트와 같은 광경화성 수지를 사용할 수도 있다.
기판상에 UV 보호막(150a)이 형성된다. 상기 UV 보호막(150a)은 절연막을 포함하며, 바람직하게는 질화막을 포함한다. UV 보호막(150a)은 TiN 또는 TaN 등과 같은 금속질화막을 포함한다. 또한, 상기 UV 보호막(150a)은 네가티브 포토레지스트 또는 포지티브 포토레지스트와 같은 UV 경화성 수지를 포함할 수도 있다.
상기 UV 보호막(150a)상에 보호막(160)이 형성된다. 상기 보호막(160)은 유기 절연막을 포함하며, 바람직하게는 벤조사이클로부탄(BCB, benzocyclobutene), 아크릴계(acryl) 유기 화합물, 파릴렌, 플루오르폴리아릴에테르(FPAE, fluoropolyarrylether), 사이토프(cytop) 및 퍼플루오르사이클로부탄(PFCB, perfluorocyclobutane)으로부터 선택되는 유기막을 포함한다.
상기 보호막(160)상에 비어홀(165)을 통해 박막 트랜지스터의 소오스/드레인 전극(125), (121)중 드레인 전극(121)에 연결되는 하부전극(170), 유기막층(190) 및 상부전극(195)을 구비하는 유기발광소자가 형성된다. 상기 하부전극(170)은 화소분리막(180)의 개구부(185)에 의해 노출되고, 하부전극(170)상에 유기막층(190)이 형성되어진다.
상기 하부전극(170)은 애노드전극으로서 화소전극으로 작용하고, 상기 상부전극(195)은 캐소드전극으로 작용하지만, 이에 반드시 한정되는 것이 아니라 하부전극(170)이 캐소드전극으로 작용하고 상부전극(195)이 애노드전극으로 작용할 수도 있다. 상기 유기막층(190)은 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 하나이상의 유기막을 포함한다.
상기한 바와같은 구조를 갖는 유기전계 발광표시장치의 제조방법을 살펴보면 다음과 같다. 먼저, 기판상에 통상적인 방법으로 소오스/드레인 전극(125), (121), 반도체층(130) 및 게이트(140)를 구비하는 박막 트랜지스터, 하부전극(127) 및 상부전극(147)을 구비하는 캐패시터를 형성한다. 상기 게이트(140)와 소오스/드레인 전극(125), (121)사이에는 게이트 절연막(135)이 개재된다. 이때, 상기 게이트 절연막(135)은 유기 게이트 절연막을 포함하고, 상기 반도체층은 유기 반도체층을 포함한다.
이어서, 기판상에 UV 보호막(150a)을 형성한 다음 유기절연막으로 된 보호막(160)을 형성한다. 상기 보호막(160)을 형성한 다음 통상적인 자외선(UV) 경화공정을 수행하여 상기 게이트 절연막(135)과 보호막(160)을 구성하는 유기절연막과 반도체층(130)을 구성하는 유기반도체물질을 경화시켜 준다.
경화공정을 수행한 다음, 보호막(160)상에 통상적인 공정을 통하여 하부전극(170) 및 상부전극(195)과 이들사이의 유기막층(190)을 구비하는 유기발광소자를 제조한다.
도 1b는 본 발명의 일 실시예에 따른 UV 보호막을 구비하는 유기전계 발광표시장치의 다른 단면도를 도시한 것이다. 도 1b에 도시된 유기전계 발광표시장치(100b)는 도 1a에 도시된 유기전계 발광표시장치(100a)와 동일한 구조를 갖는다. 다만, UV 보호막(150b)의 구성이 다르다.
즉, 도 1a 에 도시된 UV 보호막(150a)은 기판전면에 형성되고, 절연막을 포함하였으나, 도 1b에 도시된 UV 보호막(150b)은 기판전면에 형성되고, 금속막과 같은 도전성물질을 포함한다. 이때, 상기 UV 보호막(150b)은 금속막과 같은 도전성물 질을 포함하므로, 이웃하는 도전물질, 예를 들어 하부전극(170), 게이트(140) 및 캐패시터의 상부전극(147)을 서로 분리시키는 패턴(155)을 구비한다. 상기 분리패턴(155)은 홈형상을 갖는다. 이때, 보호막(150b)은 질화막 또는 질화금속막과 같은 절연막을 포함할 수 도 있다.
도 2a는 본 발명의 다른 실시예에 따른 UV 보호막을 구비한 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 2a에는 하나의 화소중 유기박막 트랜지스터, 캐패시터 및 유기발광소자에 한정하여 도시한 것이다. 다른 실시예에 따른 유기전계 발광표시장치(200a)는 탑게이트(top gate) 구조의 유기박막 트랜지스터를 구비한다.
도 2a를 참조하면, 기판(210)상에 UV 보호막(250a)이 형성되고, UV 보호막(250a) 상부에 소오스/드레인 전극(225), (221), 반도체층(230) 및 게이트(240)를 구비하는 박막트랜지스터와, 상기 박막 트랜지스터의 소오스/드레인 전극(225), (221)중 소오스전극(225)에 연결되는 하부전극(227) 및 상부전극(247)을 구비하는 캐패시터가 형성된다.
일 실시예에서와 마찬가지로, 상기 기판(210)은 글라스기판, 플라스틱기판 또는 금속기판을 포함하고, 상기 반도체층(230)은 유기반도체층을 포함한다. 또한, 상기 UV 보호막(250a)은 질화막과 같은 절연막을 포함한다. 상기 UV 보호막(250a)은 TiN 또는 TaN 과 같은 금속질화막을 포함할 수도 있다. 상기 게이트(240)와 소오스/드레인 전극(225), (221)사이에는 게이트 절연막(235)이 개재된다. 상기 게이트 절연막(235)은 유기절연막을 포함한다.
기판상에 보호막(260)이 형성된다. 상기 보호막(260)은 유기 절연막을 포함하며, 바람직하게는 벤조사이클로부탄(BCB, benzocyclobutene), 아크릴계(acryl) 유기 화합물, 파릴렌, 플루오르폴리아릴에테르(FPAE, fluoropolyarrylether), 사이토프(cytop) 및 퍼플루오르사이클로부탄(PFCB, perfluorocyclobutane)으로부터 선택되는 유기막을 포함한다.
일 실시예에서와 마찬가지로, 상기 보호막(260)상에 비어홀(265)을 통해 박막 트랜지스터의 소오스/드레인 전극(225), (221)중 드레인 전극(221)에 연결되는 하부전극(270), 유기막층(290) 및 상부전극(295)을 구비하는 유기발광소자가 형성된다. 상기 하부전극(270)은 화소분리막(280)의 개구부(285)에 의해 노출되고, 하부전극(270)상에 유기막층(290)이 형성되어진다.
상기한 바와같은 구조를 갖는 유기전계 발광표시장치의 제조방법을 살펴보면 다음과 같다. 먼저, 기판(210)상에 UV 차단막(250a)을 형성한 다음, 통상적인 방법으로 소오스/드레인 전극(225), (221), 반도체층(230) 및 게이트(240)를 구비하는 박막 트랜지스터와 하부전극(227) 및 상부전극(247)을 구비하는 캐패시터를 형성한다. 상기 게이트(240)와 소오스/드레인 전극(225), (221)사이에는 게이트 절연막(235)이 개재된다. 이때, 상기 게이트 절연막(135)은 유기 게이트 절연막을 포함하고, 상기 반도체층은 유기 반도체층을 포함한다.
이어서, 기판상에 유기절연막으로 된 보호막(260)을 형성하고, 통상적인 자외선 경화공정을 수행하여 상기 게이트 절연막(235)과 보호막(260)을 구성하는 유기절연막과 반도체층(230)을 구성하는 유기반도체물질을 경화시켜 준다.
경화공정을 수행한 다음, 보호막(260)상에 통상적인 공정을 통하여 하부전극(270) 및 상부전극(295)과 이들사이의 유기막층(290)을 구비하는 유기발광소자를 제조한다.
도 2b는 본 발명의 일 실시예에 따른 UV 차단막을 구비하는 유기전계 발광표시장치의 다른 단면도를 도시한 것이다. 도 2b에 도시된 유기전계 발광표시장치(200b)는 도 2a에 도시된 유기전계 발광표시장치(200a)와 동일한 구조를 갖는다. 다만, UV 보호막(250b)의 구성이 다르다.
즉, 도 2a 에 도시된 UV 보호막(250a)은 기판전면에 형성되고, 절연막을 포함하였으나, 도 2b에 도시된 UV 보호막(250b)은 기판전면에 형성되고, 금속막과 같은 도전성물질을 포함한다. 상기 UV 보호막(250b)은 도전성물질을 포함하므로, 이웃하는 도전물질, 예를 들어 소오스/드레인 전극(225), (221) 및 캐패시터 하부전극(227)을 서로 분리시키는 패턴(255)을 구비한다. 상기 분리패턴(255)은 홈형상을 갖는다. 이때, UV 보호막(250b)은 질화막 또는 금속질화막과 같은 절연막을 포함할 수 도 있다.
도 3a는 본 발명의 또 다른 실시예에 따른 UV보호막을 구비한 유기전계 발광표시장치의 단면도를 도시한 것이다. 또 다른 실시예에 따른 유기전계 발광표시장치(300a)는 일 실시예에 따른 유기전계 발광표시장치(100a)와 동일하다. 다만, 다른 실시예에 따른 유기전계 발광표시장치(300a)가 바텀 게이트구조의 박막 트랜지스터를 구비하는 반면에, 일 실시예에 따른 유기전계 발광표시장치(100a)는 탑게이트 구조의 박막 트랜지스터를 구비한다.
기판상에 게이트(311), 소오스/드레인 전극(335), (331) 및 반도체층(340)을 구비하는 바텀 게이트구조의 유기 박막 트랜지스터와 하부전극(317) 및 상부전극(337)을 구비하는 캐패시터를 형성한다. 이때, 소오스/드레인 전극(335), (331)과 게이트(311)사이에는 게이트절연막(320)이 형성된다. 상기 게이트 절연막(320)은 유기절연막을 포함하고, 상기 반도체층(340)은 유기 반도체층을 포함한다.
기판상에 질화막 또는 금속질화막과 같은 절연막으로 된 UV 보호막(350a)을 형성하고, 상기 UV 보호막(350a)상에 유기절연막으로 된 보호막(360)을 형성한 다음 게이트절연막(320) 및 보호막(360)을 구성하는 유기절연막과 유기반도체층(340)을 자외선 경화공정을 수행하여 경화시켜 준다. 이어서, 보호막(360)상에 하부전극(370) 및 상부전극(395)과 이들사이의 유기박층(390)을 구비하는 유기발광소자를 형성한다.
도 3b는 본 발명의 또 다른 실시예에 따른 UV 보호막을 구비하는 유기전계 발광표시장치의 다른 단면도를 도시한 것이다. 도 3b에 도시된 유기전계 발광표시장치(300b)는 도 1b에 도시된 유기전계 발광표시장치(100b)와 동일하다. 다만, 다른 실시예에 따른 유기전계 발광표시장치(300b)가 바텀 게이트구조의 박막 트랜지스터를 구비하는 반면에, 일 실시예에 따른 유기전계 발광표시장치(100b)는 탑게이트 구조의 박막 트랜지스터를 구비한다.
기판상에 게이트(311), 소오스/드레인 전극(331), (335) 및 반도체층(340)을 구비하는 바텀 게이트구조의 유기 박막 트랜지스터와 하부전극(317) 및 상부전극(337)을 구비하는 캐패시터를 형성한 다음, 기판상에 UV 보호막(350b)을 형성한다.
상기 소오스/드레인 전극(335), (331)과 게이트(311)사이에 유기절연막을 포함하는 게이트절연막(320)이 형성된다. 상기 UV 보호막(350b)은 금속막과 같은 도전성물질 또는 질화막 또는 금속질화막과 같은 절연막을 포함하며, 이웃하는 도전성물질인 하부전극(270) 및 소오스/드레인 전극(335), (331)을 서로 분리시켜 주기 위한 홈형상의 분리패턴(255)을 구비한다.
기판상에 유기절연막으로 된 보호막(360)을 형성한 다음, 게이트 절연막(320)과 보호막(360)을 구성하는 유기절연막과 유기반도체층(340)을 자외선 경화공정을 통해 경화시켜 준다. 이어서, 보호막(360)상에 하부전극(370) 및 상부전극(395)과 이들사이의 유기박층(390)을 구비하는 유기발광소자를 형성한다.
도 4a는 본 발명의 또 다른 실시예에 따른 UV보호막을 구비한 유기전계 발광표시장치의 단면도를 도시한 것이다. 다른 실시예에 따른 유기전계 발광표시장치(400a)는 도 2a에 도시된 유기전계 발광표시장치(200a)와 동일하다. 다만, 도 4a에 도시된 유기전계 발광표시장치(400a)는 바텀 게이트구조의 유기박막 트랜지스터를 구비하고, 도 2a에 도시된 유기전계 발광표시장치(200a)는 탑게이트구조의 유기박막 트랜지스터를 구비하는 것만이 다르다.
즉, 기판(410)상에 질화막 또는 금속질화막과 같은 절연막으로 된 UV보호막(450a)을 형성하고, UV보호막(450a) 상부에 소오스/드레인 전극(435), (431), 반도체층(440) 및 게이트(411)를 구비하는 박막트랜지스터와, 상기 박막 트랜지스터의 소오스/드레인 전극(435), (431)중 소오스전극(435)에 연결되는 하부전극(417) 및 상부전극(437)을 구비하는 캐패시터가 형성된다. 상기 소오스/드레인 전극(435), (431)과 게이트(411)사이에 유기절연막을 포함하는 게이트절연막(420)이 형성된다.
기판상에 유기절연막으로 된 보호막(360)을 형성한 다음, 유기반도체층(440)과 게이트절연막(420)과 보호막(360)을 구성하는 유기절연막을 자외선 경화공정을 경화시켜 준다. 이어서, 보호막(360)상에 하부전극(370) 및 상부전극(395)과 이들사이의 유기박층(390)을 구비하는 유기발광소자를 형성한다.
도 4b는 본 발명의 또 다른 실시예에 따른 UV보호막을 구비하는 유기전계 발광표시장치의 다른 단면도를 도시한 것이다. 도 4b에 도시된 유기전계 발광표시장치(400b)는 도 2b에 도시된 유기전계 발광표시장치(200b)와 동일하다. 다만, 도 4b에 도시된 유기전계 발광표시장치(400b)가 바텀 게이트구조의 박막 트랜지스터를 구비하는 반면에, 도 2b에 도시된 유기전계 발광표시장치(400a)는 탑게이트 구조의 박막 트랜지스터를 구비한다.
기판상에 UV보호막(450b)을 형성하고, UV보호막(450b)상에 게이트(411), 소오스/드레인 전극(435), (431) 및 반도체층(440)을 구비하는 바텀 게이트구조의 유기 박막 트랜지스터와 하부전극(417) 및 상부전극(437)을 구비하는 캐패시터를 형성한다. 상기 게이트(411)와 소오스/드레인 전극(535), (431)사이에 게이트 절연막(420)이 형성된다. 상기 UV 보호막(450b)은 이웃하는 도전성물질인 게이트(411)와 캐패시터의 하부전극(417)을 서로 분리시켜 주기 위한 분리패턴(455)을 구비하며, 금속막과 같은 도전성물질을 포함하거나 또는 질화막 또는 TaN, TiN 등과 같은 금속질화막과 같은 절연막을 포함할 수도 있다.
기판상에 유기절연막으로 된 보호막(460)을 형성한 다음, 보호막(460)과 게 이트 절연막(420)을 구성하는 유기절연막과 유기반도체층(440)을 자외선 경화공정을 통해 경화시켜 준다. 이어서, 보호막(460)상에 하부전극(470) 및 상부전극(495)과 이들사이의 유기박층(490)을 구비하는 유기발광소자를 형성한다.
본 발명의 실시예에서는 UV 보호막이 도전성물질로 구성되는 경우 이웃하는 도전성 물질을 서로 분리시켜 주기 위한 분리패턴으로 홈패턴을 예시하였으나, 이에 반드시 한정되는 것이 아니라 이웃하는 도전성 물질이 서로 분리되도록 다양한 형태의 UV 보호막을 형성할 수도 있다. 또한, 본 발명의 실시예에 따른 유기박막 트랜지스터를 구비하는 유기전계 발광표시장치는 도면에 도시된 구조에 한정되는 것이 아니라 다양한 구조를 갖는 유기전계 발광표시장치에 적용가능하다.
본 발명의 실시예에서는 UV 보호막을 박막 트랜지스터의 유기반도체층을 형성하기 전에 기판상에 형성하거나 또는 박막 트랜지스터의 유기반도체층을 형성한 다음 보호막하부에 형성하는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 보호막을 형성한 다음 경화공정을 수행하기 전의 임의 공정에서 다양한 형태로 형성가능하다. 또한, UV 보호막이 단일층으로 구성되는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 다층막으로 이루어질 수도 있다.
본 발명은 스위칭소자로서 유기박막 트랜지스터를 구비하는 유기전계 발광표시장치에 대하여 설명하였으나, 유기박막 트랜지스터를 스위칭 소자로 사용하는 액정표시장치와 같은 평판표시장치에도 적용가능하다.
본 발명의 실시예는 유기반도체층이 패터닝되어 소오스/드레인 전극과 콘택되도록 형성되었으나, 이에 반드시 한정되는 것이 아니라 유기반도체층이 패터닝되 지 않은 박막 트랜지스터에도 적용가능할 뿐만 아니라 유기반도체층의 패턴형태로 다양하게 변화가 가능하다. 또한, 본 발명의 유기 박막 트랜지스터는 도면에 도시된 탑게이트구조 또는 바텀게이트구조외에도 다양한 형태를 가질 수 있다.
본 발명의 실시예에 따른 유기 박막 트랜지스터 및 그의 제조방법에 따르면, 게이트절연막 또는 보호막과 같은 유기절연막이나 유기 반도체층을 경화할 때 UV 보호막을 이용하므로써 유기절연막이나 유기 반도체층의 특성저하를 방지할 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 기판과;
    기판상에 형성된 소오스/드레인 전극과;
    상기 소오스/드레인 전극과 콘택되도록 형성되는 반도체층과;
    기판상에 형성된 게이트와;
    상기 소오스/드레인 전극과 게이트사이에 형성된 게이트 절연막과;
    기판상에 형성된 UV 보호막을 포함하며,
    상기 게이트 절연막과 반도체층중 적어도 하나는 유기물질을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 UV 보호막은 절연막 또는 도전막을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  3. 제2항에 있어서, 상기 UV 보호막은 질화막, 금속질화막 및 금속막으로부터 선택되는 막을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서, 상기 UV 보호막은 이웃하는 전극과의 분리를 위한 분리패턴을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서, 게이트, 소오스/드레인 전극 및 반도체층은 상기 UV 보호막하부에 형성되거나 또는 UV 보호막 상부에 형성되는 것을 특징으로 하는 박막 트랜지스터.
  6. 기판상에 UV 보호막을 형성하고, 절연막이 사이에 개재된 게이트 및 소오스/드레인 전극과, 상기 소오스/드레인 전극과 콘택되는 반도체층을 구비하는 박막 트랜지스터를 형성하는 단계와;
    경화공정을 수행하는 단계를 포함하며,
    상기 절연막과 반도체층중 적어도 하나는 유기막을 포함하며,
    상기 경화공정시 자외선을 이용하여 상기 유기막을 경화시켜 주는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제6항에 있어서, 상기 UV 보호막은 이웃하는 전극과의 분리를 위한 분리패턴을 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제6항에 있어서, 상기 UV 보호막은 도전막 또는 절연막을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제8항에 있어서, 상기 UV 보호막은 금속막, 질화막 및 금속질화막으로부터 선택되는 막을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제6항에 있어서, 기판상에 상기 UV 보호막을 형성한 다음 박막 트랜지스터를 형성하거나 또는 기판상에 박막 트랜지스터를 형성한 다음 UV 보호막을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 기판상에 UV보호막을 형성하고, 제1절연막이 사이에 개재된 게이트 및 소오스/드레인 전극과, 상기 소오스/드레인 전극과 콘택되는 반도체층을 구비하는 박막 트랜지스터 그리고 상, 하부전극을 구비하는 캐패시터를 형성하는 단계와;
    제2절연막을 형성하는 단계와;
    경화공정을 수행하는 단계와;
    제2절연막상에 상기 박막 트랜지스터에 연결되는 화소전극을 형성하는 단계를 포함하며,
    상기 제1 및 제2절연막과 반도체층중 적어도 하나는 유기막을 포함하며,
    상기 경화공정시 자외선을 이용하여 상기 유기막을 경화시켜 주는 것을 특징으로 하는 평판표시장치의 제조방법.
  12. 제11항에 있어서, 상기 UV 보호막은 이웃하는 전극과의 분리를 위한 분리패턴을 구비하는 것을 특징으로 하는 평판표시장치의 제조방법.
  13. 제11항에 있어서, 상기 UV 보호막은 도전막 또는 절연막을 포함하는 것을 특 징으로 하는 평판표시장치의 제조방법.
  14. 제11항에 있어서, 기판상에 상기 UV 보호막을 형성한 다음 박막 트랜지스터와 캐패시터를 형성하거나 또는 기판상에 박막 트랜지스터와 캐패시터를 형성한 다음 UV 보호막을 형성하는 것을 특징으로 하는 평판표시장치의 제조방법.
  15. 기판과;
    기판상에 형성되고, 게이트 및 소오스/드레인 전극과, 상기 소오스/드레인 전극과 콘택되도록 형성되는 반도체층을 구비하는 박막 트랜지스터와;
    기판상에 형성되고, 상, 하부전극을 구비하는 캐패시터와;
    상기 소오스/드레인 전극과 게이트사이에 형성된 게이트 절연막과;
    기판상에 형성된 UV 보호막을 포함하며,
    상기 박막 트랜지스터와 캐패시터 상부에 형성된 보호막과;
    상기 보호막상에 형성되어 상기 박막 트랜지스터에 연결되는 화소전극을 포함하며,
    상기 게이트 절연막, 반도체층 및 보호막중 적어도 하나는 유기물질을 포함하는 것을 특징으로 하는 평판표시장치.
  16. 제15항에 있어서, 상기 UV 보호막은 이웃하는 전극과의 분리를 위한 분리패턴을 구비하는 것을 특징으로 하는 평판표시장치.
  17. 제15항에 있어서, 상기 UV 보호막은 도전막 또는 절연막을 포함하는 것을 특징으로 하는 평판표시장치.
  18. 제15항에 있어서, 박막 트랜지스터와 캐패시터는 UV 보호막상부에 형성되거나 또는 UV 보호막 하부에 형성되는 것을 특징으로 하는 평판표시장치.
KR1020050044457A 2005-05-26 2005-05-26 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법 KR100647694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050044457A KR100647694B1 (ko) 2005-05-26 2005-05-26 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044457A KR100647694B1 (ko) 2005-05-26 2005-05-26 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR100647694B1 true KR100647694B1 (ko) 2006-11-23

Family

ID=37712907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044457A KR100647694B1 (ko) 2005-05-26 2005-05-26 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100647694B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352110B1 (ko) 2007-06-18 2014-01-14 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치
KR101363714B1 (ko) 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363714B1 (ko) 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR101352110B1 (ko) 2007-06-18 2014-01-14 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치

Similar Documents

Publication Publication Date Title
KR100647693B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100719547B1 (ko) 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
US7485507B2 (en) Organic thin-film transistor, method of fabricating the same, and flat panel display having the same
KR100647695B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100683777B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR20060042727A (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
KR100626082B1 (ko) 평판표시장치
KR20060064318A (ko) 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR100683685B1 (ko) 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법
KR100683778B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR100659125B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100647694B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법
KR100730177B1 (ko) 박막 트랜지스터 및 이의 제조방법
KR100670349B1 (ko) 평판표시장치 및 그의 제조방법
KR100719569B1 (ko) 평판 디스플레이 장치
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
KR20120121747A (ko) 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100615264B1 (ko) 유기박막 트랜지스터를 구비한 유기전계 발광표시장치
KR20060112865A (ko) 유기막 패터닝방법 및 이를 이용한 유기 박막 트랜지스터의제조방법
KR100683684B1 (ko) 유기박막 트랜지스터를 구비한 유기전계 발광표시장치
KR100730185B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 유기 발광 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee