DE602004006620T2 - Eine fet anordnung und eine methode zur herstellung einer fet anordnung - Google Patents

Eine fet anordnung und eine methode zur herstellung einer fet anordnung Download PDF

Info

Publication number
DE602004006620T2
DE602004006620T2 DE602004006620T DE602004006620T DE602004006620T2 DE 602004006620 T2 DE602004006620 T2 DE 602004006620T2 DE 602004006620 T DE602004006620 T DE 602004006620T DE 602004006620 T DE602004006620 T DE 602004006620T DE 602004006620 T2 DE602004006620 T2 DE 602004006620T2
Authority
DE
Germany
Prior art keywords
layer
conductor
dielectric layer
semiconductor layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004006620T
Other languages
English (en)
Other versions
DE602004006620D1 (de
Inventor
Hjalmar E. Huitema
Bart-Hendrik Huisman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polymer Vision Ltd Eindhoven Nl
Original Assignee
Polymer Vision BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Polymer Vision BV filed Critical Polymer Vision BV
Publication of DE602004006620D1 publication Critical patent/DE602004006620D1/de
Application granted granted Critical
Publication of DE602004006620T2 publication Critical patent/DE602004006620T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/80Interconnections, e.g. terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer elektronischen Anordnung, wobei in dem Verfahren mindestens ein Feldeffekttransistor mit einer organischen Halbleiterschicht auf einem Substrat geschaffen wird.
  • Die Erfindung bezieht sich auch auf eine elektronische Anordnung mit einer Vielzahl von Feldeffekttransistoren mit einer organischen Halbleiterschicht und einer Verbindungsstruktur, um die Transistoren untereinander und/oder mit einem Ausgangsanschluss zu verbinden.
  • Es ist seit vielen Jahren bekannt, elektronische Halbleiterkomponenten wie Bipolar- und Feldeffekttransistoren unter Verwendung von Halbleitermaterialien wie Silizium, Germanium und Galliumarsenid herzustellen. Speziell integrierte Schaltungen mit vielen elektronischen Komponenten werden durch Deposition leitender, halbleitender und dielektrischer Schichten auf ein Substrat hergestellt.
  • In den letzten Jahren wurde erkannt, dass einige organische Materialien, wie beispielsweise Pentacen, Halbleitereigenschaften zeigen können. Halbleiterkomponenten, -gruppierungen und -schaltungen mit organischen Halbleitern versprechen eine Anzahl von Vorteilen gegenüber traditionellen halbleiterbasierten Strukturen einschließlich mechanischer Flexibilität, Lösungs-Verarbeitbarkeit und Niedrigtemperatur-Behandlung. Dementsprechend wurde viel Forschung auf dem Feld der organischen Halbleiter und der Herstellung von auf organischen Halbleitern basierten Halbleiterkomponenten und -schaltungen unternommen.
  • Zurzeit werden organische Halbleitertransistoren mit fotolithografischen Standardverfahren gefertigt. 1 illustriert die Struktur 100 eines organischen Halbleiters gemäß dem Stand der Technik (siehe auch US 6.335.539 für weitere Referenzen). Die Herstellung des Halbleiters umfasst ein Minimum von drei oder vier Maskenschritten. Die Halbleiterstruktur 100 wird auf einem Substrat 101 produziert. Zuerst wird die Gate-Schicht 103 (normalerweise eine Metallschicht, beispielsweise Gold) auf dem Substrat 101 deponiert und durch Fotolithografie strukturiert. Dann wird eine dielektrische Schicht 105 deponiert (beispielsweise eine organische HPR504-Schicht) und strukturiert, um Löcher für vertikale Verbindungen herzustellen. Die dritte Schicht 107, 109 ist eine Source-Drain-Schicht (beispielsweise aus Gold hergestellt), die strukturiert wird, um die Source 107 und die Drain 109 des Transistors zu bilden. Abschließend wird ein organischer Halbleiter 111 deponiert. Die Gate-Source- und Gate-Drain-Überlappung beträgt normalerweise 5 μm, was dieselbe Größe ist, die normalerweise für die Kanallänge (d.h. die Lücke zwischen der Source und der Drain) verwendet wird.
  • Strukturierung des Halbleiters ist gewünscht, um auf die Elektroden der Gate-Schicht zuzugreifen. Außerdem wird Strukturierung der Halbleiterschicht bevorzugt, um Leckstrom zu reduzieren und die Erzeugung falscher Transistoren zu vermeiden, die durch Verbindungen der Gate-Schicht 103, die Halbleiterflächen zwischen Elektroden der Source-Drain-Schicht 107, 109 kreuzen, gebildet werden. Aber die Strukturierung des Halbleiters erfordert einen zusätzlichen Strukturierungsschritt, was den Herstellungsprozess zu einem Viermaskenprozess macht.
  • Deposition der verschiedenen Schichten ist im Allgemeinen ein preiswerter und einfacher Prozess. Beispielsweise kann Schleuderbeschichten verwendet werden, um preiswert und effizient eine dielektrische oder Halbleiterschicht zu verteilen. Aber Strukturierung verwendet im Allgemeinen Lithografietechniken, die relativ teure und komplizierte Lithografietechniken sind. Dementsprechend wäre eine Reduzierung in Herstellungskosten und -komplexität vorteilhaft.
  • Das konventionelle Verfahren zur Herstellung eines organischen Feldeffekttransistors umfasst Prozessieren der Source-Drain-Schicht zwischen Deposition der dielektrischen und der Halbleiterschicht. Dies hat eine Tendenz, Verunreinigungen zwischen die dielektrische und die Halbleiterschicht einzubringen und dabei die Leistung des Transistors zu reduzieren. Dementsprechend wären eine verbesserte Leistung und eine reduzierte Menge an Verunreinigungen vorteilhaft.
  • Eine elektronische Anordnung mit Feldeffekttransistoren, wie eine integrierte Schaltung, die mit dem konventionellen Ansatz gefertigt ist, hat typisch eine oder mehr Schichten (z.B. die dielektrische Schicht oder die Halbleiterschicht), die sich über die gesamte Fläche der Gruppierung erstrecken. Dies reduziert die mechanische Zuverlässigkeit der Struktur erheblich, was erhöhten mechanischen Stress und reduzierte mechanische Flexibilität verursacht. Dementsprechend wäre eine elektronische Anordnung mit Feldeffekt transistoren und einem Herstellungsprozess, der verbesserte mechanische Merkmale und Widerstandsfähigkeit erreicht, vorteilhaft.
  • Dementsprechend sucht die Erfindung vorzugsweise, einen oder mehr der oben erwähnten Nachteile einzeln oder in irgendeiner Kombination zu milder, zu verringern oder zu eliminieren.
  • Gemäß einem ersten Aspekt der Erfindung wird ein Verfahren zur Herstellung einer Feldeffekttransistorgruppierung auf einem Substrat geschaffen, wobei das Verfahren folgende Schritte umfasst: Aufbringen einer strukturierten ersten Leiterschicht auf dem Substrat; Aufbringen einer organischen Halbleiterschicht auf der ersten Leiterschicht; Aufbringen einer dielektrischen Schicht auf der Halbleiterschicht; gemeinsame Strukturierung der Halbleiterschicht und der dielektrischen Schicht; und Aufbringen einer strukturierten zweiten Leiterschicht auf der strukturierten dielektrischen Schicht.
  • Das Aufbringen der strukturierten Leiterschichten kann entweder direkt durch Aufbringen des leitenden Materials in der gewünschten Struktur sein (z.B. durch Bedampfen durch eine Schattenmaske) oder kann ein Zweischrittprozess von Deposition des leitenden Materials gefolgt von einem Schritt der Strukturierung der Schicht sein. Übertragen eines Musters in eine oder Strukturierung einer Schicht enthält im Allgemeinen jede geeigneten Mittel zum Schaffen einer gewünschten Struktur oder eines Musters in der Schicht.
  • Die Erfindung erlaubt, dass eine Feldeffekttransistorgruppierung hergestellt wird, die sowohl eine strukturierte dielektrische Schicht als auch eine Halbleiterschicht hat, während nur drei Masken verwendet werden. Speziell durch Strukturierung der Schichten in der Art, dass die Halbleiter- und die dielektrische Schicht zusammen strukturiert werden können, ist nur ein einziger Strukturierungsschritt zur Strukturierung dieser Schichten notwendig. Insbesondere ist nur ein einziger Fotolithografieschritt zur Strukturierung der Halbleiter- und der dielektrischen Schicht notwendig, was dabei die Anzahl der Fotolithografieschritte reduziert, die notwendig sind, um eine strukturierte Halbleiter- und dielektrische Schicht zu erzielen.
  • So ermöglicht die Erfindung einen 3-Maskenprozess für organische Elektronik, während sie die Strukturierung sowohl der dielektrischen als auch Halbleiterschicht erzielt. Da Herstellung von organischer Elektronik preiswerte Depositionstechniken mit relativ teurer Fotolithografie kombiniert, ist die Reduzierung der Maskenanzahl sehr wichtig und führt zu einer signifikanten Reduzierung der Herstellungskosten.
  • Ein Vorteil der Erfindung ist, dass die dielektrische Schicht direkt auf der Halbleiterschicht deponiert werden kann, bevor irgendeine Strukturierung durchgeführt wird. Dies erlaubt ein sehr sauberes Interface zwischen diesen Schichten, was die Mobilität in dem Halbleiter und so die Leistung des Feldeffekttransistors verbessert. Speziell können die dielektrische und die Halbleiterschicht unmittelbar hintereinander und in derselben Umgebung deponiert werden. Dies sorgt für eine signifikant verbesserte Integrität des Dielektrikum-Halbleiter-Interfaces mit signifikant reduzierten Ausmaßen an Verunreinigungen.
  • Die Strukturierung der dielektrischen und Halbleiterschicht erlaubt außerdem eine erhöhte mechanische Flexibilität und reduzierten mechanischen Stress. Dies erlaubt eine verbesserte Zuverlässigkeit. Während das bekannte Verfahren in einer Struktur resultiert, in der die Halbleiterschicht und besonders die dielektrische Schicht an einigen Flächen nicht vorhanden sind, resultiert das Verfahren der Erfindung darin, dass die dielektrische Schicht und die Halbleiterschicht in einigen Flächen vorhanden sind.
  • Es ist ein weiterer Vorteil des Verfahrens der Erfindung, dass für die dielektrische Schicht ein dielektrisches Material mit einer relativ hohen Dielektrizitätskonstante verwendet werden kann. Während in dem Verfahren nach dem Stand der Technik die dielektrische Schicht als eine „Glamour"-Schicht und daher als die Isolation zwischen verschiedenen Transistoren fungiert, hat die wie in dem Verfahren der Erfindung aufgebrachte dielektrische Schicht eine Funktion in dem Transistor und an den Kreuzungspunkten limitierter Fläche.
  • In einer bevorzugten Ausführungsform des Verfahrens der Erfindung umfasst der Schritt der Strukturierung der Halbleiterschicht und der dielektrischen Schicht das Entfernen der organischen Halbleiterschicht und der dielektrischen Schicht von Flächen, die nicht mit dem mindestens einen Feldeffekttransistor in Zusammenhang stehen, und von Flächen, die nicht mit sich kreuzenden Leitern der ersten und zweiten Leiterschicht in Zusammenhang stehen.
  • Dies reduziert signifikant den mechanischen Stress und erhöht die Nachgiebigkeit und/oder Flexibilität der Feldeffekttransistorgruppierung. Insbesondere kann die Halbleiter- und dielektrische Schicht von einem signifikanten Anteil der gesamten Fläche entfernt werden und die mechanischen Eigenschaften der Struktur können überwiegend durch die mechanischen Eigenschaften des Substrats bestimmt werden. Speziell kann die Erfindung flexible oder biegsame Strukturen oder Strukturen mit einer erhöhten Beständigkeit gegen Vibrationen und mechanische Schocks erlauben.
  • Es sei bemerkt, dass an Flächen, wo sich die erste und zweite Leiterschicht überlappen, und die Halbleiterschicht und die dielektrische Schicht entfernt sind, eine vertikale Verbindung gebildet wird. Diese vertikalen Verbindungen sind unerlässlich, um die erforderlichen Verbindungen von und zu den individuellen Transistoren zu schaffen. Die vertikalen Verbindungen erlauben auch, die Drain- und die Gate-Elektrode eines Transistors zu verbinden, sodass der Transistor als eine Diode verwendet werden kann, d.h. für eine gleichrichtende Funktion.
  • In einer weiteren bevorzugten Ausführungsform enthalten die genannten Flächen, die mit einem Feldeffekttransistor in Zusammenhang stehen, und/oder die genannten Flächen, die mit sich kreuzenden Leitern in Zusammenhang stehen, Schutzzonen, die einen minimalen lateralen Abstand zwischen einem ersten Leiter in der ersten Leiterschicht und einem zweiten Leiter in der zweiten Leiterebene schaffen.
  • Als ein Ergebnis des Verfahrens der Erfindung erstreckt sich die Halbleiterschicht zu den Seitenflächen der Halbleiter-Dielektrikum-Insel. Ein zweiter Leiter, der sich über die Insel hinaus erstreckt, kann deshalb in Kontakt mit der Halbleiterschicht kommen. Dies kann zu einem Leckstrom zwischen diesem zweiten Leiter und einem ersten Leiter, der unter der Halbleiter-Dielektrikum-Insel liegt, führen. Das Schaffen von Schutzzonen vergrößert den lateralen Abstand zwischen diesem ersten und diesem zweiten Leiter. Da der Leckstrom umgekehrt proportional von dem lateralen Abstand abhängig ist, wird er erheblich durch diese Schutzzonen reduziert. Die Schutzzonen haben im Allgemeinen eine Länge in der Größenordnung von 0,5 bis 10 Mikrometer, vorzugsweise 1-5 Mikrometer. Die resultierende Form der Halbleiter-Dielektrikum-Insel ist dann, senkrecht zur Substratebene gesehen, länglich.
  • In einer anderen Ausführungsform wird die Größe der Schutzzonen absichtlich gewählt, um einen Widerstand gewünschter Größe zwischen dem ersten und dem zweiten Leiter zu schaffen.
  • In einer Ausführungsform ist die organische Halbleiterschicht eine polymere Halbleiterschicht. Passende polymere Halbleiterschichten beinhalten ohne Beschränkung Polyarylamine, Polyfluorene, Polythienylen-Vinyle, Polyphenylen-Vinyle, Polyfuranylen-Vinyle, Polythiophene, besonders Poly-3(alkyl)thiophene. Diese Halbleitermaterialien können durch gewünschte aliphatische und aromatische Seitengruppen substituiert werden, um die Verarbeitung von ihnen zu verbessern. Außerdem können die polymeren Halbleiter Netzwerke und Kopolymere sein. Diese Netzwerke und Kopolymere können Gruppen umfassen, die kein Halbleiterverhalten zeigen. Passende Exemplare sind in der nicht vorveröffentlichten Anmeldung WO-IB03/01062 (PHNL020257) beschrieben.
  • Alternativ ist der organische Halbleiter eine oligomere Verbindung, wie ein Oligothiophen und ein Oligocen, worin die Anzahl der sich wiederholenden Einheiten im Allgemeinen zwischen 3 und 15 beträgt. Damit besonders bevorzugt ist das Oligocen mit 5 sich wiederholenden Einheiten, im Allgemeinen bekannt als Pentacen. Auch diese Moleküle können gewünschte Seitengruppen haben, wie an sich bekannt ist, und können in polymeren Netzwerken und/oder Kopolymeren enthalten sein, wie in der oben erwähnten Anmeldung beschrieben ist. Pentacen wird speziell in Hinsicht auf seine Mobilität bevorzugt. Fachleuten sind weitere oligomere und polymere organische Halbleiter bekannt.
  • Es wird deutlich sein, dass ein Feldeffekttransistor im Allgemeinen eine Source- und eine Drain-Elektrode in der ersten Leiterschicht angrenzend an die Halbleiterschicht und eine Gate-Elektrode in der zweiten Leiterschicht, die von der Halbleiterschicht durch die dielektrische Schicht getrennt ist, umfasst. Vor allem hat eine senkrechte Projektion der Gate-Elektrode auf die Halbleiterschicht eine Überlappung mit dem Kanal in dieser Halbleiterschicht zwischen der Source- und der Drain-Elektrode. Das Gate kann beispielsweise eine Metallschicht wie Gold sein oder kann z.B. ein organischer Leiter sein.
  • Gemäß einem anderen Merkmal der Erfindung umfasst der Schritt des Aufbringens einer organischen Halbleiterschicht auf der ersten Leiterschicht das Aufbringen eines organischen Halbleiters oder eines Vorgängers davon durch Schleuderbeschichten. Dies sorgt für einen besonders einfachen Herstellungsprozess mit niedrigen Kosten. Die Verwendung eines Vorgängermoleküls ist in dem Gebiet eine gut bekannte Technik. Der Vorgänger kann nach seiner Deposition in das Halbleitermaterial konvertiert werden.
  • Gemäß einem anderen Merkmal der Erfindung umfasst der Schritt des Aufbringens einer dielektrischen Schicht auf der ersten Leiterschicht das Aufbringen eines dielektrischen Materials durch Schleuderbeschichten. Dies sorgt für einen besonders einfachen Herstellungsprozess mit niedrigen Kosten. Speziell können die dielektrische und die Halbleiterschicht beide durch Schleuderbeschichten in derselben Schleuderbeschichtungsvorrichtung aufgebracht werden, was dabei eine hohe Integration und hohe Reinheit des Interfaces zwischen der dielektrischen Schicht und der Halbleiterschicht erlaubt. Die Kosten und Komplexität des Herstellungsprozesses können niedrig gehalten werden, indem nur ein Maskierungsschritt zur Strukturierung der dielektrischen und Halbleiterschicht verwendet wird, nachdem diese durch die Schleuderbeschichtungsoperation mit niedrigen Kosten aufgebracht worden sind.
  • In dem Fall, dass ein Vorgänger für den Halbleiter aufgebracht wird, der eine Konvertierung bei erhöhter Temperatur benötigt, kann diese Konvertierung nach dem Aufbringen der dielektrischen Schicht stattfinden. Dies ist besonders in dem Fall geeignet, in dem die dielektrische Schicht auch eine Wärmebehandlung benötigt (beispielsweise nach Bestrahlung mit einer chemisch wirksamen Strahlung). Dann können beide Wärmebehandlungen kombiniert werden.
  • Strukturierung einer Schicht nach der Deposition dieser Schicht beinhaltet im Allgemeinen das Aufbringen einer Maske, gefolgt von Ätzen. Es wird bevorzugt, dass der Schritt der Strukturierung der Halbleiterschicht und der dielektrischen Schicht einen Fotolithografieprozess umfasst. Hierin wird eine Schicht unter Verwendung einer chemisch wirksamen Strahlung strukturiert, um chemische Veränderungen in der bestrahlten Schicht zu bewirken. Diese Schicht kann hinterher als eine Ätzmaske verwendet werden. Ein Fotolithografieprozess ist besonders zur gemeinsamen Strukturierung der dielektrischen und Halbleiterschicht geeignet.
  • Es wird hierin besonders bevorzugt, dass die dielektrische Schicht als eine Fotolackschicht für den Lithografieprozess fungiert. So wird keine zusätzliche Maske in dem Fotolithografieprozess benötigt. Die dielektrische Schicht umfasst vorzugsweise ein Material, das auch als ein Fotolack fungiert. Beispiele für geeignete Materialien beinhalten HPR504 oder SC100 (Olin Hunt). Durch Verwenden derselben Schicht sowohl als eine dielektrische Schicht als auch als eine Fotolackschicht wird die Notwendigkeit, eine zusätzliche Fotolackschicht aufzubringen, vermieden, und so können die Komplexität und Kosten des Herstellungsprozesses weiter reduziert werden. Daneben umfasst die dielektrische Schicht vorzugsweise ein organisches Material, um eine exzellente Flexibilität zu haben. Wenn ein Fotolack auf dieser dielektrischen Schicht aus organischem Material aufgebracht wird, wird ein sehr selektives Ätzmittel benötigt, um hinterher die Fotolackmaske zu entfernen, ohne die dielektrische Schicht negativ zu beeinflussen.
  • Gemäß einem weiteren Merkmal der Erfindung umfasst das Verfahren zur Herstellung weiter den Schritt des Aufbringens einer Schutzschicht. Die Schutzschicht wird vorzugsweise auf der zweiten Leiterschicht hinzugefügt und kann vorzugsweise Materialien wie Polystyrol, Zeonex, PMMA, Polycarbonat und PVDF beinhalten. Die Schutzschicht schafft zusätzlichen Schutz der Struktur und erhöhte mechanische Widerstandsfähigkeit. Für eine Displayanordnung ist die Schutzschicht vorzugsweise im Wesentlichen transparent.
  • In einer bevorzugten Ausführungsform der Erfindung umfasst die elektronische Anordnung eine Vielzahl von Feldeffekttransistoren. Vorzugsweise sind auch andere Komponenten inklusive sowohl Halbleiterkomponenten inklusive Speichereinheiten als auch Widerstandskomponenten vorhanden. Diese alle können in dem Vierlagenstapel aus erstem und zweitem Leiter, dielektrischer Schicht und Halbleiterschicht geschaffen werden. Aber zusätzlich dazu können weitere Schichten vorhanden sein. Der Herstellungsprozess erlaubt so, komplizierte Anordnungen mit komplexen Funktionen bei einer geringen Komplexität und einem preisgünstigen Herstellungsprozess herzustellen. Insbesondere kann die Anordnung eine integrierte Schaltung sein.
  • In einer weiteren bevorzugten Ausführungsform ist oder umfasst die elektronische Anordnung eine Displaygruppierung. Ein Display kann so mit einem einfachen und preiswerten Herstellungsprozess hergestellt werden. Die Feldeffektgruppierung (z.B. der Stapel von Schichten, in dem die Feldeffekttransistoren geschaffen sind) bildet typisch nur einen Teil des Displays. Die Strukturierung sowohl der dielektrischen als auch der Halbleiterschicht kann für verbesserte mechanische Eigenschaften inklusive reduziertem Stress und erhöhter Flexibilität sorgen. Insbesondere kann ein biegsames Display hergestellt werden.
  • In noch einer weiteren Ausführungsform ist das Substrat im Wesentlichen durchsichtig. Das erlaubt eine Displayanordnung, in der ein angezeigtes Bild durch das Substrat betrachtet werden kann, und das Substrat ist dementsprechend vorzugsweise für ein Bild, das durch das Substrat betrachtet werden soll, ausreichend transparent.
  • Die Wahl der elektrooptischen Schicht in dem Display bestimmt hauptsächlich das Funktionsprinzip des Displays. Eine gut bekannte elektrooptische Schicht ist eine Schicht aus flüssigkristallinem Material. Es wird aber bevorzugt, dass eine elektrophoretische elektrooptische Schicht aufgebracht wird. Das sorgt für ein besonders passendes, einfaches Verfahren mit niedrigen Kosten zur Herstellung eines Displays. Besonders die Rate, mit der das Display aufgefrischt werden muss, ist für elektrophoretische Displays niedriger als für Flüssigkristalldisplays, und so wird der Energieverbrauch reduziert. Das Display ist in diesem Sinne sehr geeignet zur Verwendung in Anwendungen der mobilen Telekommunikation, wo Leistungsmanagement ein absolutes Muss ist. Ein weiteres Merk mal des elektrophoretischen Displays ist, dass die Displayqualität aus Betrachtungswinkeln kleiner als 90 Grad recht gut ist. Dies ist für ein biegsames Display wichtig, in dem der Betrachtungswinkel in Bezug auf die Displayebene oft ungleich 90 Grad ist.
  • Gemäß einem zweiten Aspekt der Erfindung wird eine elektronische Anordnung mit einer Vielzahl von Feldeffekttransistoren mit einer organischen Halbleiterschicht und einer Verbindungsstruktur, um die Transistoren untereinander und/oder mit einem Ausgangsanschluss zu verbinden, geschaffen, wobei die Feldeffekttransistoren geschaffen sind in einem Stapel aus: einer auf dem Substrat aufgebrachten strukturierten ersten Leiterschicht; einer auf der ersten Leiterschicht aufgebrachten organischen Halbleiterschicht; einer auf der Halbleiterschicht aufgebrachten dielektrischen Schicht; einer auf der dielektrischen Schicht aufgebrachten strukturierten zweiten Leiterschicht. Gemäß der Erfindung sind die Halbleiterschicht und die dielektrische Schicht nach einem im Wesentlichen identischen Muster strukturiert. Als Konsequenz ist das Interface der Halbleiter- und der dielektrischen Schicht sehr rein und schafft damit eine verbesserte Transistorleistung, besonders eine verbesserte Trägerbeweglichkeit.
  • In der Anordnung der Erfindung werden die Halbleiterschicht und die dielektrische Schicht vorzugsweise von Flächen, die nicht mit dem mindestens einen Feldeffekttransistor in Zusammenhang stehen, und von Flächen, die nicht mit sich kreuzenden Leitern der ersten und zweiten Leiterschicht in Zusammenhang stehen, entfernt. Das führt dazu, dass die Anordnung aufgrund der Strukturierung sowohl der dielektrischen als auch der Halbleiterschicht eine verbesserte mechanische Leistungsfähigkeit hat.
  • Diese und andere Aspekte, Merkmale und Vorteile der Erfindung werden deutlich aus und erklärt mit Bezug auf die hiernach beschriebene(n) Ausführungsform(en).
  • Eine Ausführungsform der Erfindung wird nur als Beispiel mit Bezug auf die Zeichnung beschrieben. In dieser zeigen:
  • 1 die Struktur eines organischen Halbleiters nach dem Stand der Technik;
  • 2 ein Flussdiagramm eines Verfahrens zur Herstellung einer Feldeffekttransistorgruppierung gemäß einer Ausführungsform der Erfindung;
  • 3 einen Querschnitt einer Feldeffekttransistorstruktur nach dem Aufbringen einer dielektrischen und Halbleiterschicht gemäß einer Ausführungsform der Erfindung;
  • 4 einen Querschnitt einer Feldeffekttransistorstruktur nach der Strukturierung der dielektrischen und Halbleiterschicht gemäß einer Ausführungsform der Erfindung;
  • 5 einen Querschnitt einer Feldeffekttransistorstruktur nach dem Aufbringen der zweiten Leiterschicht gemäß einer Ausführungsform der Erfindung;
  • 6 eine Draufsicht auf eine Kreuzung zweiter Leiter der verschiedenen Leiterschichten;
  • 7 eine Querschnittsansicht entsprechend der Draufsicht von 6;
  • 8 eine Draufsicht einer zweiten Ausführungsform einer Kreuzung zweier Leiter der verschiedenen Leiterschichten; und
  • 9 eine Querschnittsansicht entsprechend der Draufsicht von 8.
  • 2 illustriert ein Flussdiagramm eines Verfahrens zur Herstellung einer organischen Feldeffektgruppierung (FET) gemäß einer Ausführungsform der Erfindung. Der organische Feldeffekttransistor wird auf einem Substrat geschaffen, das in dem zum Testen verwendeten Experiment Glas war. Normalerweise wird dieses Substrat an einen Träger befestigt, der den Halt und die mechanische Stabilität für die FET-Struktur bereitstellt. Dann ist der Träger aus Glas gemacht und das Substrat ist in diesem Fall eine Polymerfolie, beispielsweise aus Polyimid gemacht. Das Substrat kann von dem Träger auf passende Weise gelöst werden. Bevorzugt ist ein Verfahren, in dem das Substrat mit einem UV-lösbaren Kleber an dem Träger befestigt ist. Ablösen geschieht dann auf Bestrahlen des UV-lösbaren Klebers durch den – transparenten – Träger hin.
  • In Schritt 201 des Herstellungsprozesses wird eine strukturierte erste Leiterschicht auf das Substrat aufgebracht. In der bevorzugten Ausführungsform wird eine Goldschicht auf das Substrat aufgebracht, gefolgt von einer anschließenden lithografischen Strukturierung der Goldschicht, wie sie in der Technik gut bekannt ist.
  • In der bevorzugten Ausführungsform werden die Sources und Drains der FETs durch die erste Leiterschicht gebildet und die Strukturierung der ersten Leiterschicht ist so, dass an den passenden Positionen Source- und Drain-Elektroden geschaffen werden. Zusätzlich schafft die erste Leiterschicht einer erste Verbindungsschicht zum Bilden der Verbindungen, die für die Implementierung einer elektronischen Schaltung erforderlich sind.
  • In Schritt 203 wird eine organische Halbleiterschicht auf der ersten Leiterschicht aufgebracht. In der bevorzugten Ausführungsform wird die Halbleiterschicht so auf der ersten Leiterschicht aufgebracht. Die aufgebrachte Schicht bedeckt die Substratfläche und steht so in Kontakt mit der ersten Leiterschicht und direkt mit dem Substrat, wo der erste Leiter durch die Strukturierung entfernt worden ist.
  • In der bevorzugten Ausführungsform ist die organische Halbleiterschicht Pentacen (0,25 Gewichts-%, mit 10 % zu der Lösung hinzugefügtem Polystyrol), das vorzugsweise als ein Vorläufer auf das Substrat aufgebracht wird. Der verwendete Vorläufer ist 6,13-Dihydro-6,13-(2,3,4,5-tetrachlor-2,4-cyclohexadien)-pentacen. Es wird durch Schleuderbeschichten auf der ersten Leiterschicht aufgebracht. Nach dem Schleuderbeschichten wird die Konvertierung des Vorläufers in Pentacen für 10 Sekunden bei 200°C auf einer heißen Platte durchgeführt.
  • In Schritt 205 des Herstellungsprozesses wird eine dielektrische Schicht auf der Halbleiterschicht aufgebracht. Die dielektrische Schicht wird vorzugsweise durch Schleuderbeschichten aufgebracht und vorzugsweise in demselben Arbeitsvorgang wie das Aufbringen der Halbleiterschicht in Schritt 203. Die dielektrische Schicht ist in der bevorzugten Ausführungsform ein Dielektrikum mit passenden Charakteristiken und kann vorzugsweise ein Fotolack sein (wie HPR504).
  • In dem Fall, dass ein Vorläufer des Halbleiters aufgebracht wird, kann die Konvertierung in den aktuellen Halbleiter stattfinden, nachdem die dielektrische Schicht aufgebracht worden ist. Im Falle, dass die dielektrische Schicht, besonders ein Fotolack, nach dem Aufbringen (und fotolithografischer Bearbeitung) eine Aushärtung benötigt, kann die Konvertierung des Vorläufers in den Halbleiter und die Aushärtung der dielektrischen Schicht in einer einzigen Behandlung kombiniert werden. Diese Wärmebehandlung kann Aufheizen bei unterschiedlichen Temperaturen für unterschiedliche Zeitdauern umfassen.
  • Nach dem Aufbringen durch Schleuderbeschichten wird die dielektrische Schicht in der bevorzugten Ausführungsform für 30 s bei 90°C auf einer heißen Platte getrocknet.
  • 3 zeigt einen Querschnitt einer FET-Struktur 300 nach dem Aufbringen der dielektrischen und Halbleiterschicht gemäß einer Ausführungsform der Erfindung. Also illustriert 3 einen Querschnitt der FET-Struktur nach Schritt 205.
  • Wie in 3 illustriert, werden eine Source 303 und eine Drain 305 durch die auf dem Substrat 301 gebildete erste Leiterschicht 303, 305 gebildet. Die Halbleiter schicht 307 wird auf der ersten Leiterschicht 303, 305 deponiert und steht in Kontakt mit dieser und mit dem Substrat 301. Auf der Halbleiterschicht wird die dielektrische Schicht 309 deponiert.
  • In Schritt 207 werden die Halbleiterschicht und die dielektrische Schicht gemeinsam strukturiert. Speziell werden sowohl die Halbleiter- als auch die dielektrische Schicht in einem einzigen Arbeitsschritt oder Schritt strukturiert. So wird dieselbe Maske auf beide Schichten angewandt und die beiden Schichten haben schließlich dieselbe Struktur.
  • In der bevorzugten Ausführungsform wird die Strukturierung der Halbleiter- und der dielektrischen Schicht durch einen Fotolithografieprozess gemacht. In der bevorzugten Ausführungsform ist die dielektrische Schicht so gewählt, dass die dielektrische Schicht auch als eine Fotolackschicht fungiert. Beispielsweise kann HPR504 für die dielektrische Schicht verwendet werden. In dieser Ausführungsform wird die Struktur über eine Kontaktmaske UV-Licht ausgesetzt und dann entwickelt und gespült. Die Strukturierung der dielektrischen und Halbleiterschicht wird dann durch einen konventionellen Ätzprozess wie Reaktives Ionenätzen (RIE) mit z.B. Ar/O2-Gas erzielt.
  • So ist die Strukturierung des Halbleiter-Dielektrikum-Stapels für die beschriebene Anordnung extrem einfach, da das verwendete dielektrische Material fotoempfindlich ist und deshalb als Lack zum Ätzen des Halbleiters agiert. Dies vermeidet den Bedarf einer zusätzlichen Fotolackschicht auf dem Stapel.
  • Wenn das Substrat eine Polymerfolie ist, kann sich das Ätzen bis in das Substrat ausdehnen. Es gibt mehrere Wege, den negativen Einfluss davon zu begrenzen. Vor allem können die Ätzzeiten und -bedingungen optimiert werden. Die Eigenschaften und Dicken der Halbleiterschicht und der dielektrischen Schicht sind gut bekannt, und so ist Optimierung möglich. Zweitens kann eine Ätzstoppschicht auf dem Substrat aufgebracht werden oder Teil des Substrats sein. Ätzstoppschichten sind an sich bekannt. Vorzugsweise wird ein elektrisch isolierendes Material verwendet, wobei damit jede kapazitive Kopplung oder Kurzschlüsse zwischen der zweiten Leiterschicht und der Ätzstoppschicht vermieden werden.
  • Besonders geeignete Materialien für Ätzstoppschichten sind mit Partikeln, besonders Nanopartikeln, aufgefüllte Polymere. Passende Polymere beinhalten Polyimid, Polystyrol, Polyimid, Polyethylenterephthalat und so weiter. Passende Nanopartikel beinhalten Rußschwarz, SiO2, TiO2, BaTiO3, Ferrite wie auch andere anorganische Verbindun gen und besonders Oxide. Die Nanopartikel können einen Durchmesser in der Größenordnung von 1 nm bis zu 500 nm haben. Solche mit Nanopartikeln aufgefüllten Polymere haben die folgenden vorteilhaften Eigenschaften: sie können als Ätzstopp verwendet werden, die Oberfläche der Schicht ist relativ eben, was damit direktes Deponieren der zweiten Leiterschicht erlaubt, die Schicht ist flexibel, und das Polymer kann so gewählt werden, dass die resultierende Schicht einen thermischen Ausdehnungskoeffizienten hat, der mit dem Substrat und den anderen Schichten vergleichbar ist. Es ist ein weiterer Vorteil, dass mit einer geeigneten Wahl der Partikel die resultierende Ätzstoppschicht auch Strahlung hemmen kann, um so die organische Halbleiterschicht gegen Strahlung, die zu Schädigung führt, zu schützen.
  • In der bevorzugten Ausführungsform werden die organische Halbleiterschicht und die dielektrische Schicht von Flächen entfernt, die nicht mit Komponenten der Feldeffekttransistorgruppierung oder mit sich kreuzenden Leitern der ersten und zweiten Leiterschicht in Zusammenhang stehen.
  • Im Gegensatz zu konventionellen Verfahren ist die Strukturierung der Halbleiterschicht in der bevorzugten Ausführungsform mit dem Prozess des Herstellens der Kontakte und Verbindungen in der dielektrischen Schicht kombiniert. Dies reduziert die Anzahl der durch den Prozess geforderten Masken von vier auf drei, was in einer signifikanten Kostenreduktion des Herstellungsprozesses resultiert. Vorzugsweise wird die dielektrische Schicht überall außer an den Transistorflächen und der Fläche der Kreuzungen zwischen den zwei leitenden Schichten entfernt. Ein zusätzlicher Vorteil ist, dass es die mechanische Flexibilität der Anordnung erhöht, da Entfernen der dielektrischen Schicht den Stress und folglich die Chance von Rissen und Filmablösen reduziert.
  • 4 zeigt einen Querschnitt einer FET-Struktur 300 nach der Strukturierung der dielektrischen und Halbleiterschicht gemäß einer Ausführungsform der Erfindung. Also illustriert 4 einen Querschnitt der FET-Struktur nach Schritt 207. Wie in 4 gesehen werden kann, sind die Halbleiter- und dielektrischen Schichten 307, 309 auf die Fläche über den Source- und Drain-Elektroden reduziert.
  • In Schritt 209 wird eine strukturierte zweite Leiterschicht auf der strukturierten dielektrischen Schicht deponiert. In der bevorzugten Ausführungsform enthält die zweite Leiterschicht ein Gate des Feldeffekttransistors. In der bevorzugten Ausführungsform wird eine strukturierte Gold-Gateschicht direkt durch Verdampfen durch eine Schattenmaske aufgebracht. Aber in anderen Ausführungsformen kann ein Zweistufenprozess des Auf bringens einer leitenden Schicht gefolgt von Strukturierung verwendet werden. In einigen Ausführungsformen kann ein organisches Leitermaterial für das Gate verwendet werden.
  • 5 zeigt einen Querschnitt der FET-Struktur 300 nach der Deposition der zweiten Leiterschicht gemäß einer Ausführungsform der Erfindung. Also illustriert 5 einen Querschnitt der FET-Struktur nach Schritt 209.
  • Wie in 5 gesehen werden kann, ist eine Gateelektrode 501 auf der dielektrischen Schicht aufgebracht worden. So ist ein FET mit einem Kanal zwischen einer Source- 303 und Drain- 305 Elektrode und einem darüber liegenden Gate 501 gebildet worden. So ist ein sehr einfacher Herstellungsprozess für einen organischen FET mit einer Top-Gate-Strukur erzielt, der nur drei Masken verwendet, während er sowohl die Halbleiter- als auch die dielektrische Schicht strukturiert.
  • Es können FETs mit einer sehr sauberen Integration der Halbleiter- und dielektrischen Schicht produziert werden, wobei hohe Leistung des organischen FET erreicht werden kann. Experimente haben gezeigt, dass eine Mobilität von 2·10–2 cm2/Vs erreicht werden kann. Dies ist vergleichbar mit oder besser als die konventionellen Bottom-Gate-Strukturen unter den gleichen Bedingungen.
  • In der bevorzugten Ausführungsform wird die Isolationsschicht von allen Flächen entfernt, die nicht mit Komponenten der Feldeffekttransistorgruppierung oder mit sich kreuzenden Leitern der ersten und zweiten Leiterschicht in Zusammenhang stehen. Also werden die dielektrische Schicht und die Halbleiterschicht aufrechterhalten, wenn Verbindungen der zwei Schichten sich kreuzen, um die geforderte Isolation zwischen diesen zu schaffen.
  • 6 zeigt eine Draufsicht auf eine Kreuzung zweier Leiter der verschiedenen Leiterschichten. Ein erster Leiter 601 der ersten unteren Leiterschicht kreuzt im Wesentlichen senkrecht unter einem zweiten Leiter 603 der oberen zweiten Leiterschicht. Die zwei Leiter 601, 603 sind durch eine Fläche oder Insel 605 dielektrischen Materials der dielektrischen Schicht isoliert.
  • 7 zeigt einen Querschnitt der Kreuzung der zwei Leiter 601, 603 der verschiedenen Leiterschichten. Wie in 7 gezeigt, verursacht die Insel 605 dielektrischen Materials, dass eine Insel 701 aus Halbleitermaterial übrig bleibt. Aber diese Halbleiterinsel steht in Kontakt mit beiden Leitern 601, 603 und dementsprechend wird eine Kriechstromstrecke zwischen den zwei leitenden Schichten gebildet. Diese Kriechstromstrecke kann so klein wie gefordert gemacht werden, indem die richtige Geometrie der Dielektrikum-Halbleiter-Insel 605, 701 gewählt wird. Bin Extremfall, wo der Kriechstrom komplett entfernt ist, könnte sein, dass die Ausbreitung der Insel komplett unter der oberen leitenden Elektrode 603 ist.
  • 8 zeigt schematisch eine Draufsicht auf eine zweite Ausführungsform der Kreuzung der zwei Leiter 601, 603 der verschiedenen leitenden Schichten. 9 zeigt die entsprechende Querschnittsansicht. Die hierin verwendeten Bezugzeichen sind, so weit wie möglich, identisch zu denen in 6 und 7. In dieser Ausführungsform ist die Insel 605 der dielektrischen- und Halbleiterschicht in Hinsicht auf die in 6 gezeigte Insel verlängert. Dies ist getan, um Schutzzonen 702 zu schaffen. Diese Schutzzonen 702 schaffen einen minimalen lateralen Abstand zwischen dem ersten Leiter 601 in der ersten Leiterschicht und dem zweiten Leiter 603 in der zweiten Leiterschicht. Die Schutzzone beträgt in diesem Beispiel etwa 5,0 Mikrometer. Die Breite des zweiten Leiters beträgt etwa 2,0 Mikrometer. Pentacen hat eine Leitfähigkeit von 1,3·10–4 S/cm. Das resultiert in einem Widerstand von etwa 2·104 Ω. Da die Spannungsunterschiede zwischen dem ersten Leiter 601 und dem zweiten Leiter 603 nur in kurzen Zeitspannen von wesentlicher Größe sind, ist dies unproblematisch.
  • So kann gemäß der bevorzugten Ausführungsform ein einzelner organischer FET durch den beschriebenen Herstellungsprozess produziert werden oder eine organische FET-Gruppierung mit mehreren oder einer Vielzahl von FETs kann hergestellt werden. In einigen Ausführungsformen wird eine integrierte Schaltung mit sowohl Halbleiterkomponenten als auch Verbindungen, die erforderlich sind, um eine gewünschte Funktionalität zu erzielen, hergestellt.
  • In einigen Ausführungsformen kann die FET-Gruppierung in einer Display- oder Elektrolumineszenz-Anordnung verwendet werden. Besonders Pixel-FETs können gemäß dem beschriebenen Verfahren produziert werden. In diesem Fall umfasst die FET-Gruppierung vorzugsweise eine Anzahl von FETs, die in einem Matrixformat mit Reihen und Spalten angeordnet sind. Das Gate jedes Pixel-FETs ist vorzugsweise an eine Reihenelektrode angeschlossen und die Source jedes FETs ist vorzugsweise an eine Spaltenelektrode angeschlossen. Jeder individueller Pixel-FET kann dann aktiviert werden und durch eine Fachleuten bekannte Scan-Operation mit der passenden Ladung versehen werden.
  • Für einige Display-Anwendungen ist mindestens eines der Substrate durchsichtig und vorzugsweise für eine durch die Schicht zu sehende Abbildung ausreichend transparent. Dies erlaubt, dass die Abbildung aus der entsprechenden Richtung durch Licht, das die passende Schicht durchdringt, gesehen wird.
  • In der bevorzugten Ausführungsform für eine Display-Anwendung umfasst der Herstellungsprozess weiter den Schritt des Aufbringens einer elektrophoretischen elektrooptischen Schicht. Die elektrophoretische elektrooptische Schicht umfasst geladene Partikel, die sich abhängig von der an den Pixel-Transistor angelegten Ladung bewegen, wobei sie dabei eine sichtbare Färbung des Pixels gemäß der angelegten Ladung erzeugen.
  • In der bevorzugten Ausführungsform umfasst die Herstellung weiter den Schritt des Aufbringens einer Schutzschicht. Beispielsweise kann eine Schutzschicht aus Polymethylmethacrylat, Polyvinylalkohol, Polyvinylphenol, Polyacrylat, Polystyrol, Polyvinylchlorid, Polyester, Polyethern, Benzocyclobuten, Polyimid, Epoxiden, glasgefüllten Polymeren oder anorganischen Dielektrika durch Schleuderbeschichtung nach dem Aufbringen der zweiten leitenden Schicht oder der elektrophoretischen Schicht aufgebracht werden. Diese Schutzschicht erhöht die mechanische Widerstandsfähigkeit der Anordnung.
  • Die Erfindung kann durch jedes geeignete Gerät und in jeder passenden Form implementiert werden. Die Elemente und Komponenten zur Implementierung einer Ausführungsform der Erfindung können in jeder passenden Weise physikalisch, funktionell und logisch sein. Wirklich kann die Funktionalität in einer einzelnen Einheit, in einer Vielzahl von Einheiten oder als Teil anderer Einheiten implementiert werden. Als solches kann die Erfindung in einer einzelnen Einheit implementiert werden oder kann physikalisch und funktionell auf verschiedene Einheiten verteilt werden.
  • Auch wenn die vorliegende Erfindung in Verbindung mit der bevorzugten Ausführungsform beschrieben wurde, ist es nicht beabsichtigt, sie auf die hierin dargelegte spezifische Form zu beschränken. Genauer gesagt ist der Rahmen der vorliegenden Erfindung nur durch die einhergehenden Ansprüche beschränkt. In den Ansprüchen schließt der Term „umfasst" nicht die Anwesenheit anderer Elemente oder Schritte aus. Außerdem kann, obwohl individuell aufgelistet, eine Vielzahl von Mitteln, Elementen oder Verfahrensschritten z.B. durch eine einzelne Einheit implementiert werden. Obwohl individuelle Merkmale in unterschiedlichen Ansprüchen beinhaltet sein können, können diese zusätzlich möglicherweise vorteilhaft kombiniert werden, und die Beinhaltung in unterschiedlichen Ansprüchen deutet nicht an, dass eine Kombination von Eigenschaften nicht durchführbar und/oder vorteilhaft ist. Zusätzlich schließen singuläre Bezüge nicht eine Vielzahl aus. So schließen Bezüge auf ein „ein", „eine" „erste", „zweite" usw. nicht eine Vielzahl aus.

Claims (10)

  1. Verfahren zur Herstellung einer elektronischen Anordnung, wobei in dem Verfahren mindestens ein Feldeffekttransistor (300) auf einem Substrat (301) geschaffen wird, wobei das Schaffen mindestens eines Feldeffekttransistors folgende Schritte umfasst: – Aufbringen (201) einer strukturierten ersten Leiterschicht (303, 305) auf dem Substrat (301); – Aufbringen (203) einer organischen Halbleiterschicht (307) auf der ersten Leiterschicht (303, 305); – Aufbringen (205) einer dielektrischen Schicht (309) auf der Halbleiterschicht (307); – Gemeinsame Strukturierung (207) der organischen Halbleiterschicht (307) und der dielektrischen Schicht (309); und – Aufbringen (209) einer strukturierten zweiten Leiterschicht (501) auf der strukturierten dielektrischen Schicht (309).
  2. Verfahren nach Anspruch 1, in dem der Schritt der Strukturierung der organischen Halbleiterschicht (307) und der dielektrischen Schicht (309) das Entfernen der organischen Halbleiterschicht (307) und der dielektrischen Schicht (309) von Flächen, die nicht mit dem mindestens einen Feldeffekttransistor in Zusammenhang stehen, und von Flächen, die nicht mit sich kreuzenden Leitern der ersten und zweiten Leiterschicht (303, 305, 501) in Zusammenhang stehen, umfasst.
  3. Verfahren nach Anspruch 2, in dem die genannten Flächen, die mit einem Feldeffekttransistor in Zusammenhang stehen, und/oder die genannten Flächen, die mit sich kreuzenden Leitern in Zusammenhang stehen, Schutzzonen enthalten, die einen minimalen lateralen Abstand zwischen einem ersten Leiter in der ersten Leiterschicht und einem zweiten Leiter in der zweiten Leiterebene schaffen.
  4. Verfahren nach Anspruch 1, in dem der Schritt des Aufbringens (203) einer organischen Halbleiterschicht auf der ersten Leiterschicht (303, 305) das Aufbringen eines organischen Halbleiters oder eines Vorgängers davon durch Schleuderbeschichten umfasst.
  5. Verfahren nach Anspruch 1, in dem die dielektrische Schicht (309) einen Initiator umfasst, der für chemisch wirksame Strahlung empfindlich ist und nach Bestrahlung als eine Maske für die Strukturierung der Halbleiterschicht fungiert.
  6. Verfahren nach Anspruch 4, in dem die dielektrische Schicht ein Fotolackmaterial umfasst.
  7. Verfahren nach Anspruch 1, das den zusätzlichen Schritt des Aufbringens einer elektrooptischen Schicht umfasst, um eine Displayanordnung zu schaffen.
  8. Verfahren nach Anspruch 6, in dem das Substrat (301) im Wesentlichen transparent ist.
  9. Elektronische Anordnung mit einer Vielzahl von Feldeffekttransistoren auf einem Substrat (301) und einer Verbindungsstruktur, um die Transistoren untereinander und/oder mit einem Ausgangsanschluss zu verbinden, wobei die Feldeffekttransistoren und mindestens ein Teil der Verbindungsstruktur geschaffen sind in einem Stapel aus: – einer auf dem Substrat aufgebrachten strukturierten ersten Leiterschicht (303, 305); – einer auf der ersten Leiterschicht (303, 305) aufgebrachten organischen Halbleiterschicht (307); – einer auf der Halbleiterschicht (307) aufgebrachten dielektrischen Schicht (309); – einer auf der dielektrischen Schicht (309) aufgebrachten strukturierten zweiten Leiterschicht (501); – in dem die Halbleiterschicht (307) und die dielektrische Schicht (309) identische laterale Abmessungen haben.
  10. Elektronische Anordnung nach Anspruch 9, in der die Halbleiterschicht und die dielektrische Schicht sich nicht auf Flächen, die nicht mit den Feldeffekttransistoren in Zusammenhang stehen, und nicht auf Flächen, die nicht mit sich kreuzenden Leitern der ersten und zweiten Leiterschicht (303, 305, 501) in Zusammenhang stehen, befinden.
DE602004006620T 2003-05-20 2004-05-13 Eine fet anordnung und eine methode zur herstellung einer fet anordnung Expired - Lifetime DE602004006620T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03101430 2003-05-20
EP03101430 2003-05-20
PCT/IB2004/050680 WO2004107473A1 (en) 2003-05-20 2004-05-13 A field effect transistor arrangement and method of manufacturing a field effect transistor arrangement

Publications (2)

Publication Number Publication Date
DE602004006620D1 DE602004006620D1 (de) 2007-07-05
DE602004006620T2 true DE602004006620T2 (de) 2008-01-24

Family

ID=33483981

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004006620T Expired - Lifetime DE602004006620T2 (de) 2003-05-20 2004-05-13 Eine fet anordnung und eine methode zur herstellung einer fet anordnung

Country Status (8)

Country Link
US (1) US7384814B2 (de)
EP (1) EP1629546B8 (de)
JP (1) JP2007500452A (de)
KR (1) KR101099341B1 (de)
CN (1) CN1791990B (de)
AT (1) ATE363133T1 (de)
DE (1) DE602004006620T2 (de)
WO (1) WO2004107473A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4366483A1 (de) 2022-11-03 2024-05-08 Infineon Technologies Austria AG Transistorvorrichtung
KR100603393B1 (ko) 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100669752B1 (ko) * 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
KR100719547B1 (ko) 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
KR100647690B1 (ko) 2005-04-22 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
JP4935138B2 (ja) 2006-03-23 2012-05-23 セイコーエプソン株式会社 回路基板、回路基板の製造方法、電気光学装置および電子機器
JP2009021297A (ja) * 2007-07-10 2009-01-29 Sumitomo Chemical Co Ltd 有機半導体素子の製造方法、有機半導体素子及び有機半導体装置
GB0802183D0 (en) * 2008-02-06 2008-03-12 Cambridge Display Technology O Method of fabricating top gate organic semiconductor transistors
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板
CN101814581B (zh) * 2010-04-29 2012-02-22 吉林大学 顶栅顶接触自对准有机薄膜晶体管的制备方法
TWI688850B (zh) 2013-08-13 2020-03-21 飛利斯有限公司 具有電子顯示器之物品
WO2015031426A1 (en) 2013-08-27 2015-03-05 Polyera Corporation Flexible display and detection of flex state
TWI655807B (zh) 2013-08-27 2019-04-01 飛利斯有限公司 具有可撓曲電子構件之可附接裝置
WO2015038684A1 (en) 2013-09-10 2015-03-19 Polyera Corporation Attachable article with signaling, split display and messaging features
KR20160103073A (ko) 2013-12-24 2016-08-31 폴리에라 코퍼레이션 가요성 전자 부품용 지지대 구조물
KR20160103083A (ko) 2013-12-24 2016-08-31 폴리에라 코퍼레이션 탈부착형 2차원 플렉서블 전자 기기용 지지 구조물
WO2015100224A1 (en) 2013-12-24 2015-07-02 Polyera Corporation Flexible electronic display with user interface based on sensed movements
WO2015100404A1 (en) 2013-12-24 2015-07-02 Polyera Corporation Support structures for a flexible electronic component
US20150227245A1 (en) 2014-02-10 2015-08-13 Polyera Corporation Attachable Device with Flexible Electronic Display Orientation Detection
KR101533822B1 (ko) * 2014-04-29 2015-07-03 서울대학교산학협력단 플렉스블 유기 전계 효과 트랜지스터의 제조 방법
TWI692272B (zh) 2014-05-28 2020-04-21 美商飛利斯有限公司 在多數表面上具有可撓性電子組件之裝置
WO2016138356A1 (en) 2015-02-26 2016-09-01 Polyera Corporation Attachable device having a flexible electronic component
US11355715B2 (en) 2017-10-19 2022-06-07 Clap Co., Ltd. Substituted benzonaphthathiophene compounds for organic electronics
CN112119515A (zh) * 2018-03-07 2020-12-22 Clap有限公司 用于制造顶栅底接触有机场效应晶体管的图案化方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4732659A (en) * 1984-06-11 1988-03-22 Stauffer Chemical Company Sputtering method for making thin film field effect transistor utilizing a polypnictide semiconductor
JPS61179486A (ja) * 1985-02-04 1986-08-12 三菱電機株式会社 半導体装置
JPH0833552B2 (ja) * 1987-07-21 1996-03-29 株式会社フロンテック 液晶表示素子
JPS6429821A (en) * 1987-07-24 1989-01-31 Nec Corp Thin film field effect type transistor element array and its production
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JPH0572561A (ja) * 1991-09-17 1993-03-26 Sharp Corp アクテイブマトリクス基板
JP3149041B2 (ja) * 1992-06-05 2001-03-26 富士通株式会社 スタガ型薄膜トランジスタの製造方法
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
US6080606A (en) * 1996-03-26 2000-06-27 The Trustees Of Princeton University Electrophotographic patterning of thin film circuits
EP1093663A2 (de) * 1998-06-19 2001-04-25 Thin Film Electronics ASA Integrierte anorganische/organische komplementäre dünnfilmtransistorschaltung
JP2000066233A (ja) * 1998-08-17 2000-03-03 Hitachi Ltd 液晶表示装置
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
US6891237B1 (en) * 2000-06-27 2005-05-10 Lucent Technologies Inc. Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
NO20013173L (no) 2001-06-22 2002-12-23 Pevatec As Höytrykkspumpe
JP2002270855A (ja) * 2002-01-24 2002-09-20 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果トランジスタ
KR20040101298A (ko) * 2002-03-15 2004-12-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 전자 디바이스, 방법, 단위체와 중합체
US6764885B2 (en) * 2002-10-17 2004-07-20 Avery Dennison Corporation Method of fabricating transistor device
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
CN1757124B (zh) * 2003-03-07 2010-06-16 皇家飞利浦电子股份有限公司 制造电子装置的方法

Also Published As

Publication number Publication date
DE602004006620D1 (de) 2007-07-05
JP2007500452A (ja) 2007-01-11
EP1629546B1 (de) 2007-05-23
US7384814B2 (en) 2008-06-10
KR20060012306A (ko) 2006-02-07
CN1791990A (zh) 2006-06-21
US20060223218A1 (en) 2006-10-05
CN1791990B (zh) 2010-07-28
EP1629546B8 (de) 2007-08-01
WO2004107473A1 (en) 2004-12-09
ATE363133T1 (de) 2007-06-15
EP1629546A1 (de) 2006-03-01
KR101099341B1 (ko) 2011-12-26

Similar Documents

Publication Publication Date Title
DE602004006620T2 (de) Eine fet anordnung und eine methode zur herstellung einer fet anordnung
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102005030675B4 (de) Herstellungsverfahren eines organischen Dünnschichttransistors und einer Flüssigkristallanzeigenvorrichtung,ein organischer Dünnschichttransistor und eine Flüssigkristallanzeigevorrichtung
DE102004051839B4 (de) Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats
DE10105914C1 (de) Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE602004005824T2 (de) Elektronische vorrichtung
DE102015113639A1 (de) Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE102014008239B4 (de) Verfahren zur herstellung eines tft-array-substrats
DE602004005685T2 (de) Verfahren zur herstellung einer elektronischen anordnung
DE112008003142T5 (de) Organische Dünnfilmtransistoren, organische optische Aktiv-Matrix-Vorrichtungen und Verfahren zur Herstellung derselben
DE602004006441T2 (de) Nichtflüchtiger ferroelektrischer dünnfilm-baustein mit einem organischen ambipolaren halbleiter und verfahren zum verarbeiten eines solchen bausteins
EP1563553A2 (de) Organisches elektronisches bauelement mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
DE112015003390T5 (de) Schützen von Transistorelementen vor beschädigenden Spezies
DE112012001647T5 (de) Bildelement-Kondensatoren
DE602004006256T2 (de) Struktur einer halbleiter-anordnung und eine methode zur herstellung einer halbleiteranordnung
DE112014007071T5 (de) Herstellungsverfahren eines Dünnfilmtransistorsubstrats und Fertigungseinrichtung
DE102008026216B4 (de) Elektronische Schaltung
DE102006027212A1 (de) Verfahren zum Herstellen eines Dünnschichttransistors, der eine organische Halbleiterschicht aufweist, und eines Substrats, das dasselbe aufweist
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
DE112016006619T5 (de) Dünnschichttransistor, Dünnschichttransistor-Substrat, Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines Dünnschichttransistors
DE112019002781T5 (de) Transistoranordnungen
DE2713936A1 (de) Verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: POLYMER VISION LTD., EINDHOVEN, NL

8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1629546

Country of ref document: EP

Representative=s name: PATENTANWAELTE VON KREISLER, SELTING, WERNER, 5066