DE602004005685T2 - Verfahren zur herstellung einer elektronischen anordnung - Google Patents

Verfahren zur herstellung einer elektronischen anordnung Download PDF

Info

Publication number
DE602004005685T2
DE602004005685T2 DE602004005685T DE602004005685T DE602004005685T2 DE 602004005685 T2 DE602004005685 T2 DE 602004005685T2 DE 602004005685 T DE602004005685 T DE 602004005685T DE 602004005685 T DE602004005685 T DE 602004005685T DE 602004005685 T2 DE602004005685 T2 DE 602004005685T2
Authority
DE
Germany
Prior art keywords
layer
electrode
active layer
active
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004005685T
Other languages
English (en)
Other versions
DE602004005685D1 (de
Inventor
Bart-Hendrik Huisman
Maria E. Mena Benito
Thomas C. Geuns
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE602004005685D1 publication Critical patent/DE602004005685D1/de
Application granted granted Critical
Publication of DE602004005685T2 publication Critical patent/DE602004005685T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35Non-linear optics
    • G02F1/355Non-linear optics characterised by the materials used
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35Non-linear optics
    • G02F1/355Non-linear optics characterised by the materials used
    • G02F1/361Organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Capacitors (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer elektronischen Anordnung, die einen Dünnfilmtransistor mit einer aktiven Schicht umfasst, die ein organisches Halbleitermaterial enthält, wobei das genannte Verfahren die folgenden Schritte umfasst:
    • – Anbringen der aktiven Schicht auf dem Substrat;
    • – Anbringen, Belichten und Entwickeln eines Photolacks, und
    • – Strukturieren der aktiven Schicht gemäß dem Muster in dem angebrachten Photolack.
  • Die Erfindung betrifft auch eine elektronische Anordnung, umfassend einen Dünnfilmtransistor mit einer Sourceelektrode und einer Drainelektrode, die voneinander durch einen Kanal getrennt sind, und einer Gateelektrode, die durch dielektrisches Material vom Kanal getrennt ist, wobei die Anordnung ein Substrat aufweist, auf dessen einer Seite sich befinden: eine aktive Schicht, die ein organisches Halbleitermaterial enthält und in der sich der Kanal befindet; eine erste Elektrodenschicht, in der die Sourceelektrode und die Drainelektrode definiert sind; eine Zwischenschicht aus dielektrischem Material, und eine zweite Elektrodenschicht, in der die Gateelektrode definiert ist, wobei die Gateelektrode bei senkrechter Projektion auf die erste Elektrodenschicht den Kanal wesentlich überlappt,
  • Eine derartige Anordnung und ein derartiges Verfahren sind aus H.E.A. Huitema et al. Nature 414, 599 (2001) bekannt. Die bekannte Anordnung ist eine Anzeigeeinrichtung mit einer elektrooptischen Schicht aus flüssigkristallinem Material. Um Leckströme zwischen benachbarten Transistoren zu verhindern, ist die aktive Schicht strukturiert. Die aktive Schicht in der bekannten Anordnung enthält Polythenylen-Vinylen als Halbleitermaterial und hat Elektroden aus Gold/PEDOT.
  • Experimente haben gezeigt, dass ein Dünnfilmtransistor mit einer strukturierten aktiven Schicht andere Eigenschaften hat als ein vergleichbarer Dünnfilmtransistor mit einer nicht strukturierten aktiven Schicht. Obwohl der Leckstrom zwischen den Transistoren bei Gatespannungen von mehr als 20 V deutlich verringert ist, zeigt sich, dass eine erhebliche Schwellenspannung auftritt. In der Praxis bedeutet dies, dass zum Betreiben der Anordnung kontinuierlich eine sehr hohe Gatespannung angelegt werden muss. Dies ist sehr nachteilig für den zugehörigen Energieverbrauch, ein Merkmal, das besonders für tragbare Einrichtungen relevant ist.
  • An sich ist eine primäre Aufgabe der Erfindung, ein Verfahren der eingangs erwähnten Art zu schaffen, wodurch eine Anordnung realisiert wird, die sowohl einen niedrigen Leckstrom zwischen benachbarten Dünnfilmtransistoren als auch eine niedrigere Schwellenspannung aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch Anbringen einer Schutzschicht auf der aktiven Schicht gelöst, auf der der Photolack platziert wird; und durch Strukturieren der Schutzschicht und der aktiven Schicht gemäß dem in dem Photolack definierten Muster.
  • Überraschenderweise hat sich gezeigt, dass mit einer Schutzschicht eine Anordnung erhalten wird, in der der Leckstrom und die Schwellenspannung deutlich erniedrigt sind. Eine erste Hypothese für das Auftreten der erhöhten Schwellenspannung in den gemessenen Transistoren nach dem Stand der Technik war, dass die Leiter in dem Photolack die aktive Schicht dotierten. Dotierung in der aktiven Schicht führt nämlich zu einer erhöhten Leitfähigkeit. Dies führt seinerseits dazu, dass eine höhere Gateelektrodenspannung erforderlich ist, um die resultierende Leitfähigkeit zu unterdrücken. Die Schutzschicht in der Anordnung der Erfindung kann jedoch eine sehr dünne Schicht mit einer amorphen Struktur sein. An sich könnten die Leiter in dem Photolack einfach durch diese Schutzschicht diffundieren. Dies gilt insbesondere, wenn das Aushärten des Photolacks bei erhöhter Temperatur ausgeführt wird. Bei weiteren Schritten des Herstellungsprozesses für – insbesondere – eine Anzeigeeinrichtung werden auch höhere Temperaturen verwendet. Im Grunde genommen treten offenbar einer oder mehrere unverstandene Effekte auf. Vermutet wird, dass die Photolackmuster als zusätzliche und ungesteuerte Elektrode wirken. Weil in der erfindungsgemäßen Anordnung auf Grund des Vorhandenseins der Schutzschicht kein Kontakt mehr zwischen dieser Elektrode und der aktiven Schicht vorliegt, ist diese Elektrode nicht länger aktiv. Die Tatsache, dass die betreffende Schutzschicht sehr dünn sein kann, hat offenbar hierauf keinen Einfluss.
  • Um korrekten Betrieb des Transistors zu gewährleisten, ist es hier äußerst wünschenswert, dass die Schutzschicht ein elektrisch nichtleitendes Material ist; geeignete Materialien sind Halbleitermaterialien und insbesondere elektrisch isolierende Materialien. Geeignete Materialien enthalten unter anderem Polymethylmethacrylat, Polyvinylalkohol, Polyvinylphenol, Polyacrylat, Polystyrol, Polyvinylchlorid, Polyester, Polyether, Benzocyclobuten, Polyimid, Epoxide, glasgefüllte Polymere und anorganische Dielektrika. Es ist dann vorteilhaft, dass das Schutzschichtmaterial in einem Lösungsmittel angebracht wird, in dem das Halbleitermaterial der aktiven Schicht nicht löslich oder nur wenig löslich ist. In der Praxis ist es vorteilhaft, ein Material zu wählen, das in dem Lösungsmittel des Photolacks nicht löslich ist. Weiterhin kann diese Beständigkeit gegen Auflösen im Photolack durch Aushärten des Materials nach dessen Aufbringen auf die aktive Schicht realisiert werden. Wenn dies unter dem Gesichtspunkt der Löslichkeit wünschenswert ist, kann die Schutzschicht selbstverständlich aus zwei Teilschichten aus unterschiedlichen Materialien bestehen.
  • Ein Vorteil des Verfahrens der Erfindung ist, dass Wärmebehandlungen für unterschiedliche Schichten in einem einzigen Aufheizschritt ausgeführt werden können. Solche Wärmbehandlungen werden beispielsweise benötigt, um ein Vorläufermaterial in das organische Halbleitermaterial umzuwandeln und um den Photolack auszuheizen.
  • Beispiele für geeignete organische Halbleiter enthalten Polythenylen-vinylen, Poly-3-Alkylthiophene, wie z. B. Poly-3-Pentylthiophen, Poly-3-Hexylthiophen, Poly-3-heptylthiophen; Pentacen, Phtalocyanin, Benzodithiophen, Tetracyanonaphthoquinon, Tetrakismethylanimoethylen, Oligothiophene, Polyarylamine, Polyphenylene-vinylene, Polyfuranylene-vinylene, Polypyrrol, Polyphenylen, Polyfluoren, Polyacetylen, Polyfuran, Polyanilin, funktionalisierte Buckyballs, Copolymere und Verbindungen davon, und Copolymere, in denen ein Halbleiter mit einer begrenzten konjugierten Länge integriert ist. Zusätzlich können auch substituierte Varianten dieser Polymermaterialien verwendet werden. Beispiele für Substituenten sind Alkyl- und Alkoxy-Gruppen und ringförmige Gruppen, wie z. B. Alkylendioxy-Gruppen. Solche Gruppen sind bevorzugt C1- bis C10-Alkyl, -Alkoxy oder -Alkylen.
  • Bei einer vorteilhaften Ausführungsform enthält die aktive Schicht ein Gemisch aus einem Trägermaterial und dem Halbleitermaterial. Es hat sich gezeigt, dass auf diese Weise die Haftung der Schutzschicht an der aktiven Schicht verbessert werden kann. In der Praxis zeigt sich, dass manche Halbleitermaterialien, insbesondere Oligomere, wie z. B. Pentacen und Oligothiophen, eine schwache Haftung aufweisen und eine schlechte mechanische Stabilität. Durch Hinzufügen einer kleinen oder größeren Menge Trägermaterial wird diese mechanische Stabilität deutlich verbessert. Das bedeutet, dass die aktiven Schichten einfacher mittels Spincoating aufgebracht werden können und dass es einfacher ist, Schichten auf diesen aktiven Schichten abzuscheiden. Eine aktive Schicht an sich ist aus der nicht vorveröffentlichten Anmeldung mit der Nummer PCT-IB02/03940 (PHNL010691) bekannt. Mit einer solchen Verbindung in Kombination mit der Schutzschicht kann die aktive Schicht mit solchen Oligomeren als Halbleitermaterial strukturiert werden. Bisher war es nicht leicht möglich, dies in industriell durchführbarer Weise zu realisieren. Hierbei ist wichtig, dass das Trägermaterial in dem Lösungsmittel, das für das Material in der Schutzschicht verwendet wird, nicht löslich ist.
  • Bei einer weiteren vorteilhaften Ausführungsform werden die aktive Schicht und die Schutzschicht mittels Trockenätzen strukturiert. Beim Trockenätzen, das auch als reaktives Ionenätzen bekannt ist, werden keine Lösungsmittel verwendet; auf diese Weise werden unerwünschte Effekte, wie z. B. Quellung, vermieden. Bei noch einer weiteren vorteilhaften Ausführungsform ist zwischen der aktiven Schicht und dem Substrat eine Metallelektrodenschicht enthalten, die auch als Ätzstoppschicht dient. Das bevorzugte Metall hierfür ist ein Edelmetall wie z. B. Au oder Ag.
  • Bei einer vorteilhaften Ausführungsform werden eine Sourceelektrode und eine Drainelektrode für den Dünnfilmtransistor in einer ersten Elektrodenschicht definiert, bevor die aktive Schicht abgebracht wird. Zusätzlich wird eine Zwischenschicht aus dielektrischem Material angebracht, und in einer zweiten Elektrodenschicht aus elektrisch leitendem Material wird eine Gateelektrode für den Dünnfilmtransistor definiert. Auf diese Weise wird ein Dünnfilmtransistor mit einer Bottom-Gate-Struktur erhalten. Bei der alternativen Top-Gate-Struktur ist die Gateelektrode auf der Schutzschicht oder auf dem Photolack platziert. Dies ergibt die Beschränkung, dass die Schutzschicht auch zur Verwendung als Gatedielektrikum geeignet sein muss. Außerdem hat in diesem Fall die Zwischenschicht das gleiche Muster wie die Halbleiterschicht, was einen größeren Widerstand für die vertikalen Zwischenverbindungen zur Folge hat. Wenn zudem die Gateelektrode vor dem Anbringen des Photolacks platziert wird, muss eine zusätzliche Schicht aus elektrisch leitendem Material zum Füllen der vertikalen Zwischenverbindungen verwendet werden. Wenn die Gateelektrode nach dem Anbringen des Photolacks platziert wird, wird ein Zwei-Schichten-Dielektrikum erzeugt.
  • Das Verfahren der Erfindung kann sehr erfolgreich zum gleichzeitigen Realisieren einer großen Zahl Dünnfilmtransistoren eingesetzt werden. Es ist darüber hinaus vorteilhaft, dass die Dünnfilmtransistoren Teil einer Anzeigeeinrichtung sind, wie bereits in WO 01/15233 beschrieben. Statt einer flüssigkristallinen elektrooptischen Schicht kann da bei auch ein anderer Typ einer elektrooptischen Schicht verwendet werden, wie z. B. eine elektrophoretische Schicht.
  • Eine zweite Aufgabe der Erfindung ist, eine Anordnung der eingangs erwähnten Art zu schaffen, mit einem niedrigen Leckstrom und einer niedrigen Schwellenspannung. Diese Aufgabe wird dadurch gelöst, dass die dem Substrat abgewandte Seite der aktiven Schicht mit einer Schutzschicht in Kontakt steht, wobei die Schichten entsprechend einem gleichen Muster strukturiert sind. Diese Struktur, die mit dem Verfahren der Erfindung erhalten werden kann, liefert das gewünschte Ergebnis.
  • Bei einer vorteilhaften Ausführungsform hat der Dünnfilmtransistor eine Bottom-Gate-Struktur; in diesem Fall liegt die zweite Elektrodenschicht zwischen der ersten Elektrodenschicht und dem Substrat. Dies hat die vorstehend genannten Vorteile. Bei noch einer weiteren Ausführungsform wird in dem gleichen Muster, vor dem Strukturieren, ein Photolack verwendet, der später nicht entfernt zu werden braucht. Dies scheint einen positiven Einfluss auf die Lebensdauer der Dünnfilmtransistoren zu haben. Darüber hinaus ist es vorteilhaft, wenn die Source- und die Drainelektrode eine kammartig verzahnte Struktur (sogenannte "interdigitated" Struktur) haben. Die bevorzugte Auflösung dieser Elektroden und des dazwischen liegenden Kanals liegt in der Größenordnung von 0,5-5 μm. Vorzugsweise liegen die Dünnfilmtransistoren in großen Anzahlen vor und können in dem gewünschten Muster miteinander verbunden werden, um eine integrierte Schaltung zu bilden.
  • Bei einer besonders vorteilhaften Ausführungsform ist der Dünnfilmtransistor ein Bestandteil des ersten Anzeigeelementes und sind weitere Anzeigeelemente mit Dünnfilmtransistoren vorhanden, welche erste und weiteren Anzeigeelemente in einer Matrix angeordnet sind. In diesem Fall ist die Anordnung eine Anzeigeeinrichtung mit mehreren Anzeigeelementen – auch bekannt als Pixel. Für eine Anzeigeeinrichtung ist besonders wichtig, dass der Leckstrom zwischen benachbarten Transistoren extrem klein ist.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben.
  • Es zeigen:
  • 1 einen schematischen Querschnitt der erfindungsgemäßen Anordnung;
  • 2 Ergebnisse von Messungen, die an der erfindungsgemäßen Anordnung und bekannten Anordnungen ausgeführt worden sind und
  • 3 Ergebnisse von Messungen, die an der erfindungsgemäßen Anordnung und bekannten Anordnungen ausgeführt worden sind, und in Ausführungsformen bei Verwendung anderer Materialien.
  • Der in 1 schematisch und nicht maßstabsgetreu dargestellte Dünnfilmtransistor 10 umfasst ein elektrisch isolierendes Substrat 1, auf dem sich eine Sourceelektrode 21, eine Drainelektrode 22 befinden, wobei die genannten Elektroden 21, 22 voneinander durch einen Kanal 23 getrennt und in der erste Elektrodenschicht 2 definiert sind. Zudem gibt es eine zweite Elektrodenschicht 3 auf dem Substrat 1, in der eine Gateelektrode 24 definiert ist. Bei paralleler Projektion der Gateelektrode 24 auf die erste Elektrodenschicht 2 überlappt die Gateelektrode 24 wesentlich den Kanal 23. Weiterhin gibt es eine Zwischenschicht 4 und eine aktive Schicht 5, die ein Halbleitermaterial enthält.
  • Die genannten Schichten 2, 3, 4, 5 befinden sich auf dem Substrat 1 in der folgenden Reihenfolge: zweite Elektrodenschicht 3, Zwischenschicht 4, erste Elektrodenschicht 2 und aktive Schicht 5. Um das Substrat zu planarisieren, gibt es eine – nicht abgebildete – isolierende Planarisierungsschicht aus Polyvinylalkohol. Die zweite Elektrodenschicht 3 enthält Au und ist in bekannter Weise mit Hilfe eines belichteten und enwickelten lichtempfindlichen Lacks so, wie gefordert, strukturiert. Zwischen der zweiten Elektrodenschicht 3 und der Zwischenschicht 4 kann eine – nicht abgebildete – Mono-Schicht von CH3-(CH2)15-SH angebracht werden, um die Bildung von Pinholes in der Zwischenschicht 4 zu verhindern. Die Zwischenschicht 4 enthält ein photoaktives organisches Dielektrikum, wie z. B. Benzocyclobuten, Polyimid, Polyvinylphenol oder einen Photolack, in diesem Fall den Photolack HPR504. Die erste Elektrodenschicht 2 enthält in diesem Fall Gold. Die erste Elektrodenschicht 2 wird mittels Aufdampfen aufgebracht und photolithographisch in bekannter Weise strukturiert. Auf der ersten Elektrodenschicht 2 wird die aktive Schicht 5 aus Poly-3-Hexylthiophen mit einer Dicke von 50 nm aufgebracht. Zumindest ein Abschnitt der Halbleiterschicht 5 befindet sich im Kanal 23.
  • Erfindungsgemäß gibt es eine Schutzschicht 6 auf der aktiven Schicht 5, welche Schutzschicht in diesem Beispiel Polymethylmethacrylat (PMMA) enthält und 40 nm dick ist. Wenn die aktive Schicht durch Schleudern in Chloroform angebracht ist, wird Ethylmethylketon als Lösungsmittel für die Schutzschicht verwendet. Auf die Schutzschicht wird ein Photolack 7, in diesem Fall CK6020L, mittels Spincoating aufgebracht. Dieser wird in einer Safe-Solvent-Version geliefert. Nach Belichtung des Photolacks 7 mit Hilfe von UV Strahlung (λ = 365 nm) wird der Photolack bei 90°C getrocknet. Nach einem Trocknungsschritt bei 120°C mit einer Dauer von 1 Minute werden die Schutzschicht 6 und die aktive Schicht 5 mit Hilfe von reaktivem Ionenätzen strukturiert. Hierbei dient die erste Elektrodenschicht 2 als Ätzstoppschicht.
  • 2 zeigt eine graphische Darstellung, in der der Strom Id (in A) zwischen der Source und der Gateelektrode 21, 22 als Funktion der Spannung an der Gateelektrode 24 aufgetragen ist. Wegen des p-Charakters des organischen Halbleitermaterials fließt Strom, wenn negative Spannungen an die Gateelektrode angelegt werden. In anderen Ausführungsbeispielen können auch ein n-Halbleitermaterial oder eine aktive Schicht mit n- und p-Eigenschaften verwendet werden, wie in der nicht vorveröffentlichen Anmeldung EP03100177.9 (PHNL030112) beschrieben wird. Die ausgezogene Linie zeigt die ursprünglichen Kennlinien, die unterste punktierte Linie zeigt das Ergebnis ohne Schutzschicht 6, während die oberste punktierte Linie das Ergebnis mit Schutzschicht 6 zeigt.
  • 3 zeigt die gleiche graphische Darstellung wie 2, aber für andere Materialien. In diesem Fall wurde Pentacen als Halbleitermaterial verwendet. Ein Vorläufermaterial hiervon (mit einer Tetrachlorcyclohexadin-Bindung als Austrittsgruppe) wurde als aktive Schicht angebracht, mit Polystyrol als Trägermaterial. Dies wurde danach bei 200°C in Pentacen umgewandelt. Als Schutzschicht wurde das im Handel erhältliche Material Zeonex durch Schleudern angebracht, mit Cyclohexan als Lösungsmittel. HPR504 wurde als Photolack verwendet. Das Trägermaterial war hier in einer Menge von 1 Gewichtsprozent enthalten. Das verwendete Lösungsmittel war Dichlormethan. Die ausgezogene Linie zeigt die ursprünglichen Kennlinien ohne Strukturierung und ohne obere Schichten. Die am meisten rechts liegende punktierte Linie in der graphischen Darstellung zeigt das Ergebnis, wenn keine Schutzschicht 6 verwendet wird. Die andere punktierte Linie zeigt das Ergebnis, wenn die aktive Schicht strukturiert ist.
  • Inschrift der Zeichnung
  • 3
    • Gate voltage – Gatespannung
    • initial – anfänglich
    • standard litho – standard litho

Claims (10)

  1. Verfahren zum Herstellen einer elektronischen Anordnung, die einen Dünnfilmtransistor mit einer aktiven Schicht umfasst, die ein organisches Halbleitermaterial enthält, wobei das genannte Verfahren die folgenden Schritte umfasst: – Anbringen der aktiven Schicht mit dem organischen Halbleitermaterial oder einem Vorläufermaterial davon auf dem Substrat; – Anbringen der Schutzschicht auf der aktiven Schicht, – Anbringen, Belichten und Entwickeln eines Photolacks, – Strukturieren der Schutzschicht und der aktiven Schicht gemäß dem Muster in dem Photolack.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die aktive Schicht eine Verbindung aus einem Trägermaterial und dem organischen Halbleitermaterial enthält.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das organische Halbleitermaterial Pentacen ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schutzschicht und die aktive Schicht mittels Trockenätzen in einem einzigen Schritt strukturiert werden.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass es zwischen der aktiven Schicht und dem Substrat eine Metallelektrodenschicht gibt, die als Ätzstoppschicht dient.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Anbringen der aktiven Schicht die folgenden Schritte ausgeführt werden: – Definieren einer Sourceelektrode und einer Drainelektrode für den Dünnfilmtransistor in einer ersten Elektrodenschicht; – Anbringen einer Zwischenschicht aus dielektrischem Material; und – Definieren einer Gateelektrode des Dünnfilmtransistors in einer zweiten Elektrodenschicht aus elektrisch leitendem Material.
  7. Elektronische Anordnung, umfassend einen Dünnfilmtransistor mit einer Sourceelektrode und einer Drainelektrode, die voneinander durch einen Kanal getrennt sind, und einer Gateelektrode, die mit Hilfe von dielektrischem Material vom Kanal getrennt ist, wobei die Anordnung ein Substrat aufweist, auf dessen einer Seite sich befinden: – eine aktive Schicht, die ein organisches Halbleitermaterial umfasst und in der sich der Kanal befindet; – eine erste Elektrodenschicht, in der die Sourceelektrode und die Drainelektrode definiert sind; – eine Zwischenschicht aus dielektrischem Material, und – eine zweite Elektrodenschicht, in der die Gateelektrode definiert ist, wobei die Gateelektrode bei senkrechter Projektion auf die erste Elektrodenschicht den Kanal wesentlich überlappt, dadurch gekennzeichnet, dass die dem Substrat abgewandte Seite der aktiven Schicht mit einer Schutzschicht in Kontakt steht, wobei die Schichten entsprechend einem gleichen Muster strukturiert sind.
  8. Elektronische Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass die aktive Schicht ein Trägermaterial und die Schutzschicht ein organisches Material enthält, wobei sich das Trägermaterial und das organische Material voneinander unterscheiden.
  9. Elektronische Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass die zweite Elektrodenschicht zwischen dem Substrat und der ersten Elektrodenschicht liegt.
  10. Elektronische Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass: der Dünnfilmtransistor ein Bestandteil eines ersten Anzeigeelementes ist; und weitere Anzeigeelemente mit Dünnfilmtransistoren vorhanden sind, welche erste und weiteren Anzeigeelemente in einer Matrix angeordnet sind.
DE602004005685T 2003-03-07 2004-02-26 Verfahren zur herstellung einer elektronischen anordnung Expired - Lifetime DE602004005685T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03100574 2003-03-07
EP03100574 2003-03-07
PCT/IB2004/050154 WO2004079833A1 (en) 2003-03-07 2004-02-26 Method of manufacturing an electronic arrangement

Publications (2)

Publication Number Publication Date
DE602004005685D1 DE602004005685D1 (de) 2007-05-16
DE602004005685T2 true DE602004005685T2 (de) 2007-12-27

Family

ID=32946925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004005685T Expired - Lifetime DE602004005685T2 (de) 2003-03-07 2004-02-26 Verfahren zur herstellung einer elektronischen anordnung

Country Status (8)

Country Link
US (1) US7820999B2 (de)
EP (1) EP1604409B1 (de)
JP (1) JP2006520101A (de)
KR (1) KR20050109963A (de)
CN (1) CN1757124B (de)
AT (1) ATE358895T1 (de)
DE (1) DE602004005685T2 (de)
WO (1) WO2004079833A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011086689A1 (de) * 2011-11-21 2013-05-23 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines opto-elektronischen bauelements und opto-elektronisches bauelement

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1629546B8 (de) * 2003-05-20 2007-08-01 Polymer Vision Limited Ein fet anordnung und eine methode zur herstellung einer fet anordnung
US7463336B2 (en) * 2004-04-14 2008-12-09 Asml Netherlands B.V. Device manufacturing method and apparatus with applied electric field
JP4815765B2 (ja) * 2004-07-29 2011-11-16 ソニー株式会社 有機半導体装置の製造方法
KR100669752B1 (ko) 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
GB0427563D0 (en) 2004-12-16 2005-01-19 Plastic Logic Ltd A method of semiconductor patterning
JP2006261312A (ja) * 2005-03-16 2006-09-28 Ricoh Co Ltd 半導体装置とその製造方法およびアクティブマトリックス表示装置
JP2006261408A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 半導体装置及びそれを用いた画像表示装置
JP2006261374A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 半導体装置及びそれを用いた画像表示装置並びに半導体装置の製造方法
JP5023437B2 (ja) * 2005-04-01 2012-09-12 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
US7397086B2 (en) * 2005-12-23 2008-07-08 Xerox Corporation Top-gate thin-film transistor
EP2030007A1 (de) * 2006-05-29 2009-03-04 Koninklijke Philips Electronics N.V. Organischer feldeffekttransistor für wahrnehmungsanwendungen
DE102006037433B4 (de) 2006-08-09 2010-08-19 Ovd Kinegram Ag Verfahren zur Herstellung eines Mehrschichtkörpers sowie Mehrschichtkörper
GB0912034D0 (en) * 2009-07-10 2009-08-19 Cambridge Entpr Ltd Patterning
GB0913456D0 (en) 2009-08-03 2009-09-16 Cambridge Entpr Ltd Printed electronic device
KR102027361B1 (ko) 2013-02-13 2019-10-01 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자
JP6167016B2 (ja) * 2013-10-31 2017-07-19 富士フイルム株式会社 積層体、有機半導体製造用キットおよび有機半導体製造用レジスト組成物

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JP3069139B2 (ja) * 1990-03-16 2000-07-24 旭化成工業株式会社 分散型電界発光素子
JPH0555568A (ja) * 1991-08-28 1993-03-05 Asahi Chem Ind Co Ltd 有機薄膜トランジスタ
US5574291A (en) * 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
JP2002502557A (ja) * 1998-02-09 2002-01-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 埋込チャネルfetを含む半導体デバイスを製造する方法
AU751935B2 (en) * 1998-06-19 2002-08-29 Mathias Bonse An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000066233A (ja) * 1998-08-17 2000-03-03 Hitachi Ltd 液晶表示装置
WO2001008241A1 (en) * 1999-07-21 2001-02-01 E Ink Corporation Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
GB0028867D0 (en) * 2000-11-28 2001-01-10 Avecia Ltd Field effect translators,methods for the manufacture thereof and materials therefor
JP4572501B2 (ja) * 2002-02-27 2010-11-04 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
CN1282259C (zh) * 2003-03-03 2006-10-25 中国科学院长春应用化学研究所 含有保护层的有机半导体场效应晶体管及制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011086689A1 (de) * 2011-11-21 2013-05-23 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines opto-elektronischen bauelements und opto-elektronisches bauelement
US9112165B2 (en) 2011-11-21 2015-08-18 Osram Oled Gmbh Method for producing an optoelectronic component, and optoelectronic component
DE102011086689B4 (de) * 2011-11-21 2017-02-16 Osram Oled Gmbh Verfahren zum Herstellen eines opto-elektronischen Bauelements

Also Published As

Publication number Publication date
CN1757124B (zh) 2010-06-16
KR20050109963A (ko) 2005-11-22
CN1757124A (zh) 2006-04-05
EP1604409A1 (de) 2005-12-14
WO2004079833A1 (en) 2004-09-16
US7820999B2 (en) 2010-10-26
ATE358895T1 (de) 2007-04-15
DE602004005685D1 (de) 2007-05-16
JP2006520101A (ja) 2006-08-31
EP1604409B1 (de) 2007-04-04
US20060220126A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
DE602004005685T2 (de) Verfahren zur herstellung einer elektronischen anordnung
DE112009000736B4 (de) Organische dünnfilm-transistoren und verfahren zu deren herstellung
DE602004006620T2 (de) Eine fet anordnung und eine methode zur herstellung einer fet anordnung
DE10140666C2 (de) Verfahren zur Herstellung eines leitfähigen strukturierten Polymerfilms und Verwendung des Verfahrens
DE69831243T2 (de) Herstellungsverfahren einer Licht emittierenden Anzeigevorrichtung mit aktiver Matrix
EP1316116B1 (de) Verfahren zur strukturierung eines organischen feldeffekttransistors
DE602004005824T2 (de) Elektronische vorrichtung
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE112008003420T5 (de) Organische Dünnschichttransistoren, organische optische Vorrichtungen mit aktiver Matrix und Verfahren zu ihrer Herstellung
EP1563553B1 (de) Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
DE112009001881T5 (de) Verfahren zur Herstellung von organischen Dünnschichttransistoren unter Verwendung eines laserinduzierten thermischen Transferdruckprozesses
DE102004025423B4 (de) Dünnfilm-Feldeffekt-Transistor mit Gate-Dielektrikum aus organischem Material und Verfahren zu dessen Herstellung
DE112010001651T5 (de) Verfahren zur Herstellung eines organischen Dünnschichttransistors
WO2002082560A1 (de) Selbstjustierte kontaktdotierung für organische feldeffekttransistoren
DE102005030675A1 (de) Herstellungsverfahren eines organischen Dünnschichttransistors und Herstellungsverfahren einer Flüssigkristallanzeigenvorrichtung unter Verwendung desselben
DE3602124A1 (de) Amorpher silicium-duennschichttransistor
DE10126860A1 (de) Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen
WO2004025746A2 (de) Verfahren zur behandlung einer photovoltaisch aktiven schicht und photovoltaisches element auf organischer basis
DE112006002267T5 (de) Transistor, Verfahren zu seiner Herstellung und Halbleiterbauelement mit einem solchen Transistor
DE112012001647T5 (de) Bildelement-Kondensatoren
DE602004006256T2 (de) Struktur einer halbleiter-anordnung und eine methode zur herstellung einer halbleiteranordnung
DE10153562A1 (de) Verfahren zur Verringerung des elektrischen Kontaktwiderstandes in organischen Feldeffekt-Transistoren durch Einbetten von Nanopartikeln zur Erzeugung von Feldüberhöhungen an der Grenzfläche zwischen dem Kontaktmaterial und dem organischen Halbleitermaterial
EP3200253B1 (de) Verfahren zum herstellen eines vertikalen organischen feldeffekttransistors und vertikaler organischer feldeffekttransistor
DE102004005247A1 (de) Imprint-Lithographieverfahren
EP1525631B1 (de) Verringerung des kontaktwiderstandes in organischen feldeffekttransistoren durch verwendung von phosphinen und metallhaltigen phosphinen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1604409

Country of ref document: EP

Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN, DE

R082 Change of representative

Ref document number: 1604409

Country of ref document: EP

Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN, DE