DE3602124A1 - Amorpher silicium-duennschichttransistor - Google Patents

Amorpher silicium-duennschichttransistor

Info

Publication number
DE3602124A1
DE3602124A1 DE19863602124 DE3602124A DE3602124A1 DE 3602124 A1 DE3602124 A1 DE 3602124A1 DE 19863602124 DE19863602124 DE 19863602124 DE 3602124 A DE3602124 A DE 3602124A DE 3602124 A1 DE3602124 A1 DE 3602124A1
Authority
DE
Germany
Prior art keywords
film
amorphous silicon
film transistor
thin film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863602124
Other languages
English (en)
Other versions
DE3602124C2 (de
Inventor
Kohei Nara Kishi
Yutaka Takafuji
Hirohisa Gose Nara Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3602124A1 publication Critical patent/DE3602124A1/de
Application granted granted Critical
Publication of DE3602124C2 publication Critical patent/DE3602124C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Description

TER MEER · MÖLLER · STEINMEISTKR Sharp.-K.K. 28IT-GER
Amorpher Silicium-Dünnschichttransistor
Beschreibung
Die Erfindung betrifft einen Dünnschichttransistor gemäß dem Oberbegriff des Patentanspruchs 1.
Der Aufbau konventioneller Dünnschicht- bzw. Dünnfilm-Feldeffekttransistoren (field effect thin film transistors TFT) wird nachfolgend genauer beschrieben. Die Fig. 1 bis 3 zeigen Querschnitte durch derartige konventionelle TFT-Strukturen, bei denen jeweils eine Gate-Elektrode 20, 21, 22 auf einem isolierenden Substrat 10, 11, 12 liegt und von einem Gate-Isolationsfilm 30, 31, 32 bedeckt ist. Bei der TFT-Struktur nach Fig. 1 wird der Gate-Isolationsfilm 30 von einem nichtdotierten amorphen Siliciumfilm 40 vollständig bedeckt. Bei der TFT-Struktur nach Fig. 2 liegt dagegen ein nichtdotierter amorpher Siliciumfilm 41 nur im Zentralbereich auf dem Gate-Isolationsfilm 31. Metallfilme werden auf die jeweiligen Endbereiche der Siliciumfilme 40, 41 und der Gate-Elektroden 20, 21 aufgebracht, um Source-Elektroden 50, 51 und Drain-Elektroden 60, 61 zu bilden. Bei der TFT-Struktur nach Fig. 3 liegen amorphe Siliciumfilme 72, 82 vom η -Typ auf beiden Endbereichen des Gate-Isolationsfilms 32. Auf den amorphen SiIiciumfilmen 72, 82 vom η -Typ werden Source- und Drain-Elektroden 52, 62 aufgebracht. Zuletzt wird ein nichtdotierter amorpher Siliciumfilm 42 im Zentralbereich des Gate-Isolationsfilms 32 sowie auf die Elektroden 52 und 62 niedergeschlagen.
Wird der entsprechend der Fig. 1 ausgebildete Dünnschicht-
TER MEER . MÜLLER ■ STEINMEISTER Sharp -K.K. - 2817-GER
transistor eingeschaltet, so verlaufen nicht nur auf der Oberfläche des nichtdotierten amorphen Siliciumfilms 40 Stromwege zur Gate-Elektrode 20, sondern auch in anderen Teilen des amorphen Siliciumfilms 40, wie in Fig. 4 dargestellt ist. Das bedeutet, daß der Drain-Strom nicht allein durch den Flächenwiderstand (Kanalwiderstand) Reh festgelegt ist, der durch die Laminatschicht auf der Oberfläche 40a des amorphen Siliciumfilms 40 an der Seite der Gate-Elektrode aufgrund der Gate-Spannung gebildet wird, die zwischen der Gate-Elektrode 20 und der Source-Elektrode 50 angelegt wird. Durch den einen hohen Widerstand besitzenden, nichtdotierten amorphen Siliciumfilm 40 zwischen der Source-Elektrode 50 und der Laminatschicht auf der Oberfläche 40a wird darüber hinaus ein Widerstand (Kontaktwiderstand) Rco gebildet, der zu einem hohen Widerstand im Einschaltzustand führt. Bestehen die Source- und die Drain-Elektroden 50, 60 aus metallischem Material, beispielsweise aus Aluminium, so treten diese praktisch sowohl mit negativen als auch mit positiven Ladungsträgern (Elektronen bzw. Löcher) in ohmschen Kontakt. In Abhängigkeit davon werden Minoritätsträger injiziert, die zu einem Leckstrom im Ausschaltzustand führen (niedriger Widerstand im Ausschaltzustand). Ein derartiger Leckstrom wird in einem Dünnschichttransistor vom n-Kanal-Typ dadurch verhindert, daß eine Schicht vom η -Typ zwischen dem nichtdotierten amorphen Siliciumfilm 40 und der Source- bzw. Drain-Elektrode 50, 60 angeordnet ist. In diesem Fall ist es allerdings notwendig, den nichtdotierten amorphen Siliciumfilm und den amorphen Siliciumfilm vom η -Typ bereichsweise zu ätzen. Da diese beiden Filme dieselben chemischen Eigenschaften aufweisen, müssen sie selektiv bzw. getrennt unter Einhaltung vorbestimmter Ätzzeiten behandelt werden, um Filmteile bis auf eine erforderliche Filmdicke genau abtragen zu können. Andererseits muß die nichtdotierte Schicht 40 von vornherein sehr dünn sein, um einen Dünnschichttransistor mit hohem Widerstand im
TER MEER - MÜLLER . STEINMEISTER - Sharp K.K. - 2817-GER
Ausschaltzustand zu erhalten, so daß sie praktisch keinem Ätzvorgang mehr unterworfen werden kann. Werden daher viele Dünnschichttransistoren in einem größeren Bereich auf einem Substrat hergestellt, beispielsweise zur Bildung einer aktiven, matrixförmig ausgebildeten Flüssigkristall-Anzeigeeinrichtung, so müssen die Schichtdicken der jeweils nichtdotierten Schichten 40 genau eingehalten werden. Schwankungen hinsichtlich ihrer Schicht- bzw. Filmdicke sowie Veränderungen hinsichtlich der Ätzrate sind nicht erlaubt. Das bedeutet, daß das selektive Ätzen praktisch nicht durchgeführt werden kann.
Bei der TFT-Struktur nach Fig. 2 hat der Kontaktwiderstand Rco praktisch keinen Einfluß auf die Eigenschaften des Dünnschichttransistors, wenn der nichtdotierte amorphe Siliciumfilm 41 dick ist. Ist er dagegen dünn, so treten Stromwege auf, wie sie in Fig. 5 durch © markiert sind, welche die TFT-Eigenschaften beträchtlich beeinflussen. Insbesondere sind starke Fluktuationen zu verzeichnen.
Auch in diesem Fall sollte die nichtdotierte amorphe Siliciumschicht 41 dünn sein, um einen niedrigen Widerstand im Ausschaltzustand zu erhalten. Liegt eine Schicht vom η -Typ zwischen der Metallelektrode 51 bzw. 61 und der nichtdotierten amorphen Siliciumschicht 41, um eine Injektion von Minoritätsträgern zu verhindern, so muß auch hier ein selektiver Ätzvorgang durchgeführt werden, was die bereits unter Fig. 1 erwähnten Schwierigkeiten nach sich zieht.
Entsprechend der in Fig. 3 dargestellten TFT-Struktur steht die nichtdotierte amorphe Siliciumschicht 42 in direktem Kontakt mit den auf dem Gate-Isolationsfilm 32 liegenden amorphen Siliciumfilmen 72 und 82 vom η -Typ, so daß der Kontaktwiderstand Rco praktisch keinen Einfluß auf die TFT-Eigenschaften ausübt. Aufgrund des direkten Kontakts zwischen dem nichtdotierten amorphen Silicium-
TER MEER · MÜLLER · STElNMEISTpFf Sharp K.K. - 2817-GER
-"—-— 1
film 42 und den aus Metall bestehenden Source- und Drain-Elektroden 52, 62 läßt sich jedoch eine Minoritätsträgerinjektion (in Abhängigkeit der positiven Ladungsträger bzw. Löcher) nicht durch die amorphen Siliciumschichten 72, 82 vom η -Typ einschränken. Diese Minoritätsträgerinjektion könnte aber durch Beseitigung der metallischen Elektrode 62 oder dadurch verhindert werden, daß die metallische Elektrode 62 so weit abgetragen bzw. zurückgesetzt wird, daß sie nicht mehr die nichtdotierte amorphe Siliciumschicht 42 überlappt. Im zuletzt genannten Fall wäre somit ebenfalls eine selektive bzw. getrennte Ätzung der nichtdotierten amorphen Siliciumschicht 42 und der amorphen Siliciumschicht 82 vom η -Typ erforderlich. Allerdings ist es auch bei der in Fig. 3 dargestellten Struktur praktisch nicht möglich, auf diese Weise einen Dünnschicht- bzw. Dünnfilmtransistor mit den erforderlichen Eigenschaften herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, einen Dünnschichttransistor mit guten Transistoreigenschaften zu schaffen, der einen geringen Widerstand im eingeschalteten Zustand aufgrund eines geringen Elektrodenwiderstands und einen hohen Widerstand im ausgeschalteten Zustand aufgrund einer eingeschränkten Minoritätsträgerinjektion aufweist, und der einfach herstellbar ist.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben. Eine vorteilhafte Ausgestaltung der Erfindung ist dem Unteranspruch zu entnehmen.
Der Dünnschichttransistor nach der Erfindung zeichnet sich aus durch
- eine auf einem isolierenden Substrat angeordnete Gate-Elektrode,
- einen die Gate-Elektrode bedeckenden ersten Isolations-
TER MEER . MÜLLER . STEINMEISTER Sharp R.K. - 2817-GER
film,
- einen ersten leitfähigen Halbleiterfilm auf dem ersten Isolationsfilm,
- einen auf der gesamten oberen Fläche des ersten Halbleiterfilms angeordneten zweiten Isolationsfilm,
- zwei zweite leitfähige Halbleiterfilme, die voneinander beabstandet sind und in Kontakt mit den jeweiligen Seitenflächen des ersten Halbleiterfilms stehen, und durch
- erste und zweite Elektroden, von denen jeweils eine auf einem der zweiten Halbleiterfilme aufgebracht ist.
Nach einer vorteilhaften Ausgestaltung der Erfindung enthält der erste leitfähige Halbleiterfilm einen nichtdotierten amorphen Siliciumfilm oder besteht aus einem derartigen Siliciumfilm.
Bei dem Transistor nach der Erfindung fließt der Strom nur durch die Seitenflächen des ersten Halbleiterfilms sowie durch die zweiten Halbleiterfilme. Da die Halbleiterschichten über diese Seitenflächen mit niedrigem Widerstand in Kontakt mit dem Kanal gehalten werden, beeinflußt der Widerstand bzw. Kontaktwiderstand der Halbleiterschichten selbst nicht den Transistorwiderstand im eingeschalteten Zustand, so daß der Transistor in diesem Fall einen niedrigen Widerstand aufweist. Genauer gesagt fließt kein Strom senkrecht zur größten Oberfläche des Halbleiterfilms, so daß sich die Transistoreigenschaften nicht in Abhängigkeit der Dicke des Halbleiterfilms ändern können. Da der erste Halbleiterfilm direkt in Kontakt mit den zweiten Halbleiterfilmen steht, durch die die Injektion von Minoritätsträgern eingeschränkt bzw. zurückgehalten wird, tritt auch kein Leckstrom im ausgeschalteten Zustand des Transistors auf. Der Feldeffekt-Dünnschichttransistor besitzt somit im ausgeschalteten Zustand einen hohen Widerstand.
TER MEER · MÜLLER · STEINMEISTSR. . . : ' Sharp K.K. - 2817-GER
_8 _
Die Zeichnung stellt neben dem Stand der Technik ein Ausführungsbeispiel der Erfindung dar. Es zeigen:
Fig. 1 bis 3 konventionelle Dünnschichttransistoren, 5
Fig. 4 einen Schnitt durch einen Dünnschichttransistor nach Fig. 1 zur Erläuterung seiner Wirkungsweise,
Fig. 5 einen Schnitt durch einen Dünnschichttransistor nach Fig. 2 zur Erläuterung seiner Wirkungsweise,
Fig. 6 einen Dünnschichttransistor nach der vorliegenden Erfindung und
Fig. 7(A) bis 7(C) den Dünnschichttranistor nach Fig. 6 in verschiedenen Herstellungsstufen.
Ein Feldeffekt-Dünnschicht- bzw. -Dünnfilmtransistor nach der Erfindung ist in der Fig. 6 im Schnitt dargestellt, während die Fig. 7(A) bis 7(C) einzelne Herstellungsstufen dieses Feldeffekt-Dünnschichttransistors zeigen. Entsprechend der Fig. 7(A) liegen auf einem isolierenden Substrat 13 eine Gate-Elektrode 23 sowie ein Gate-Isolationsfilm 33 in der angegebenen Reihenfolge aufeinander. Die Gate-Elektrode 23 besteht aus einem metallischen Film oder aus einem Halbleiter, beispielsweise aus einem mit Ta, Ti, Mo, W, Ni oder Cr stark dotierten Polysilicium. Der Gate-Isolationsfilm 33 besteht z. B. aus Ta2O , Si3N4 oder aus Si0_ und ist durch anodische Oxidation, thermische Oxidation oder durch ein CVD- bzw. Plasma-CVD-Verfahren (chemical vapor deposition bzw. CVD-Verfahren) hergestellt. Entsprechend der Fig. 7(B) werden ein nichtdotierter amorpher Siliciumfilm 43' als erster leitender Halbleiterfilm und anschließend ein Si^N.-Film 93'
TER MEER · MÜLLER · STEIN M El STEP Sharp K.K. -2817-GER
mit Hilfe des Plasma-CVD-Verfahrens niedergeschlagen. Sodann wird auf den Film 93' eine Fotoresistschicht 103 aufgebracht, und zwar nur im zentralen Bereich des Films 93', wobei die Randbereiche der Gate-Elektrode 23 frei bleiben. Statt aus Si3N4 kann der Film 93' auch aus SiO„ bestehen und durch ein Sputterverfahren, durch einen CVD-Prozeß oder durch thermische Oxidation gebildet werden. Wie in Fig. 7(C) dargestellt ist, werden ein amorpher Siliciumfilm 43 und ein Si3N4-FiIm 93 unter Zuhilfenahme der Foto-
resistschicht 103 durch einen Ätzvorgang gebildet. Der Isolationsfilm 93 bedeckt somit die gesamte Oberfläche des halbleitenden Films 43, mit Ausnahme seiner Seitenflächen. Nach Entfernung der Fotoresistschicht 103 wird eine amorphe Siliciumschicht 73' vom η -Typ als zweiter leitender Halbleiterfilm niedergeschlagen, z. B. durch Glühentladung. Anschließend wird auf der Schicht 73' ein Mo-Film 53' durch ein Sputterverfahren gebildet. Auf dem Mo-Film 53' wird dann eine Fotoresistschicht 113 erzeugt. Die Fotoresistschicht 113 ist so ausgebildet, daß in einem nachfolgenden Ätzvorgang der Mo-Film 53' und die amorphe Siliciumschicht 73' vom η -Typ im zentralen Bereich der Gate-Elektrode nacheinander weggeätzt werden können, um auf diese Weise die amorphen Siliciumschichten 73, 83 vom η -Typ eine Source-Elektrode 53 und eine Drain-Elektrode 6 3 zu erhalten. Nach Abtrennung der restlichen Fotoresistschicht 113 liegt der in Fig. 6 dargestellte Dünnschichttransistor vor. Die Schichten 53, 73 und 63, 83 überlappen dabei jeweils die Schicht 93.
Entsprechend der vorliegenden Erfindung wird die nichtdotierte amorphe Siliciumschicht 43 durch den Isolationsfilm 93 während des letzten Ätzvorgangs geschützt, so daß eine selektive Ätzung bezüglich der nichtdotierten amorphen Siliciumschicht 43 (vgl. Fig. 7(B)) und der amorphen Siliciumschicht 73' vom η -Typ vorgenommen werden kann. Da der Strom entsprechend der Fig. 5 nur in Richtung des
TER MEER · MÜLLER · STEINMEISTEB-. ' "· * - ShiaTp" K.K. - 2817-GER
Pfeils (a) fließen kann, treten Schwankungen der Transistoreigenschaften (im Einschaltzustand) praktisch nicht mehr auf. Sie sind vernachlässigbar klein. Die aufgrund der Gate-Spannung angeregte bzw. gebildete Laminatschicht sowie die amorphen Schichten 73, 83 vom η -Typ werden darüber hinaus in direktem Kontakt mit der Oberfläche der nichtdotierten amorphen Siliciumschicht 43 an der Gate-Seite gehalten. Der Kontaktwiderstand Rco im Bereich der Source- und Drain-Elektroden ist daher extrem klein, so daß der Dünnschichttransistor einen niedrigen Widerstand im Einschaltzustand aufweist. Da andererseits die amorphen Siliciumschichten 73, 83 vom η -Typ jeweils zwischen dem nichtdotierten amorphen Siliciumfilm 43 und einer metallischen Elektrode 53, 63 liegen, wird die Injektion positiver Löcher eingeschränkt bzw. verhindert, so daß der Dünnschichttransistor einen hohen Widerstand im Ausschaltzustand aufweist. Der Dünnschichttransistor zeigt daher gegenüber den konventionellen Dünnschichttransistoren verbesserte Schalteigenschaften, insbesondere einen höheren Widerstand im ausgeschalteten bzw. Ausschaltzustand und einen niedrigeren Widerstand im eingeschalteten bzw. Einschaltzustand. Speziell eignet sich der Feldeffekt-Dünnschichttransistor nach der vorliegenden Erfindung zur Adressierung von aktiven, matrixförmig ausgebildeten Flüssigkristallanzeigeeinrichtungen mit großer Bildkapazität.
Im oben genannten Ausführungsbeispiel muß der halbleitende Film nicht unbedingt aus amorphem Silicium bestehen.
Er kann beispielsweise auch aus polykristallinem Silicium, einer II-VI-Halbleiterverbindung, einer III-V-Halbleiterverbindung, einer IV-VI-Verbindung oder aus amorphem Germanium oder polykristallinem Germanium bestehen. Die nichtdotierte amorphe Siliciumschicht kann auch durch einen leichtdotierten amorphen Siliciumfilm ersetzt sein.
TER MEER · MÜLLER · STEINMEISTER . Sharp K.K. - 2817 GER
Wie bereits oben erwähnt, wird durch die vorliegende Erfindung ein Dünnschichttransistor mit geringen Schwankungen seiner Eigenschaften im eingeschalteten Zustand erhalten, der darüber hinaus im eingeschalteten Zustand einen geringen Widerstand und im ausgeschalteten Zustand einen hohen Widerstand aufweist. Insbesondere werden Stromschwankungen im Einschaltzustand vermieden. Es sei darauf hingewiesen, daß ein selektiver Ätzvorgang bei der Herstellung des Dünnschichttransistors nach der vorliegenden Erfindung nicht unbedingt erforderlich ist.

Claims (2)

  1. TER MEER-MÜLLE R-StEINMEISTER PATENTANWÄLTE-EUROPEAN PATENT ATTORNEYS O R Π 9 1 9 /
    Dipl.-Chem. Dr. N. ter Meer Dipl. Ing. H. Steinmeister
    Dipl. Ing. F. E. Müller Artur-Ladebeck-Strasse 51
    Mauerkircherstrasse 45
    D-8000 MÜNCHEN 8O D-4800 BIELEFELD 1
    ür/cb ;t
    2817-GER/PT-T 24. Januar 1986
    SHARP KABUSHIKI KAISHA
    22-22 Nagaike-cho Abeno-ku, Osaka 545, Japan
    Amorpher Silicium-Dünnschichttransistor
    Priorität: 24. Januar 1985, Japan, Nr. 6.0-11905 (P)
    Patentansprüche
    Dünnschichttransistor, gekennzeichnet durch
    - eine auf einem isolierenden Substrat (13) angeordnete Gate-Elektrode (23),
    - einen die Gate-Elektrode (23) bedeckenden ersten Isolationsfilm (33),
    - einen ersten leitfähigen Halbleiterfilm (43) auf dem ersten Isolationsfilm (33),
    - einen auf der gesamten oberen Fläche des ersten Halbleiterfilms (43) angeordneten zweiten Isolationsfilm (93),
    - zwei zweite leitfähige Halb! ο ι ^-3r filme (73, 83), die
    TER MEER · MÜLLER ■ STEINMEISTm ' Sharp' K.K. - 2817-GER
    voneinander beabstandet sind und in Kontakt mit den jeweiligen Seitenflächen des ersten Halbleiterfilms (43) stehen, und durch
    - erste und zweite Elektroden (53, 63), von denen jeweils eine auf einem der zweiten Halbleiterfilme (73, 83) aufgebracht ist.
  2. 2. Dünnschichttransistor nach Anspruch 1, dadurch gekennzeichnet, daß der erste
    leitfähige Halbleiterfilm (43) einen nichtdotierten amorphen Siliciumfilm enthält.
DE19863602124 1985-01-24 1986-01-24 Amorpher silicium-duennschichttransistor Granted DE3602124A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60011905A JPH0752776B2 (ja) 1985-01-24 1985-01-24 薄膜トランジスタおよびその製造法

Publications (2)

Publication Number Publication Date
DE3602124A1 true DE3602124A1 (de) 1986-07-24
DE3602124C2 DE3602124C2 (de) 1991-12-19

Family

ID=11790740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863602124 Granted DE3602124A1 (de) 1985-01-24 1986-01-24 Amorpher silicium-duennschichttransistor

Country Status (4)

Country Link
US (1) US4720736A (de)
JP (1) JPH0752776B2 (de)
DE (1) DE3602124A1 (de)
GB (1) GB2171842B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3636221A1 (de) * 1985-08-02 1988-04-28 Gen Electric Verfahren zum herstellen von duennfilm-transistoren

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882295A (en) * 1985-07-26 1989-11-21 Energy Conversion Devices, Inc. Method of making a double injection field effect transistor
EP0236629B1 (de) * 1986-03-06 1994-05-18 Kabushiki Kaisha Toshiba Steuerschaltung einer Flüssigkristallanzeige
KR910009039B1 (ko) * 1987-12-18 1991-10-28 가부시끼가이샤 세이꼬오샤 비정질 실리콘 박막 트랜지스터의 제조방법
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
JPH01241175A (ja) * 1988-03-23 1989-09-26 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
JP2656555B2 (ja) * 1988-06-29 1997-09-24 株式会社日立製作所 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JP2656554B2 (ja) * 1988-06-29 1997-09-24 株式会社日立製作所 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JPH0283941A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US4969021A (en) * 1989-06-12 1990-11-06 California Institute Of Technology Porous floating gate vertical mosfet device with programmable analog memory
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
US5058995A (en) * 1990-03-15 1991-10-22 Thomson Consumer Electronics, Inc. Pixel electrode structure for liquid crystal display devices
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5420048A (en) * 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
US5559344A (en) * 1992-01-31 1996-09-24 Hitachi, Ltd. Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same
US5627089A (en) * 1993-08-02 1997-05-06 Goldstar Co., Ltd. Method for fabricating a thin film transistor using APCVD
GB2285334A (en) * 1993-12-30 1995-07-05 At & T Corp Thin film transistor having increased effective channel width
US5637519A (en) * 1996-03-21 1997-06-10 Industrial Technology Research Institute Method of fabricating a lightly doped drain thin-film transistor
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
TWI243484B (en) * 2004-12-10 2005-11-11 Au Optronics Corp Thin film transistor and method of making the same
FR2879642B1 (fr) * 2004-12-20 2008-04-18 Claude Ydier Systeme anti-franchissement rotatif d'une enceinte
TWI345313B (en) * 2005-09-05 2011-07-11 Au Optronics Corp Thin film transistor and method of manufacturing the same
TWI312579B (en) * 2006-11-03 2009-07-21 Innolux Display Corp Thin film transistor and method for manufacuring the same
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
CN101861642B (zh) * 2007-11-15 2013-04-17 夏普株式会社 薄膜晶体管、薄膜晶体管的制作方法以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0139585A1 (de) * 1983-10-12 1985-05-02 Commissariat A L'energie Atomique Verfahren zum Herstellen eines Dünnfilmtransistors mit selbstausrichtendem Gate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040073A (en) * 1975-08-29 1977-08-02 Westinghouse Electric Corporation Thin film transistor and display panel using the transistor
GB2064866A (en) * 1979-11-30 1981-06-17 Gen Electric Co Ltd Field effect semiconductor device
JPS56161676A (en) * 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
JPS5731179A (en) * 1980-07-31 1982-02-19 Sharp Corp Formation of thin-film transistor
JPS5772370A (en) * 1980-10-23 1982-05-06 Canon Inc Photoelectric converter
JPS5790977A (en) * 1980-11-27 1982-06-05 Seiko Epson Corp Double-layer gate polysilicon mos transistor
JPS57204168A (en) * 1981-06-10 1982-12-14 Matsushita Electric Ind Co Ltd Semiconductor device
JPS58115850A (ja) * 1981-12-28 1983-07-09 Seiko Epson Corp アクテイブマトリツクスパネル
JPS58168278A (ja) * 1982-03-30 1983-10-04 Toshiba Corp 薄膜トランジスタの製造方法
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
JPS59204274A (ja) * 1983-05-06 1984-11-19 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0139585A1 (de) * 1983-10-12 1985-05-02 Commissariat A L'energie Atomique Verfahren zum Herstellen eines Dünnfilmtransistors mit selbstausrichtendem Gate

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 58-218169 A. In: Patents Abstracts of Japan, Sect. E, Vol. 8, No. 70, 3.4.1984 *
US-Z.: Procc. SID, Vol. 26/3, 1985, S. 197-200 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3636221A1 (de) * 1985-08-02 1988-04-28 Gen Electric Verfahren zum herstellen von duennfilm-transistoren
DE3636221C2 (de) * 1985-08-02 1999-12-16 Gen Electric Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren

Also Published As

Publication number Publication date
JPH0752776B2 (ja) 1995-06-05
DE3602124C2 (de) 1991-12-19
GB2171842B (en) 1989-01-05
GB2171842A (en) 1986-09-03
JPS61171166A (ja) 1986-08-01
US4720736A (en) 1988-01-19
GB8601757D0 (en) 1986-02-26

Similar Documents

Publication Publication Date Title
DE3602124A1 (de) Amorpher silicium-duennschichttransistor
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE2600337C2 (de) Halbleiterspeicheranordnung
DE3816002C2 (de)
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE3245313C2 (de) Verfahren zur Herstellung eines Dünnfilm-Transistors
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE3502911A1 (de) Duennfilm-transistor
DE3028718A1 (de) Duennfilmtransistor in verbindung mit einer anzeigevorrichtung
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE1514339B1 (de) Feldeffekt-Halbleiterbauelement
DE2454705A1 (de) Ladungskopplungsanordnung
DE112017004423T5 (de) Aktivmatrixsubstrat und Verfahren zu dessen Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE4321590A1 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE3226097C2 (de)
DE2460682A1 (de) Halbleitervorrichtung
DE2842589A1 (de) Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite
DE2641077A1 (de) Selengleichrichter
DE2823629C2 (de) Planar-Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN