DE19808990C2 - Dünnschichttransistor und Herstellungsverfahren dafür - Google Patents

Dünnschichttransistor und Herstellungsverfahren dafür

Info

Publication number
DE19808990C2
DE19808990C2 DE19808990A DE19808990A DE19808990C2 DE 19808990 C2 DE19808990 C2 DE 19808990C2 DE 19808990 A DE19808990 A DE 19808990A DE 19808990 A DE19808990 A DE 19808990A DE 19808990 C2 DE19808990 C2 DE 19808990C2
Authority
DE
Germany
Prior art keywords
metal layer
layer
gate
metal
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19808990A
Other languages
English (en)
Other versions
DE19808990A1 (de
Inventor
Hyun-Sik Seo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE19808990A1 publication Critical patent/DE19808990A1/de
Application granted granted Critical
Publication of DE19808990C2 publication Critical patent/DE19808990C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/937—Hillock prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft einen Dünnschichttransistor für eine Flüssigkristallanzeige (LCD: Liquid Crystal Display) und insbesondere einen Dünnschichttransistor mit einem eine zweischichtige Metallstruktur aufweisenden Gate und ein Herstellungsverfahren dafür.
Eine LCD weist Schaltvorrichtungen als Antriebselemente und in Matrixform angeordnete Pixel auf, die als Basiseinheiten transparente oder lichtreflektierende Pixel-Elektroden aufweisen. Die Schaltvorrichtung ist ein Dünnschichttransistor, der ein Gate sowie einen Source-Bereich und einen Drain-Bereich aufweist.
Das Gate eines Dünnschichttransistors ist im allgemeinen aus Aluminium, um einen geringen Anschlußwiderstand zu gewährleisten. Bei einem Gate aus Aluminium können jedoch Defekte, wie Aufwerfungen (hillocks) auftreten.
Eine Alternative zur Verwendung reinen Aluminiums zur Herstellung eines Gates liegt in der Verwendung einer Aluminiumlegierung, um auf diese Weise die Probleme mit den Aufwerfungen zu vermeiden. Die Verwendung einer Aluminiumlegierung, wie AlTa, bei der die Diffusion von Aluminiumatomen durch das Hinzufügen einer geringen Menge eines hitzebeständigen Metalls, wie Tantal, verhindert wird, führt jedoch dazu, daß das Gate elektrisch und chemisch instabil ist.
Eine andere Möglichkeit um das Problem der Aufwerfungen zu vermeiden liegt darin, ein Gate mit einer zweischichtigen Metallschicht auszubilden, d. h. beispielsweise ein Gate aus Aluminium mit einer Beschichtung aus Molybdän.
Ein Dünnschichttransistor mit einem zweischichtigen Metall-Gate gemäß dem Stand der Technik ist beispielsweise aus US 5 036 370 bekannt und wird in den Fig. 1, 2A-2F und 3 dargestellt.
Aus Fig. 1 ist eine Draufsicht auf einen Dünnschichttransistor gemäß dem Stand der Technik ersichtlich, und aus den Fig. 2A-2F sind Schnitte entlang der Linie X-X aus Fig. 1 ersichtlich.
Um ein zweischichtiges Gate herzustellen, werden Metalle, wie Aluminium und Molybdän, nacheinander auf ein Substrat aufgebracht. Danach wird ein Strukturierungsverfahren mittels Fotolitographie durchgeführt, um Metallschichten auszubilden, die die gleiche Breite aufweisen. Auch wenn mit dem zweischichtigen Gate die Probleme der Aufwerfungen vermieden werden können, besteht weiterhin ein Problem derart, daß die das zweischichtige Metall-Gate bildende Metallschichten so dick sind, daß aufgrund der Höhendifferenz zwischen den Metallschichten und dem Substrat eine große Stufe gebildet wird, so daß die Bedeckung der Stufe mit einer später zu bildenden Gate-Oxidschicht schlecht ist. Der auf der Gate- Oxidschicht gebildete Source-Bereich und der auf der Gate- Oxidschicht gebildete Drain-Bereich können deshalb jeweils Unterbrechungen zwischen ihren das Gate überlappenden bzw. nicht überlappenden Bereichen sowie elektrische Kurzschlüsse aufgrund eines Kontaktes mit dem Gate aufweisen.
Bei dem oben beschriebenen Herstellungsverfahren für das Gate bilden die Al-Schicht und die Mo-Schicht gemeinsame ein plattierte Struktur, wie aus den Fig. 2A-2F ersichtlich.
Aus den Fig. 2A bis 2F sind schematisch aufeinanderfolgende Herstellungsschritte eines Herstellungsverfahrens für den aus Fig. 1 ersichtlichen Dünnschichttransistor ersichtlich. Wie aus Fig. 2A ersichtlich, wird Aluminium auf ein Substrat 11 aufgebracht, um eine erste Metallschicht 13 zu bilden. Dann wird eine zweite Metallschicht 15 durch Aufbringen von Mo auf das Substrat 11 und auf die erste Metallschicht 13 derart ausgebildet, daß die zweite Metallschicht 15 die erste Metallschicht 13 vollständig bedeckt, womit eine plattierte Struktur gebildet wird, wie aus Fig. 2B ersichtlich.
Somit bilden die erste Metallschicht 13 und die zweite Metallschicht 15 zusammen ein Gate mit einer zweischichtigen Metallstruktur in Form einer plattierten Anordnung. Die plattierte Anordnung bildet eine Stufe zwischen dem Gate und dem Substrat 11.
Danach wird eine Gate-Isolierungsschicht 17 auf dem Substrat 11 und auf dem von der ersten Metallschicht 13 und der zweiten Metallschicht 15 gebildeten plattierten Anordnung ausgebildet. Eine Halbleiterschicht 19 wird dann durch Aufbringen eines Halbleitermaterials auf die Gate-Elektroden-Isolierungsschicht 17 ausgebildet, und derart selektiv abgeätzt, daß die Seitenbereiche der Gate-Elektroden-Isolierungsschicht 17 freiliegen. Danach wird eine Kontaktschicht 21 derart ausgebildet, daß sie die Halbleiterschicht 19, wie aus Fig. 2C ersichtlich, bedeckt.
Dann wird eine Elektrodenschicht 23 auf der Kontaktschicht 21 ausgebildet. Die Elektrodenschicht 23 und die Kontaktschicht 21 werden dann derart selektiv abgeätzt, daß ein Kanalbereich gebildet wird, der die Kontaktschicht 21 und die Elektrodenschicht 23 in zwei separate Elektroden trennt, wie aus Fig. 2D ersichtlich.
Dann wird eine Elektroden-Isolierungsschicht 25 auf die Elektrodenschicht 23 und auf den Bereich zwischen den beiden separaten Elektroden aufgebracht. Die Elektroden- Isolierungsschicht 25 wird derart selektiv abgeätzt, daß in ihr, wie aus Fig. 2E ersichtlich, ein Kontaktloch 27 gebildet wird.
Schließlich wird eine transparente Elektrode, wie eine Pixel- Elektrode 29, auf der Elektroden-Isolierungsschicht 25 derart ausgebildet, daß auch das Loch 27 gefüllt wird, so daß die Pixel-Elektrode 29 mit der Source-Elektrode oder mit der Drain- Elektrode durch das Kontaktloch 27 hindurch elektrisch leitend verbunden ist.
Die plattierte Struktur der Gate-Elektrode aus der ersten Metallschicht 13 und der zweiten Metallschicht 15 führt zu verschiedenen Problemen. Bei der aus den Fig. 2A-2F ersichtlichen, plattierten Struktur können Aufwerfungen auf beiden Seiten der ersten Metallschicht 13 auftreten. Zusätzlich ist die Bedeckbarkeit der Stufe mit später zu bildenden Schichten schlecht, und der Source-Bereich sowie der Drain- Bereich auf der Gate-Oxidschicht können Unterbrechungen zwischen ihren jeweiligen das Gate überlappenden bzw. nicht überlappenden Bereichen oder einen elektrischen Kurzschluß aufgrund eines Kontaktes mit dem Gate aufweisen.
Bei einem anderen, aus Fig. 3 ersichtlichen herkömmlichen Dünnschichttransistor ist auf einem Substrat 31 eine innere Gate-Elektrode 34 ausgebildet, die eine erste Al aufweisende Metallschicht 34a und eine zweite Mo aufweisende Metallschicht 34b aufweist. Die erste Metallschicht 34a und die zweite Metallschicht 34b werden derart ausgebildet, daß zwischen der Gate-Elektrode 34 und dem Substrat 31 aufgrund der beiden Schichten der Gate-Elektrode, die im wesentlichen die gleiche Breite aufweisen, nur eine Einzelstufe besteht. Eine äußere Gate-Elektrode 35 ist auf der inneren Gate-Elektrode 34 derart ausgebildet, daß die äußere Gate-Elektrode 35 die erste Metallschicht 34a und die zweite Metallschicht 34b vollständig bedeckt. Die äußere Gate-Elektrode 35 und die innere Gate- Elektrode 34 bilden zusammen eine Gate-Elektrode 32.
Die Gate-Elektrode 32 ist von einer ersten Gate- Isolierungsschicht 36 bedeckt, um die Gate-Elektrode 32 zu schützen. Darüber ist eine zweite Gate-Isolierungsschicht 37 derart ausgebildet, daß sie die Gate-Isolierungsschicht 36 bedeckt. Die zweite Gate-Isolierungsschicht 37 weist eine auf ihr ausgebildete Halbleiterschicht 38 auf. Eine Isolierungsschicht 39 ist in einem Kanalbereich zwischen einer später zu bildenden Source-Elektrode und einer später zu bildenden Drain-Elektrode angeordnet, wobei die beiden Elektroden jeweils eine Kontaktschicht 40 und eine Elektrodenschicht 41 aufweisen. Die Kontaktschicht 40 und die Elektrodenschicht 41 bilden die Source-Elektrode und die Drain- Elektrode 43. Auf der zweiten Gate-Isolierungsschicht 37 ist seitlich neben der Drain-Elektrode eine Pixel-Elektrode 44 ausgebildet, die mit der Drain-Elektrode 43 elektrisch leitend verbunden ist.
Ähnlich zu der herkömmlichen, aus Fig. 1 und den Fig. 2A-2F ersichtlichen Vorrichtung, weist der aus Fig. 3 ersichtliche herkömmliche Dünnschichttransistor eine Stufe zwischen der Gate-Elektrode 34 und dem Substrat 31 auf, die zu den schon im Zusammenhang mit den aus den Fig. 1 und 2 ersichtlichen Vorrichtungen erwähnten Problemen führt, wie Aufwerfungen auf beiden Seiten der ersten Metallschicht 34a. Um das Problem der Aufwerfungen auf beiden Seiten der Metallschicht 34a zu vermeiden, muß die aus Fig. 3 ersichtliche Vorrichtung eine zweischichtige innere Gate-Elektrode 34, eine äußere Gate- Elektrode 35 und eine Oxidschicht 36 aufweisen. Ohne die äußere Gate-Elektrode 35 und die Oxidschicht 36 würde die Struktur der aus den Fig. 1 und 2 ersichtlichen Struktur entsprechen und somit zu den gleichen Problemen führen.
Obwohl mit der aus Fig. 3 ersichtlichen Struktur das Problem der Aufwerfungen vermieden werden kann, weist sie ein derartiges Problem auf, daß bei diesem Herstellungsverfahren wesentlich mehr Herstellungsschritte erforderlich sind, wodurch die Herstellungszeit und die Herstellungskosten für den Dünnschichttransistor hoch sind.
Gemäß eines anderen herkömmlichen Verfahrens zum Herstellen des Gates bilden die Metallschicht aus Al und die Metallschicht aus Mo jeweils eine Doppelstufe mit dem Substrat, so daß die Bedeckung der Stufe mit der Gate-Oxidschicht besser ist.
Ein Beispiel für dieses Verfahren zum Ausbilden einer zweischichtigen Gate-Struktur ist in "Low Cost, High Quality TFT-LCD Process", SOCIETY FOR INFORMATION DISPLAY EURO DISPLAY 96, Proceedings of the 16th International Display Research Conference, Birmingham, England, 1. Oktober 1996, Seiten 591-­ 594, beschrieben. Auf Seite 592 dieser Veröffentlichung ist ein Verfahren zum Herstellen einer zweischichtigen Metall-Gate- Struktur beschrieben, bei dem zuerst zwei Metallschichten auf das Substrat aufgebracht werden, die danach strukturiert werden, wodurch ein zusätzlicher Schritt, in dem eine Fotolackschicht aufgebracht wird, nicht erforderlich ist. Die erste Metallschicht weist eine Aluminiumlegierung auf, und die zweite Metallschicht weist Cr auf. Bei diesem Verfahren führen jedoch Schwierigkeiten beim Ausbilden des zweischichtigen Metallschicht-Gates dazu, daß die obere Schicht breiter als die untere Schicht ist, so daß die obere Schicht relativ zur unteren Schicht einen. Überhang bildet. Dies führt ferner dazu, daß die derart gebildete Stufe schlecht bedeckbar ist, was zu Unterbrechungen führen kann. Dieses Problem wurde mithilfe eines dreistufigen Ätzverfahrens gelöst, bei dem die Fotolackschicht vor jedem Ätzschritt ausgeheizt werden muß, um zu vermeiden, daß sich die Fotolackschicht während des Ätzens ablöst. Dieses dreistufige Ätzverfahren und das dafür erforderliche Ausheizen der Fotolackschicht führen zu einem deutlich aufwendigerem Verfahren mit einer größeren Anzahl von Verfahrensschritten zum Herstellen des Gates.
Es ist die Aufgabe der Erfindung, einen Dünnschichttransistor bereitzustellen, bei dem Aufwerfungen sowie eine schlechte Bedeckung der vom Gate gebildeten Stufe mit einer später zu bildenden Gate-Oxidschicht vermieden werden sowie, ein einfaches Herstellungsverfahren für einen Dünnschichttransistor bereitzustellen, mit dem die mit Verfahren gemäß dem Stand der Technik verbundenen Probleme vermieden werden.
Um dies zu erreichen, weist der erfindungsgemäße Dünnschichttransistor auf: ein Substrat und ein auf das Substrat aufgebrachtes Gate mit einer zweischichtigen Struktur aus einer ersten Metallschicht und einer zweiten Metallschicht, wobei die erste Metallschicht ein zu Aufwerfungen neigendes Material aufweist, und die zweite Metallschicht ein eine hohe Druckfestigkeit aufweisendes Material aufweist, wobei ferner die erste Metallschicht breiter als die zweite Metallschicht ist, so daß zwischen der Gate-Elektrode und dem Substrat eine Doppelstufe gebildet wird.
Gemäß einer vorteilhaften Ausgestaltung der Erfindung weist die erste Metallschicht Al auf, und die zweite Metallschicht weist Mo auf.
Die zweite Metallschicht kann eine Mo-Legierung, MoW, MoTa, MoNb oder ein anderes geeignetes Material aufweisen.
Gemäß einer anderen bevorzugten Ausgestaltung der Erfindung weist der Dünnschichttransistor ein Substrat und ein auf das Substrat aufgebrachtes Gate mit einer zweischichtigen Struktur aus einer ersten Metallschicht und einer zweiten Metallschicht auf, wobei die erste Metallschicht ein zu Aufwerfungen neigendes Material aufweist, und die zweite Metallschicht ein eine hohe Druckfestigkeit aufweisendes Material aufweist, wobei ferner die erste Metallschicht um etwa 1 bis 4 µm breiter als die zweite Metallschicht ist.
Das erfindungsgemäße Herstellungsverfahren für einen Dünnschichttransistor weist folgende Schritte auf: Aufbringen einer ersten Metallschicht, die ein zu Aufwerfungen neigendes Material aufweist, auf ein Substrat, Aufbringen einer zweiten Metallschicht, die ein eine hohe Druckfestigkeit aufweisendes Material aufweist, auf die erste Metallschicht; und Strukturieren der zweiten Metallschicht und der ersten Metallschicht derart, daß die erste Metallschicht breiter als die zweite Metallschicht ist.
Aus der Zeichnung, die zusammen mit der folgenden Beschreibung zur detaillierten Erläuterung der Prinzipien der Erfindung dient, sind bevorzugte Ausführungsformen der Erfindung ersichtlich. In der Zeichnung zeigen:
Fig. 1 eine Draufsicht auf einen Dünnschichttransistor gemäß dem Stand der Technik;
Fig. 2A-2F Schnitte entlang der Linie X-X aus Fig. 1;
Fig. 3 ein Schnitt eines anderen Dünnschichttransistors gemäß dem Stand der Technik;
Fig. 4 eine Draufsicht auf einen Dünnschichttransistor gemäß einer bevorzugten Ausführungsform der Erfindung;
Fig. 5A bis 5F schematisch aufeinanderfolgende Herstellungsschritte eines Herstellungsverfahrens für einen Dünnschichttransistor gemäß einer bevorzugten Ausführungsform der Erfindung, wobei ein Maskierungsschritt und zwei Ätzschritte verwendet werden;
Fig. 6A-6E schematisch aufeinanderfolgende Herstellungsschritte eines Herstellungsverfahrens für einen Dünnschichttransistor gemäß einer anderen bevorzugten Ausführungsform der Erfindung, wobei ein Maskierungsschritt und ein Ätzschritt verwendet werden.
Im folgenden wird detailliert auf die bevorzugten Ausführungsformen der Erfindung eingegangen, die aus der Zeichnung ersichtlich sind.
Aus Fig. 4 ist eine Draufsicht auf einen Dünnschichttransistor gemäß einer bevorzugten Ausführungsform der Erfindung ersichtlich. Aus den Fig. 5A bis 5F sind schematisch aufeinanderfolgende Herstellungsschritte eines Herstellungsverfahrens für einen Dünnschichttransistor gemäß einer bevorzugten Ausführungsform der Erfindung ersichtlich, wobei ein Maskierungsschritt und zwei Ätzschritte verwendet werden.
Der aus Fig. 5F ersichtliche Dünnschichttransistor weist ein Gate 149, das eine auf ein Substrat 141 aufgebrachte zweischichtige Struktur aus einer ersten Metallschicht 143 und einer zweiten Metallschicht 145 aufweist, eine erste Isolierungsschicht 151, eine Halbleiterschicht 153, eine ohmsche Kontaktschicht 155, eine Source-Elektrode 157, eine Drain-Elektrode 159, eine zweite Isolierungsschicht 161 und eine Pixel-Elektrode 165 auf.
Die erste Metallschicht 143 ist bevorzugt aus einem leitfähigem, zu Aufwerfungen neigenden Metall, wie Al, Cu oder Au, mit einer Breite w1 ausgebildet. Die zweite Metallschicht 145 ist bevorzugt aus einem eine hohe Druckfestigkeit aufweisenden Metall, wie Mo, einer Mo-Legierung, MoW, MoTa, MoNb usw., mit einer Breite w2 ausgebildet.
Wenn die erste leitfähige Metallschicht 143 zusammen mit der zweiten, eine hohe Druckfestigkeit aufweisenden, leitfähigen Schicht 145 verwendet wird, führt die Kombination der zu Aufwerfungen neigenden Metallschicht 143 mit der eine hohe Druckfestigkeit aufweisenden Metallschicht 145 zur Vermeidung von Aufwerfungen. Genauer gesagt, minimiert die Druckfestigkeit der zweiten Metallschicht 145 den Aufwertungseffekt der ersten Metallschicht 143, so daß auch zwischen der ersten Metallschicht 143 und dem Substrat 141 keine Aufwerfungen auftreten können.
Die Kombination der zu Aufwerfungen neigenden Schicht 145 mit der eine hohe Druckfestigkeit aufweisenden Schicht 143 ist besonders effektiv bei der Vermeidung von Aufwerfungen, wenn eine neu gefundene Beziehung zwischen der Breite der ersten Metallschicht und der Breite der zweiten Metallschicht verwendet wird. Die Kombination der eine hohe Druckfestigkeit aufweisenden zweiten Metallschicht mit der zu Aufwerfungen neigenden ersten Metallschicht und das Verhältnis der Breite der ersten Metallschicht zu der Breite der zweiten Metallschicht ist wesentlich für die Verhinderung von Aufwerfungen und für eine gute Bedeckung der Stufe mit einer später zu bildenden Gate-Oxidschicht. Zur Vermeidung von Aufwerfungen hat sich eine Struktur als besonders geeignet herausgestellt, bei der die erste, zu Aufwertung neigende Metallschicht 143 um etwa 1 bis 4 µm breiter ausgebildet ist, als die zweite, eine hohe Druckfestigkeit aufweisende Metallschicht. Ferner führt die Beziehung 1 µm < w1 - w2 < 4 µm bei der oben beschriebenen Struktur zur besten Bedeckung der Stufe mit einer später zu bildenden Gate-Oxidschicht.
Um die besten Ergebnisse zu erzielen, wird die zweite Metallschicht 155 bevorzugt im wesentlichen in der Mitte der ersten Metallschicht 143 ausgebildet, so daß die beiden Seitenbereiche der Metallschicht 143, die nicht mit der zweiten Metallschicht 145 bedeckt sind, im wesentlichen die gleiche Breite aufweisen. Die Breite dieser Seitenbereiche beträgt bevorzugt zwischen etwa 0,5 µm und etwa 2 µm.
Die erste Isolierungsschicht 151 wird bevorzugt durch Aufbringen einer Einzelschicht aus Siliziumoxid SiO2 oder Siliziumnitrid Si3N4 auf das das Gate 149 aufweisende Substrat ausgebildet.
Die Halbleiterschicht 153 und die ohmsche Kontaktschicht 155 werden auf dem dem Gate 149 entsprechenden Bereich der ersten Isolierungsschicht 151 durch aufeinanderfolgendes Aufbringen von undotiertem, amorphem Silizium und hochdotiertem, amorphem Silizium und nachfolgendes Strukturieren der beiden Siliziumschichten ausgebildet. Die Halbleiterschicht 143 wird, als aktiver Bereich des Schaltelementes verwendet, d. h. durch Anlegen einer Spannung an das Gate 149 wird ein Kanal gebildet. Die ohmsche Kontaktschicht 155 stellt einen ohmschen Kontakt zwischen der Halbleiterschicht 153 und der Source-Elektrode 157 sowie der Drain-Elektrode 159 her. Die ohmsche Kontaktschicht 155 wird nicht in dem Bereich ausgebildet, der zum Kanal der Halbleiterschicht 153 wird.
Die Source-Elektrode 157 und die Drain-Elektrode 159 stehen mit der ohmschen Kontaktschicht 155 in Kontakt und erstrecken sich beide bis zu einem vorbestimmten Bereich der ersten Isolierungsschicht 151.
Die zweite Isolierungsschicht 161 wird durch Aufbringen eines isolierenden Materials, wie Siliziumoxid SiO2 oder Siliziumnitrid Si3N4, auf die Source-Elektrode 157, die Drain- Elektrode 159 und die erste Isolierungsschicht 151 derart ausgebildet, daß diese vollständig bedeckt sind. Die zweite Isolierungsschicht 161 auf der Drain-Elektrode 149 wird teilweise entfernt, so daß ein Kontaktloch 163 ausgebildet wird. Die Pixel-Elektrode 165 wird aus transparentem, leitfähigem Material, wie ITO (Indium Tin Oxide, Indiumzinnoxid) oder Zinnoxid SnO2 derart ausgebildet, daß die Pixel-Elektrode 165 mit der Drain-Elektrode 159 durch das Kontaktloch 163 hindurch elektrisch leitend verbunden ist.
Bei der ersten Metallschicht 143 und der zweiten Metallschicht 145, die gemeinsam das Gate 149 bilden, ist jeder Seitenbereich der ersten Metallschicht 143, der nicht von der zweiten Metallschicht 145 bedeckt ist, bevorzugt zwischen etwa 0,5 µm und etwa 2 µm breit. Da die erste Metallschicht 143 um etwa 1,0 µm bis 4 µm breiter als die zweite Metallschicht 145 ist, wird zwischen dem Substrat 141 und dem Gate 149 eine entsprechende Doppelstufe gebildet. Diese Doppelstufe ermöglicht erfindungsgemäß eine gute Bedeckung mit der ersten Isolierungsschicht 151, so daß die bei Vorrichtungen gemäß dem Stand der Technik auftretenden Unterbrechungen vermieden werden können. Ferner sind die auf der ersten Metallschicht 143 auftretenden Aufwerfungen aufgrund der Druckfestigkeit der zweiten Metallschicht 145 und des zwischen etwa 1 µm bis etwa 4 µm betragenden Unterschieds zwischen der Breite der ersten Metallschicht 143 und der Breite der zweiten Metallschicht 145 vermeidbar.
Aus den Fig. 5A bis 5F sind schematisch aufeinanderfolgende Herstellungsschritte des Verfahrens zur Herstellung eines Dünnschichttransistor gemäß einer bevorzugten Ausführungsform der Erfindung ersichtlich.
Wie aus Fig. 5A ersichtlich, wird eine Metallschicht wie Al, Cu oder Au aus einem Material, das zu Aufwerfungen neigt, auf ein Substrat 141 aufgebracht, so daß eine erste Metallschicht 143 gebildet wird. Eine zweite Metallschicht 145 aus einem eine hohe Druckfestigkeit aufweisenden Material, wie Mo, einer Mo- Legierung, MoW, MoTa oder MoNb, wird auf die erste Metallschicht 143 aufgebracht, ohne daß zwischen dem Schritt des Aufbringens der ersten Metallschicht und dem Schritt des Aufbringens der zweiten Metallschicht ein Maskierungsschritt zwischengeschaltet ist. Die erste Metallschicht 143 und die zweite Metallschicht 145 werden nacheinander im Vakuum mittels eines jeweiligen Sputter-Verfahrens (Kathodenzerstäubungsverfahren) oder einer jeweiligen chemischen Abscheidung aus der Gasphase (CVD: Chemical Vapor Deposition) derart aufgebracht, daß sie eine Dicke von etwa 50-400 nm bzw. 50-200 nm aufweisen. Daher ist der Kontaktwiderstand zwischen der ersten Metallschicht 143 und der zweiten Metallschicht 145 gering.
Gemäß einer bevorzugten Ausführungsform der Erfindung wird ein einziger Maskierungsschritt verwendet, um sowohl die erste Metallschicht 143 als auch die zweite Metallschicht 145 gleichzeitig oder in zwei getrennten Schritten zu strukturieren. Dabei wird ein Fotolack 147 auf die zweite Metallschicht 145 aufgebracht und dann mittels Belichtung und Entwicklung derart strukturiert, daß der Fotolack auf einem vorbestimmten Bereich der zweiten Metallschicht 145 eine Breite w1 aufweist.
Wie aus Fig. 5A ersichtlich, wird die zweite Metallschicht 145 mit einer Ätzlösung, die bevorzugt eine Mischung aus Phosphorsäure H3PO4, Essigsäure CH3COOH und Salpetersäure HNO3 aufweist, mittels eines Naßätzverfahrens unter Verwendung der Fotolackschicht 147 als Maske strukturiert. Da der mit der Fotolackschicht 147 beschichtete Bereich der zweiten Metallschicht 145 und die freiliegenden Bereiche der zweiten Metallschicht 145 isotrop abgeätzt werden, wird die zweite Metallschicht 145 derart strukturiert, daß sie eine Breite w2 aufweist, die geringer als die Breite w1 der Fotolackschicht 147 ist, die der Breite w1 der ersten Metallschicht 43 entspricht, d. h. 1 µm < w1 - w2 < 4 µm. Jeder Seitenbereich der zweiten Metallschicht 145 weist bevorzugt eine Breite auf, die zwischen etwa 0,5 µm und etwa 2 µm liegt. Die beiden Seitenflächen der zweiten Metallschicht 145 werden bevorzugt derart selektiv abgeätzt, daß sie im wesentlichen senkrecht zur Substratebene oder leicht nach innen geneigt verlaufen.
Wie aus Fig. 5B ersichtlich, wird die erste Metallschicht 143 mittels eines Trockenätzverfahrens, das eine anisotrope Ätzcharakteristik aufweist, wie reaktives Ionenätzen (RIE, Reactive Ion Etching), unter Verwendung der Fotolackschicht 147 als Maske strukturiert. Wenn die erste Metallschicht 143 in dem nicht mit der Fotolackschicht 147 bedeckten Bereichen abgeätzt ist, weist sie die gleiche Breite wie die Fotolackschicht 147 auf. Somit sind für das Strukturieren der ersten Metallschicht 143 bzw. der zweiten Metallschicht 145 nur zwei Ätzschritte erforderlich, und die Fotolackschicht muß nicht vor jedem Ätzschritt ausgeheizt werden. Die mit dem Maskierungsschritt, wie oben beschrieben, erzielte erste Metallschicht 143 und die erzielte zweite Metallschicht 145 bilden zusammen ein Gate 149, das eine zweischichtige Metallstruktur aufweist. Bei dem Gate 149 ist die zweite Metallschicht 145 im wesentlichen in der Mitte der ersten Metallschicht 143 angeordnet, so daß die nicht mit der zweiten Metallschicht 145 beschichteten Seitenbereiche der ersten Metallschicht 143 breiter als etwa 0,5 µm und schmaler als etwa 2 µm sind. Nach dem selektiven Abätzen wird der auf der zweiten Metallschicht 145 verbleibende Fotolack 147 entfernt.
Wie aus Fig. 5C ersichtlich, wird eine erste Isolierungsschicht 145 durch Aufbringen einer Einzelschicht oder einer Doppelschicht aus Siliziumoxid SiO2 oder Siliziumnitrid Si3N4 auf das Gate 149 und auf das Substrat 141 mittels eines CVD-Verfahrens ausgebildet. Da die nicht mit der zweiten Metallschicht 145 beschichteten Seitenbereiche der ersten Metallschicht 143 breiter als etwa 0,5 µm sind, wird eine Doppelstufe zwischen dem Substrat und dem Gate erzeugt, wodurch die Bedeckung mit der ersten Isolierungsschicht 151 im Gegensatz zum Stand der Technik verbessert ist. Ferner wird das Auftreten von Aufwerfungen in der ersten Metallschicht 143 vermieden, da die eine hohe Druckfestigkeit aufweisende zweite Metallschicht 145 keine Aufwerfungen der ersten Metallschicht 143 zuläßt und die Breiten der Seitenbereiche der ersten Metallschicht 143, die nicht mit der zweiten Metallschicht 145 bedeckt sind, jeweils geringer als 2 µm sind.
Dann werden amorphes, undotiertes Silizium und hochdotiertes, amorphes Silizium nacheinander auf die erste Isolierungsschicht 151 mittels eines CVD-Verfahrens aufgebracht, wodurch eine Halbleiterschicht 153 und eine ohmsche Kontaktschicht 155 gebildet werden. Die beiden Schichten werden mithilfe eines Fotolitographieverfahrens derart strukturiert, daß die erste Isolierungsschicht in ihren nicht das Gate 149 bedeckenden Bereichen frei gelegt wird.
Wie aus Fig. 5E ersichtlich, wird leitfähiges Metall, wie Al oder Cr, auf die Isolierungsschicht 151 und die ohmsche Kontaktschicht 155 aufgebracht und mittels eines Fotolitographieverfahrens derart strukturiert, daß eine Source- Elektrode 157 und eine Drain-Elektrode 159 gebildet werden. Die zwischen der Source-Elektrode 157 und der Drain-Elektrode 159 freiligenden Bereiche der ohmschen Kontaktschicht 145 werden unter Verwendung der Source-Elektrode 157 und der Drain- Elektrode 159 als Maske selektiv abgeätzt.
Wie aus Fig. 5F ersichtlich, wird eine zweite Isolierungsschicht 161 durch Aufbringen eines isolierenden Materials, wie Siliziumoxid oder Siliziumnitrid, mittels eines CVD-Verfahrens auf der gesamten Oberfläche der oben beschriebenen Struktur ausgebildet. Die zweite Isolierungsschicht wird mithilfe eines Fotolitographieverfahrens entfernt, so daß ein vorbestimmter Bereich der Drain-Elektrode 159 freigelegt wird und somit ein Kontaktloch 163 gebildet wird. Durch Aufbringen eines transparenten leitfähigen Materials, wie ITO oder Zinnoxid SnO2, auf die zweite Isolierungsschicht 161 mittels eines Sputter-Verfahrens und durch Strukturieren der Schicht aus transparentem leitfähigem Material mittels eines Fotolitographieverfahrens wird eine Pixel-Elektrode 150 ausgebildet, die mit der Drain-Elektrode 159 durch das Kontaktloch 163 hindurch elektrisch leitend verbunden ist.
Gemäß einer anderen bevorzugten Ausführungsform der Erfindung werden die erste Metallschicht 153 und die zweite Metallschicht 145 zuerst mithilfe eines Trockenätzverfahrens mit anisotroper Ätzcharaktersitik, wie RIE, unter Verwendung der Fotolackschicht 147 als Maske selektiv abgeätzt. Das Gate 149 wird durch selektives Abätzen der zweiten Metallschicht 145 unter der Fotolackschicht 147 mit einer Ätzlösung ausgebildet, die eine Mischung aus Phosphorsäure H3PO4, Essigsäure CH3COOH und Salpetersäure HNO3 aufweist.
Gemäß einer anderen, aus den Fig. 6A bis 6E ersichtlichen bevorzugten Ausführungsform der Erfindung, wird das Gate 149 mittels eines einzigen Ätzschrittes ausgebildet, in dem die erste Metallschicht 143 und die zweite Metallschicht 145 gleichzeitig selektiv abgeätzt werden, wobei die zweite Metallschicht 145 schneller als die erste Metallschicht 143 abgeätzt wird, da eine Ätzlösung verwendet wird, die eine Mischung aus Phosphorsäure H3PO4, Essigsäure CH3COOH und Salpetersäure HNO3 aufweist. Aufgrund der Ätzmaterialien und der für die erste Metallschicht bzw. für die zweite Metallschicht des Gates verwendeten Metalle ist nur ein einziger Ätzschritt erforderlich. Trotz der Tatsache, daß nur ein einziger Ätzschritt verwendet wird, ist es möglich, den oben beschriebenen Breitenunterschied der Breiten w1 und w2 der ersten Metallschicht bzw. der zweiten Metallschicht zu erzielen. Bei diesem Verfahren werden die erste Metallschicht und die zweite Metallschicht, die zusammen das Gate 149 bilden, wie oben beschrieben, mithilfe eines einzigen Maskierungsschrittes und eines einzigen Ätzschrittes gebildet.
Wie ferner oben beschrieben, werden eine erste Metallschicht, die zu Aufwerfungen neigt, und eine zweite ein hohe Druckfestigkeit aufweisende Metallschicht nacheinander auf das Substrat aufgebracht, ohne daß zwischen den beiden Beschichtungsschritten ein Maskierungsschritt zwischengeschaltet ist. Danach wird ein Fotolack auf einen vorbestimmten Bereich der zweiten Metallschicht aufgebracht. Gemäß einer bevorzugten Ausführungsform der Erfindung wird die zweite Metallschicht mithilfe eines Naßätzverfahrens unter Verwendung der Fotolackschicht als Maske selektiv abgeätzt, die erste Metallschicht wird jedoch unter Verwendung eines Trockenätzverfahrens selektiv abgeätzt. Auf diese Weise wird ein zweischichtiges Metall-Gate gebildet. Gemäß einer anderen bevorzugten Ausführungsform der Erfindung wird ein einziger Ätzschritt verwendet, um das zweischichtige Metall-Gate auszubilden, wobei die erste Metallschicht und die zweite Metallschicht beide mithilfe eines Naßätzverfahrens selektiv abgeätzt werden, wobei der Unterschied der Ätzraten für die erste Metallschicht bzw. die zweite Metallschicht jedoch zu voneinander verschiedenen Ätzeffekten führen, die zu der gewünschten Doppelstufenstruktur führen.

Claims (15)

1. Dünnschichttransistor mit
einem Substrat (141);
einem Gate (149) mit einer auf das Substrat (141) aufgebrachten zweischichtigen Struktur mit einer ersten Metallschicht (143) aus einem zu Aufwerfungen neigenden Material und einer zweiten, eine hohe Druckfestigkeit aufweisenden Metallschicht (145), wobei die erste Metallschicht (143) breiter als die zweite Metallschicht (145) ist.
2. Dünnschichttransistor nach Anspruch 1, wobei die erste Metallschicht (143) um etwa 1 bis 4 µm breiter als die zweite Metallschicht (145) ist.
3. Dünnschichttransistor nach Anspruch 1 oder 2, wobei die zweite Metallschicht (145) auf einem mittleren Bereich der ersten Metallschicht (143) angeordnet ist, so daß die beiden Seitenbereiche der ersten Metallschicht (143), die nicht mit der zweiten Metallschicht (145) bedeckt sind, im wesentlichen die gleiche Breite aufweisen.
4. Dünnschichttransistor nach einem der Ansprüche 1 bis 3, wobei die erste Metallschicht (143) wenigstens eines der folgenden Materialien aufweist: Al, Cu und Au.
5. Dünnschichttransistor nach einem der Ansprüche 1 bis 4, wobei die zweite Metallschicht (145) wenigstens eines der folgenden Materialien aufweist: Mo, eine Mo-Legierung, MoW, MoTa und MoNb.
6. Dünnschichttransistor nach einem der Ansprüche 1 bis 5 der aufweist:
eine erste Isolierungsschicht (151) auf dem das Gate (149) aufweisenden Substrat (141);
eine Halbleiterschicht (153) auf einem dem Gate (149) entsprechenden Bereich der ersten Isolierungsschicht (151);
eine ohmsche Kontaktschicht (145) auf beiden Seiten der Halbleiterschicht (153);
eine Source-Elektrode (157) und eine Drain-Elektrode (159) auf der ohmschen Kontaktschicht (145), wobei die Source- Elektrode (157) und die Drain-Elektrode (159) sich bis auf die erste Isolierungsschicht (151) hin erstrecken; und
eine zweite Isolierungsschicht (161), die die Halbleiterschicht (153), die Source-Elektrode (157), die Drain- Elektrode (159) und die erste Isolierungsschicht (151) bedeckt.
7. Herstellungsverfahren für einen Dünnschichttransistor mit folgenden Schritten:
Aufbringen einer ersten Metallschicht (143), die aus einem Metall ausgebildet wird, das zu Aufwerfungen neigt, auf ein Substrat (141);
Aufbringen einer zweiten Metallschicht (145), die aus einem eine hohe Druckfestigkeit aufweisenden Material ausgebildet wird, auf die erste Metallschicht (143) direkt nach dem Aufbringen derselben;
Ausbilden einer Fotolackschicht (147) auf einen vorbestimmten Bereich der zweiten Metallschicht (145);
Strukturieren der zweiten Metallschicht (145) unter Verwendung der Fotolackschicht (147) als Maske;
Strukturieren der ersten Metallschicht (143) unter Verwendung der Fotolackschicht (147) als Maske, wobei die erste Metallschicht (143) derart selektiv abgeätzt wird, daß sie eine Breite aufweist, die größer als die Breite der zweiten Metallschicht (145) ist, wodurch ein Gate (149) mit einer Schichtstruktur aus der ersten Metallschicht (143) und der zweiten Metallschicht (145) gebildet wird; und
Entfernen der Fotolackschicht (147); wobei
die Schritte des Strukturierens der zweiten Metallschicht (145) bzw. der ersten Metallschicht (143) jeweils einen Einzelätzschritt aufweisen.
8. Verfahren nach Anspruch 7, wobei der Schritt des Strukturierens der zweiten Metallschicht (145) einen Schritt aufweist, in dem diese unter Verwendung der Fotolackschicht (147) isotrop abgeätzt wird, und der Schritt des Strukturierens der ersten Metallschicht (143) einen Schritt aufweist, in dem diese unter Verwendung der Fotolackschicht (147) als Maske anisotrop abgeätzt wird, wobei die zweite Metallschicht (145) derart selektiv abgeätzt wird, daß sie um etwa 1 bis 4 µm breiter als die Fotolackschicht (147) ist.
9. Verfahren nach Anspruch 8, das folgende Schritte aufweist:
Ausbilden einer ersten Isolierungsschicht (151) auf dem das Gate (149) aufweisenden Substrat (141);
Ausbilden einer Halbleiterschicht (153) und einer ohmschen Kontaktschicht (145) auf einem dem Gate (149) entsprechenden Bereich der ersten Isolierungsschicht (151);
Ausbilden einer Source-Elektrode (157) und einer Drain- Elektrode (159), die sich bis auf die erste Isolierungsschicht (151) auf den beiden Seiten der ohmschen Kontaktschicht (145) hin erstrecken, und Entfernen des zwischen der Source-Elektrode (157) und der Drain-Elektrode (159) freiliegenden Bereichs der ohmschen Kontaktschicht (145); und
Ausbilden einer zweiten Isolierungsschicht (161), die die Halbleiterschicht (153), die Source-Elektrode (157), die Drain- Elektrode (159) und die erste Isolierungsschicht (151) bedeckt.
10. Verfahren nach einem der Ansprüche 7 bis 9, wobei die erste Metallschicht (143) und die zweite Metallschicht (145) im Vakuum nacheinander mittels eines Sputter-Verfahrens oder mittels chemischer Abscheidung aus der Gasphase aufgebracht werden.
11. Verfahren nach einem der Ansprüche 7 bis 10, wobei die erste Metallschicht (143) aus wenigstens einem der folgenden Materialien ausgebildet wird: Al, Cu und Au.
12. Verfahren nach einem der Ansprüche 7 bis 11, wobei die zweite Metallschicht (145) aus einem der folgenden Materialien ausgebildet wird: Mo, einer Mo-Legierung, MoTa, MoW und MoNb.
13. Verfahren nach einem der Ansprüche 7 bis 12, wobei die zweite Metallschicht (145) mit einer Ätzlösung selektiv abgeätzt wird, die eine Mischung aus Phosphorsäure H3PO4, Essigsäure CH3COOH und Salpetersäure HNO3 aufweist.
14. Verfahren nach einem der Ansprüche 7 bis 13, wobei die erste Metallschicht (143) mittels eines Trockenätzverfahrens selektiv abgeätzt wird.
15. Verfahren nach einem der Ansprüche 7 bis 14, wobei die beiden Seitenbereiche der ersten Metallschicht (143), die nicht mit der zweiten Metallschicht (145) beschichtet werden, im wesentlichen die gleiche Breite aufweisen.
DE19808990A 1997-08-26 1998-03-03 Dünnschichttransistor und Herstellungsverfahren dafür Expired - Lifetime DE19808990C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040896A KR100392909B1 (ko) 1997-08-26 1997-08-26 박막트랜지스터및그의제조방법

Publications (2)

Publication Number Publication Date
DE19808990A1 DE19808990A1 (de) 1999-03-11
DE19808990C2 true DE19808990C2 (de) 2003-10-23

Family

ID=19518582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19808990A Expired - Lifetime DE19808990C2 (de) 1997-08-26 1998-03-03 Dünnschichttransistor und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (2) US6333518B1 (de)
JP (1) JPH1174537A (de)
KR (1) KR100392909B1 (de)
DE (1) DE19808990C2 (de)
GB (1) GB2328793B (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
EP1031873A3 (de) * 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
KR100577783B1 (ko) * 1999-06-21 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터의 제조방법
JP3783832B2 (ja) 2000-03-30 2006-06-07 三菱電機株式会社 車両用交流発電機
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP2002090774A (ja) * 2000-09-14 2002-03-27 Hitachi Ltd 液晶表示装置とその製造方法および装置
KR100415700B1 (ko) * 2001-04-06 2004-01-24 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 소스 및 드레인 전극용식각액 조성물
WO2003015142A2 (en) * 2001-08-06 2003-02-20 Massachusetts Institute Of Technology Formation of planar strained layers
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
KR20030092159A (ko) * 2002-05-27 2003-12-06 삼성전자주식회사 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
JP4496518B2 (ja) * 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
EP1394597B1 (de) 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
JP4093147B2 (ja) * 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
KR100620849B1 (ko) 2004-03-23 2006-09-13 엘지전자 주식회사 유기 전계 발광 소자 및 그 제조방법
KR101126396B1 (ko) 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070000025A (ko) * 2005-06-24 2007-01-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4963175B2 (ja) * 2005-11-21 2012-06-27 株式会社半導体エネルギー研究所 半導体装置の製造方法、半導体装置、及び電子機器
US7564081B2 (en) * 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
SG133443A1 (en) * 2005-12-27 2007-07-30 3M Innovative Properties Co Etchant formulations and uses thereof
US7411213B2 (en) * 2006-04-03 2008-08-12 Chunghwa Picture Tubes, Ltd. Pixel structure, thin film transistor array substrate and liquid crystal display panel
JPWO2008001595A1 (ja) * 2006-06-30 2009-11-26 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR20080030817A (ko) * 2006-10-02 2008-04-07 동우 화인켐 주식회사 Ｔｆｔ-ｌｃｄ의 금속배선 형성을 위한 통합 식각액 조성물
CN101529318B (zh) * 2006-10-18 2011-10-12 夏普株式会社 液晶显示装置和液晶显示装置的制造方法
CN101558350B (zh) * 2006-12-14 2011-08-03 夏普株式会社 液晶显示装置和液晶显示装置的制造方法
TWI330406B (en) * 2006-12-29 2010-09-11 Au Optronics Corp A method for manufacturing a thin film transistor
EP2128690B1 (de) * 2007-01-24 2013-10-23 Sharp Kabushiki Kaisha Flüssigkristallanzeigevorrichtung
JP5048688B2 (ja) * 2007-01-31 2012-10-17 シャープ株式会社 液晶表示装置
JP5184517B2 (ja) 2007-04-13 2013-04-17 シャープ株式会社 液晶表示装置
US8384860B2 (en) * 2007-06-26 2013-02-26 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing liquid crystal display device
JP4782803B2 (ja) * 2008-03-07 2011-09-28 三菱電機株式会社 反射型液晶表示装置および半透過型液晶表示装置
KR101520921B1 (ko) * 2008-11-07 2015-05-18 삼성디스플레이 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
JP5525773B2 (ja) * 2009-07-23 2014-06-18 三菱電機株式会社 Ｔｆｔ基板及びその製造方法
KR20130023021A (ko) 2010-06-21 2013-03-07 파나소닉 주식회사 실리콘 박막의 결정화 방법 및 실리콘 ｔｆｔ 장치의 제조 방법
JP2015161876A (ja) * 2014-02-28 2015-09-07 セイコーエプソン株式会社 光フィルター、光学モジュールおよび電子機器
KR102517903B1 (ko) 2015-12-09 2023-04-05 솔브레인 주식회사 식각액 조성물, 및 식각액 조성물을 이용한 식각 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036370A (en) * 1989-07-04 1991-07-30 Sharp Kabushiki Kaisha Thin film semiconductor array device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220706A (en) 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
JPS56118370A (en) * 1980-02-21 1981-09-17 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS60149173A (ja) * 1984-01-17 1985-08-06 Hitachi Ltd 化合物半導体装置の製造方法
JPS6144468A (ja) 1984-08-09 1986-03-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
JPH061314B2 (ja) 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPS6484668A (en) * 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0640585B2 (ja) 1987-11-02 1994-05-25 沖電気工業株式会社 薄膜トランジスタ
JPH01222448A (ja) 1988-03-01 1989-09-05 Nec Corp 半導体装置の製造方法
JPH03114028A (ja) 1989-09-28 1991-05-15 Fujitsu Ltd 薄膜トランジスタマトリクスとその製造方法
JPH0497531A (ja) 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
JPH04505833A (ja) 1990-10-05 1992-10-08 ゼネラル・エレクトリック・カンパニイ 基準構造の地形の伝搬地形による装置の自己アライメント
US5132745A (en) 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
WO1992006497A1 (en) 1990-10-05 1992-04-16 General Electric Company Positive control of the source/drain-gate overlap in self-aligned tfts via a top hat gate electrode configuration
JPH04188770A (ja) 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
JPH0566421A (ja) * 1991-09-09 1993-03-19 Sanyo Electric Co Ltd 多層配線の形成方法
JPH05315615A (ja) 1992-05-08 1993-11-26 Nippon Steel Corp 薄膜トランジスタ
JP3149040B2 (ja) 1992-06-04 2001-03-26 富士通株式会社 薄膜トランジスタ・マトリクス及びその製造方法
JPH06104241A (ja) 1992-09-18 1994-04-15 Fujitsu Ltd アルミニウム電極のパターニング方法
JPH06132531A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JPH06188419A (ja) 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH06230428A (ja) * 1993-02-08 1994-08-19 Hitachi Ltd 液晶表示装置およびその製造方法
KR100302999B1 (ko) 1993-07-22 2001-12-15 구본준, 론 위라하디락사 이중게이트를이용한박막트랜지스터
JPH0777695A (ja) 1993-09-10 1995-03-20 Toshiba Corp 液晶表示装置及びその製造方法
JPH07297185A (ja) 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JP2639356B2 (ja) * 1994-09-01 1997-08-13 日本電気株式会社 薄膜トランジスタの製造方法
JPH08254680A (ja) 1995-03-17 1996-10-01 Toshiba Corp 半導体装置およびその製造方法
JP2820064B2 (ja) 1995-04-27 1998-11-05 松下電器産業株式会社 薄膜トランジスタとこれを用いた液晶表示装置
DE19525863A1 (de) * 1995-07-15 1997-01-16 Ae Goetze Gmbh Gleitringdichtung für die Laufwerke von Gleiskettenfahrzeugen
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
KR0186206B1 (ko) 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
EP0775931B1 (de) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Verfahren zur Herstellung einer Flüssigkristall-Anzeige
US5670062A (en) 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036370A (en) * 1989-07-04 1991-07-30 Sharp Kabushiki Kaisha Thin film semiconductor array device

Also Published As

Publication number Publication date
US20020048861A1 (en) 2002-04-25
US6573127B2 (en) 2003-06-03
GB9804419D0 (en) 1998-04-29
KR19990017836A (ko) 1999-03-15
GB2328793A (en) 1999-03-03
GB2328793B (en) 2000-06-07
JPH1174537A (ja) 1999-03-16
US6333518B1 (en) 2001-12-25
DE19808990A1 (de) 1999-03-11
KR100392909B1 (ko) 2004-03-22

Similar Documents

Publication Publication Date Title
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19752649C2 (de) Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE19906815B4 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE3602124C2 (de)
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE69031575T2 (de) Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE3886882T2 (de) Methode zur Ausbildung von Verbindungen zwischen leitenden Ebenen.
DE3881978T2 (de) Duennschichttransistoren-matrix.
DE19814676A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
EP1099251A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE19724245A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19714510C2 (de) Herstellungsverfahren für eine Flüssigkristallanzeige
DE3689971T2 (de) Herstellung einer halbleiteranordnung.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R071 Expiry of right