DE69031575T2 - Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung - Google Patents
Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE69031575T2 DE69031575T2 DE69031575T DE69031575T DE69031575T2 DE 69031575 T2 DE69031575 T2 DE 69031575T2 DE 69031575 T DE69031575 T DE 69031575T DE 69031575 T DE69031575 T DE 69031575T DE 69031575 T2 DE69031575 T2 DE 69031575T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- contact window
- interlayer
- lower conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004020 conductor Substances 0.000 title description 2
- 239000010410 layer Substances 0.000 claims description 139
- 239000011229 interlayer Substances 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 239000005360 phosphosilicate glass Substances 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
- Diese Erfindung betrifft eine Halbleitereinrichtung und insbesondere die Struktur einer Verbindung zwischen einer unteren leitenden Schicht und einer oberen leitenden Schicht, sowie ein Verfahren zum Herstellen einer solchen Einrichtung.
- Eine Halbleitereinrichtung wird in Form einer Mehrschichtstruktur hergestellt, und Zwischenschichtverbindungen schaffen die elektrischen Pfade zwischen den verschiedenen Schichten. Bei einer Halbleitereinrichtung schafft ein Verdrahtungsstreifen einer oberen Schicht an sich die Zwischenschichtverbindung, und eine solche Zwischenschichtverbindung wird durch die folgenden Schritte erzeugt. Nämlich wird, wenn eine leitende Schicht einer unteren Ebene gebildet wird, eine Zwischenschicht-Isolierschicht über der gesamten Oberfläche aufgebracht, und anschließend wird ein Kontaktfenster in der leitenden Zwischenschicht zum teilweisen Freilegen der leitenden Schicht der unteren Ebene gebildet. Ein leitendes Material wie Aluminium wird über der gesamten Oberfläche aufgebracht, so daß die Aluminiumschicht in das Kontaktfenster eindringt, die anschließend so gemustert wird, daß der Verdrahtungsstreifen der oberen Schicht gebildet wird. In diesem Beispiel entsteht kaum eine glatte Topographie, und dementsprechend bewirkt eine schlechte Bedeckung unerwünschte Verbindungsunterbrechung.
- In diesem Zusammenhang wird auf Patent Abstracts of Japan, Bd. 9, Nr. 328 (E-369)[2051], 24. Dezember 1985, und JP-A-60 160653; EP-A-0 223 637; und US-A-4 618 878 verwiesen. Dieser Stand der Technik offenbart es, eine Isolierschicht von oberen und unteren Schichten vorzusehen, wobei das Kontaktfenster ausgerichtete öffnungen in den jeweiligen Schichten aufweist, wobei der Querschnitt der Öffnung in der oberen Schicht größer als der Querschnitt der Öffnung in der unteren Schicht ist.
- US-A-4 692 786 offenbart eine Halbleitereinrichtung, bei der eine Isolierschicht eine untere Siliciumdioxidschicht, eine Nitridschicht und eine obere Siliciumdioxidschicht aufweist. Die Dicke der oberen Siliciumdioxidschicht ist ungefähr fünfbis zehnmal größer als die der unteren Siliciumdioxidschicht, um ein Unterhöhlen der Nitridschicht durch übermäßiges Ätzen der unteren Siliciumdioxidschicht zu minimalisieren. Kontaktfenster werden in der Isolierschicht gebildet. Eine aus TiW gebildete Zwischenschichtverbindung wird zwischen einer oberen leitenden Schicht aus Aluminium und einem leitenden Bereich im Halbleitersubstrat durch Kontaktfenster gebildet, die sich zur oberen Oberfläche der Isolierschicht verbreitern.
- Eine andere Struktur ist für das Bereitstellen einer Lösung vorgeschlagen worden, die einer solchen Zwischenschichtver bindung des Standes der Technik eigen ist. Bezugnehmend auf Fig. 1 der Zeichnungen wird ein n-leitender Störstellenbereich 1 in einem p-leitenden Siliciumsubstrat 2 gebildet, und Phosphosilikatglas wird bis zu einer Dicke von etwa 500 nm (5000 Angström) über der gesamten Oberfläche der Struktur durch Verwenden eines chemischen Aufdampfverfahrens aufgebracht. Die Phosphosilikatglasschicht 3 wird anisotrop unter Verwendung eines Reaktionsätzverfahrens zum Bilden eines Kontaktfensters 4 weggeätzt, und Polysilicium wird unter Verwendung eines gewöhnlichen chemischen Aufdampfverfahrens bis zu einer Dicke von etwa 1 Mikron aufgebracht. Da das Kontaktfenster 4 in der Phosphosilikatglasschicht 3 gebildet wird, füllt das Polysilicium das Kontaktfenster und breitet sich weiter über der Phosphosilikatglasschicht 3 aus, wodurch eine allgemein flache obere Oberfläche gebildet wird. Das so auf gebrachte Polysilicium wird einheitlich durch ein Zurückätzverfahren entfernt, bis die obere Oberfläche der Phosphosilikatglasschicht 3 freigelegt ist, so daß ein Teil des Polysiliciums 5 in dem Kontaktfenster 4 übrig gelassen wird. Wenn das Kontaktfenster 4 mit dem Teil des Polysiliciums 5 gefüllt ist, wird Aluminium unter Verwendung einer Sputtertechnik über der gesamten Oberfläche aufgebracht, und die Aluminiumschicht wird zum Bilden eines oberen Verdrahtungsstreifens 6 gemustert.
- Ein Problem tritt jedoch bei der Struktur des Standes der Technik darin auf, daß unerwünschte Risse entlang dem Umfang des Kontaktfensters 4 auftreten. Dies liegt darin begründet, daß der Teil aus Polysilicium 5 das Kontaktfenster 4 nicht vollständig füllt, und dieser Stufenaufbau bewirkt die über dem Kontaktfenster 4 gebildete Vertiefung. Wenn die Vertiefung 7 vorhanden ist, ist die Wahrscheinlichkeit, daß Risse gebildet werden, wesentlich größer. Die Ursache, warum der Stufenaufbau entsteht, liegt darin, daß die Polysiliciumschicht von 1 Mikron kaum eine vollkommen ebene obere Oberfläche erzeugt, und die Ungleichmäßigkeit bewirkt manchmal, daß der Teil aus Polysilicium 5 nicht in einer Ebene mit der Phosphosilikatglasschicht 3 ist.
- Es ist daher eine wichtige Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung zu schaffen, die Zwischenschichtverbindungen ohne Verbindungsunterbrechungen aufweist.
- Zum Lösen dieser Aufgaben schlägt die vorliegende Erfindung eine trichter förmige Zwischenschichtverbindung vor.
- In Übereinstimmung mit einem ersten Gesichtspunkt der vorliegenden Erfindung wird eine Halbleitereinrichtung geschaffen, die aufweist
- ein Halbleitersubstrat
- einen unteren leitenden Bereich, der in einer oberen Oberfläche des Substrats vorgesehen ist, oder eine untere leitende Schicht, die auf dem Substrat vorgesehen ist;
- eine Zwischenschicht-Isolierschichtstruktur, die auf dem unteren leitenden Bereich oder der unteren leitenden Schicht vorgesehen ist, wobei ein Kontaktfenster in der Zwischenschicht-Isolierschichtstruktur ausgebildet ist, wobei die Zwischenschicht-Isolierschichtstruktur eine untere Isolierschicht, die einen unteren Teil des Kontaktfensters begrenzt, und eine obere Isolierschicht aufweist, die einen oberen Teil des Kontaktfensters begrenzt, wobei der obere Teil und der untere Teil dem Kontaktfenster eine Trichterform geben, so daß die Breite des oberen Teils des Kontaktfensters zur oberen Oberfläche desselben anwächst;
- eine obere leitende Schicht, die auf der Zwischenschicht- Isolierschichtstruktur ausgebildet ist und sich über das Kontaktfenster erstreckt und elektrisch mit dem unteren leitenden Bereich oder der unteren leitenden Schicht verbunden ist, und
- eine dotierte Polysilicium-Zwischenschichtverbindung, die innerhalb des Kontaktfensters vorgesehen ist, um das Kontaktfenster im wesentlichen zu füllen, so daß die obere Oberfläche der Verbindung im wesentlichen bündig mit der oberen Oberfläche der oberen Isolierschicht und zwischen dem unteren leitenden Bereich oder der unteren leitenden Schicht und der oberen leitenden Schicht kontaktiert ist.
- In Übereinstimmung mit einem zweiten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitereinrichtung geschaffen, das die Schritte aufweist, eine Siliciumstruktur zu bilden, die dotierte Bereiche aufweist und wobei entweder in einer oberen Oberfläche derselben ein unterer leitender Bereich oder eine untere leitende Schicht auf derselben vorgesehen ist, mit der elektrischer Kontakt hergestellt werden soll; eine Zwischenschicht-Isolierschichtstruktur aufzubringen, daß sie den unteren leitenden Bereich oder die untere leitende Schicht bedeckt; wobei die Zwischenschicht-Isolierschichtstruktur eine obere Isolierschicht und eine untere Isolierschicht aufweist; eine Maske auf der oberen Isolierschicht zu bilden; eine trichterförmige Öffnung in der Zwischenschicht-Isolierschicht oberhalb des leitenden Bereichs oder der leitenden Schicht zu öffnen, indem nacheinander isotrop die obere Isolierschicht und anisotrop die untere Isolierschicht unter Verwendung der Maske geätzt werden, um ein Kontaktfenster zu dem unteren leitenden Bereich oder der unteren leitenden Schicht zu bilden; die Maske zu entfernen; eine dotierte Polysiliciumschicht auf der Oberfläche der so gebildeten Struktur aufzubringen, um die trichterförmige Öffnung mit dotiertem Polysilicium zu füllen; isotrop die Schicht zurückzuätzen, um die obere Oberfläche der oberen Isolierschicht freizulegen, wobei eine Zwischenschichtverbindung aus Polysilicium übrig gelassen wird, die im wesentlichen das Kontaktfenster füllt; und eine obere leitende Schicht auf der Zwischenschicht-Isolierschicht und der Zwischenschichtverbindung aufzubringen, um elektrischen Kontakt mit der Zwischenschichtverbindung und damit mit dem unteren leitenden Bereich oder der unteren leitenden Schicht zu bilden.
- Die Merkmale und Vorteile einer Halbleitereinrichtung und des Herstellungsverfahrens derselben gemäß der vorliegenden Erfindung werden deutlicher aus der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, in denen:
- Fig. 1 eine Querschnittsansicht ist, die den Aufbau einer Halbleitereinrichtung des Standes der Technik zeigt;
- Fig. 2 eine Querschnittsansicht ist, die den Aufbau einer die vorliegenden Erfindung realisierenden Halbleitereinrichtung zeigt;
- Fig. 3A bis 3F Querschnittsansichten sind, die die Verfahrensabfolge zeigen, durch die die in Fig. 2 gezeigte Halbleitereinrichtung hergestellt wird; und
- Fig. 4 eine Querschnittsansicht ist, die den Aufbau einer weiteren, die vorliegende Erfindung realisierenden Halbleitereinrichtung zeigt.
- Bezugnehmend auf Fig. 2 der Zeichnungen wird eine erfindungsgemäße Halbleitereinrichtung auf einem p-leitenden Einkristall-Siliciumsubstrat 21 hergestellt. In dem Siliciumsubstrat 21 werden n-leitende Source- und Drainbereiche 22 und 23 gebildet, die voneinander durch einen kanalbildenden Bereich 24 beabstandet sind. Eine dünne Gateoxidschicht 25 wird über dem kanalbildenden Bereich 24 aufgewachsen, und eine Gateelektrode 26 wird auf der Gateoxidschicht 25 vorgesehen. Die Source- und Drainbereiche 22 und 23, die Gateoxidschicht 25 und die Gateelektrode 26 bilden zusammen einen Feldeffekttransistor. Eine große Anzahl von Feldeffekttransistoren werden auf dem Siliciumsubstrat 21 gebildet, zur Vereinfachung der Darstellung ist jedoch nur ein Feldeffekttransistor in Fig. 2 gezeigt.
- Sowohl das Siliciumsubstrat 21 als auch die Gateelektrode 26 werden mit einer Zwischenschicht-Isolierschichtstruktur 27 bedeckt, die aus einer unteren Isolierschicht 28 aus einer Phosphosilikatglasschicht 28 und einer oberen Isolierschicht 29 aus einem Silciumoxid besteht, und ein Kontaktfenster 30 wird in der Zwischenschicht-Isolierschichtstruktur 27 gebildet. Das Kontaktfenster weist untere und obere Teile auf, die durch die untere Isolierschicht 28 bzw. die obere Isolierschicht 29 hindurch verlaufen, wobei der untere Teil hinsichtlich der Querschnittsfläche kleiner als der obere Teil ist. Das so geformte Kontaktfenster hat den allgemein trichterförmigen Aufbau. Das trichterförmige Kontaktfenster 30 wird mit einem Teil eines mit n-leitenden Störstellen dotierten Polysiliciums 31 gefüllt, dessen obere Oberfläche sich nur etwas weiter unten als die obere Oberfläche der oberen Isolierschicht 29 befindet. Auf der Zwischenschicht-Isolierschichtstruktur 27 erstreckt sich ein oberer Verdrahtungsstreifen 32 aus Aluminium, der mit dem Teil des Polysiliciums 31 in Kontakt steht. Der obere Verdrahtungsstreifen 32 dient zum Beispiel als eine Leistungsversorgungsleitung, und die elektrische Leistung wird durch den oberen Verdrahtungsstreifen 32 und den Teil aus Polysilicium 31 dem Sourcebereich 22 des Feldeffekttransistors zugeführt.
- Im Folgenden wird eine Verfahrensabfolge zum Herstellen der Halbleitereinrichtung unter Bezugnahme auf die Figuren 3A bis 3F beschrieben.
- Zuerst wird ein Einkristall-Siliciumsubstrat 21 hergestellt und die dünne Gateoxidschicht 25 wird thermisch auf das Siliciumsubstrat 21 aufgewachsen. Anschließend werden n-leitende Störstellenatome in das Siliciumsubstrat 21 dotiert, um so den Source- und den Drainbereich 22 und 23 in einer selbstausrichteten Art bezüglich der Gateelektrode 26 zu bilden. Ein wesentlicher Teil der resultierenden Struktur ist in Fig. 3A gezeigt.
- Das Phosphosilikatglas wird zuerst bis zu einer Dicke von etwa 500 nm (5000 Angström) auf der gesamten Oberfläche der Struktur durch Verwenden eines chemischen Aufdampfverfahrens aufgebracht und anschließend wird Siliciumdioxid bis zu einer Dicke von etwa 100 nm (1000 Angström) auf der Phosphosilikat glasschicht 28 durch Verwenden eines gewöhnlichen chemischen Aufdampfverfahrens aufgebracht. Das Phosphosilikatglas weist eine kleinere Ätzgeschwindigkeit als das Siliciumdioxid auf. Tatsächlich liegt die des Phosphosilikatglases in der Größenordnung von 45 um (450 Angström) pro Minute, die des Siliciumdioxids hingegen ist so groß wie 80 nm (800 Angström) pro Minute. Die resultierende Struktur dieses Schritts ist in Fig. 3B gezeigt.
- Eine Photoresistlösung wird auf die Siliciumdioxidschicht 29 geschleudert und wird anschließend durch gewöhnliche Lithograpieverfahren gemustert, so daß eine Maskenschicht 33 auf der Siliciumdioxidschicht 29 vorgesehen wird. Die Maskenschicht 33 läßt einen Teil der Siliciumdioxidschicht 29 frei, wo in dem späteren Schritt der obere Teil des trichterförmigen Kontaktfensters 30 geformt werden wird. Die freiliegende Fläche der Siliciumdioxidschicht 29 wird unter Verwendung eines Naßätzverfahrens wie in Fig. 3C gezeigt isotropisch geätzt, und die in der Siliciumdioxidschicht 29 gebildete Vertiefung 34 weist einen Durchmesser von etwa 2 Mikron auf. Da die Vertiefung 34 in einer isotropen Weise gebildet wird, erstreckt sich der obere Umfang der Vertiefung 34 unter der unteren Oberfläche der Maskenschicht 33. Nach der Bildung der Vertiefung 34 wird die Phosphosilikatglasschicht 28 anisotrop unter Verwendung der Maskenschicht 33 geätzt, und ein Hohlraum 35 wird in der Phosphosilikatglasschicht 28 gebildet. Der Hohlraum 35 hat einen quadratischen Querschnitt, wobei das Quadrat die Abmessungen von 1 Mikrometer x 1 Mikrometer hat. Die Vertiefung 34 und der Hohlraum 35 bilden kombiniert das trichterförmige Kontaktfenster 30, wie in Fig. 3D gezeigt ist.
- Anschließend wird Polysilicium 36 bis zu einer Dicke von etwa 1 Mikron über der gesamten Oberfläche der Struktur aufgebracht, und das Polysilicium 36 dringt in das trichterförmige Kontaktfenster 30 ein. Die resultierende Struktur dieses Schritts ist in Fig. 3E gezeigt.
- Danach wird ein Zurückätzverfahren auf die Polysiliciumschicht 36 angewendet. Die Polysiliciumschicht 36 wird nämlich isotrop unter Verwendung eines Trockenätzverfahren weggeätzt, bis die obere Oberfläche der Siliciumdioxidschicht 29 freigelegt ist. Die obere Oberfläche des Teils des Polysih ciums 31 kann aufgrund der ungleichen oberen Oberfläche des dotierten Polysiliciums 36 bezüglich der oberen Oberfläche der Siliciumdioxidschicht 29 etwas abgesenkt sein. Dennoch ist die obere Oberfläche des Teils des Polysiliciums kraft des trichterförmigen Kontaktfensters 30 viel näher an der oberen Oberfläche der Siliciumdioxidschicht 29. N-leitende Störstellenatome werden in den Teil des Polysiliciums 31 zum Schaffen eines Ohmschen Kontakts ionenimplantiert. Die resultierende Struktur dieses Schritts ist in Fig. 3F gezeigt.
- Aluminium wird auf die gesamte Oberfläche der Struktur gesputtert, und die Aluminiumschicht wird gemustert, um den oberen Verdrahtungsstreifen 32 zu bilden. Auf der gesamten Oberfläche der Struktur wird weiter eine Passivierungsschicht aufgebracht, die Passivierungsschicht wurde in der in Fig. 2 gezeigten Struktur jedoch weggelassen. Da der Teil des dotierten Polysiliciums 31 im wesentlichen das trichterförmige Kontaktfenster 30 füllt, wird eine glatte Topologie erzeugt, und dementsprechend entstehen keine Risse in dem oberen Verdrahtungs streifen 32.
- Übergehend zu Fig. 4 der zeichnungen wird eine andere Halbleitereinrichtung auf einem p-leitenden Einkristall-Silicium substrat 41 hergestellt, und die Halbleitereinrichtung weist einen Feldeffekttransistor auf, der mit n-leitenden Sourceund Drainbereichen 42 und 43, einer Gateoxidschicht 44 und einer Gateelektrode 45 gebildet wird. Eine Isolierschicht 46 bedeckt das Halbleitersubstrat 41 und den Feldeffekttransistor, und eine untere leitende Schicht 47 aus Polysilicium wird mit dem Sourcebereich 42 durch ein in der Isolierschicht 46 gebildetes Kontaktfenster in Kontakt gebracht.
- Auf der unteren leitenden Schicht 47 ist eine Zwischenschicht-Isolierschichtstruktur 48 vorgesehen, die aus einer unteren Isolierschicht 49 aus einem Phosphosilikatglas und einer oberen Isolierschicht 50 aus Siliciumdioxid besteht. Ein trichterförmiges Kontaktfenster 51 wird in der Zwischenschicht-Isolierschichtstruktur 48 gebildet und wird mit einem mit n-leitenden Störstellen dotierten Polysilicium 52 gefüllt. Auf der Zwischenschicht-Isolierschichtstruktur 48 wird ein oberer Verdrahtungsstreifen 53 aus Aluminium gemustert, der für elektrische Leitung mit dem Teil des dotierten Polysiliciums 52 in Kontakt ist. Eine Passivierungsschicht 54 wird über der gesamten Oberfläche der Struktur zum Schaffen von Schutz aufgebracht.
- In diesem Fall hat das trichterförmige Kontaktfenster 51 auch die Wirkung, ein Auftreten von unerwünschten Rissen in dem oberen Verdrahtungsstreifen 53 zu verhindern. Die Verfahrensabfolge ist ähnlich der in den Fig. 3A bis 3F dargestellten, und aus diesem Grunde wird keine Beschreibung aufgeführt.
- Es wird aus der vorhergehenden Beschreibung verständlich sein, daß das erfindungsgemäße trichterförmige Kontaktfenster hinsichtlich der verbesserten Abdeckung und der glatten Topographie vorteilhaft im Vergleich zu dem säulenförmigen Kontaktfenster des Standes der Technik ist.
- Während die vorliegende Erfindung in ihren bevorzugten Ausführungsformen beschrieben worden ist, soll verstanden werden, daß die Worte, die verwendet wurden, eher Worte der Beschreibung als der Begrenzung darstellen und daß Veränderungen an der Erfindung vorgenommen werden können, ohne von ihrem Umfang, wie durch die anliegenden Patentansprüche definiert, abzuweichen.
Claims (4)
1. Halbleitereinrichtung, die aufweist
ein Halbleitersubstrat (21)
einen unteren leitenden Bereich (22), der in einer oberen
Oberfläche des Substrats (21) vorgesehen ist, oder eine
untere leitende Schicht (47), die auf dem Substrat (21)
vorgesehen ist;
eine Zwischenschicht-Isolierschichtstruktur (27, 48), die
auf dem unteren leitenden Bereich oder der unteren
leitenden Schicht vorgesehen ist, wobei ein Kontaktfenster
(30, 51) in der Zwischenschicht-Isolierschichtstruktur
ausgebildet ist, wobei die
Zwischenschicht-Isolierschichtstruktur (27, 48) eine untere Isolierschicht (28,
49), die einen unteren Teil des Kontaktfensters begrenzt,
und eine obere Isolierschicht (29, 50) aufweist, die
einen oberen Teil des Kontaktfensters begrenzt, wobei der
obere Teil und der untere Teil dem Kontaktfenster eine
Trichterform geben, so daß die Breite des oberen Teils
des Kontaktfensters zur oberen Oberfläche desselben
anwächst;
eine obere leitende Schicht (32, 53), die auf der
Zwischenschicht-Isolierschichtstruktur ausgebildet ist und
sich über das Kontaktfenster erstreckt und elektrisch mit
dem unteren leitenden Bereich oder der unteren leitenden
Schicht verbunden ist, und
eine dotierte Polysilicium-Zwischenschichtverbindung (31,
52), die innerhalb des Kontaktfensters vorgesehen ist, um
das Kontaktfenster im wesentlichen zu füllen, so daß die
obere Oberfläche der Verbindung (31, 52) im wesentlichen
bündig mit der oberen Oberfläche der oberen
Isolierschicht (29, 50) und zwischen dem unteren leitenden
Bereich oder der unteren leitenden Schicht und der oberen
leitenden Schicht kontaktiert ist.
2. Einrichtung nach Anspruch 1, bei der die obere leitende
Schicht aus Aluminium ist.
3. Verfahren zum Herstellen einer Halbleitereinrichtung, das
die Schritte aufweist, eine Siliciumstruktur (21-24; 41-
43) zu bilden, die dotierte Bereiche aufweist und wobei
entweder in einer oberen Oberfläche derselben ein unterer
leitender Bereich (22) oder eine untere leitende Schicht
(47) auf derselben vorgesehen ist, mit der elektrischer
Kontakt hergestellt werden soll; eine Zwischenschicht-
Isolierschichtstruktur (27, 48) aufzubringen, daß sie den
unteren leitenden Bereich oder die untere leitende
Schicht bedeckt; wobei die Zwischenschicht-
Isolierschichtstruktur eine obere Isolierschicht (29, 50)
und eine untere Isolierschicht (28, 49) aufweist; eine
Maske (33) auf der oberen Isolierschicht zu bilden; eine
trichterförmige öffnung in der Zwischenschicht-
Isolierschicht oberhalb des leitenden Bereichs oder der
leitenden Schicht zu öffnen, indem nacheinander isotrop
die obere Isolierschicht und anisotrop die untere
Isolierschicht unter Verwendung der Maske geätzt werden, um
ein Kontaktfenster (30, 51) zu dem unteren leitenden
Bereich oder der unteren leitenden Schicht zu bilden; die
Maske zu entfernen; eine dotierte Polysiliciumschicht
(36) auf der Oberfläche der so gebildeten Struktur
abzulagern, um die trichterförmige öffnung mit dotiertem
Polysilicium zu füllen; isotrop die Schicht (36)
zurückzuätzen, um die obere Oberfläche der oberen
Isolierschicht (29, 50) freizulegen, wobei eine
Zwischenschichtverbindung (31, 52) aus Polysilicium übrig gelassen wird,
die im wesentlichen das Kontaktfenster (30, 51) füllt;
und eine obere leitende Schicht (32, 53) auf der
Zwischenschicht-Isolierschicht und der
Zwischenschichtverbindung abzulagern, um elektrischen Kontakt mit der
Zwischenschichtverbindung (31, 52) und damit mit dem unteren
leitenden Bereich oder der unteren leitenden Schicht zu
bilden.
4. Verfahren nach Anspruch 3, bei der die obere Isolie
rschicht (29, 50) aus Siliciumdioxid gebildet ist und die
untere Isolierschicht (28, 59) aus einem
Phosphosilikatglas gebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1016723A JP2623812B2 (ja) | 1989-01-25 | 1989-01-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69031575D1 DE69031575D1 (de) | 1997-11-20 |
DE69031575T2 true DE69031575T2 (de) | 1998-02-12 |
Family
ID=11924185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69031575T Expired - Fee Related DE69031575T2 (de) | 1989-01-25 | 1990-01-24 | Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5091768A (de) |
EP (1) | EP0380327B1 (de) |
JP (1) | JP2623812B2 (de) |
DE (1) | DE69031575T2 (de) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH073835B2 (ja) * | 1990-03-19 | 1995-01-18 | 日本プレシジョン・サーキッツ株式会社 | 半導体装置 |
JPH0541378A (ja) * | 1991-03-15 | 1993-02-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3166221B2 (ja) * | 1991-07-23 | 2001-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH06125013A (ja) * | 1992-03-14 | 1994-05-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2875093B2 (ja) * | 1992-03-17 | 1999-03-24 | 三菱電機株式会社 | 半導体装置 |
US5365082A (en) * | 1992-09-30 | 1994-11-15 | Texas Instruments Incorporated | MOSFET cell array |
US5783471A (en) * | 1992-10-30 | 1998-07-21 | Catalyst Semiconductor, Inc. | Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices |
JP2684978B2 (ja) * | 1993-11-25 | 1997-12-03 | 日本電気株式会社 | 半導体装置 |
US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
US5777486A (en) * | 1994-10-03 | 1998-07-07 | United Microelectronics Corporation | Electromigration test pattern simulating semiconductor components |
JP4156044B2 (ja) * | 1994-12-22 | 2008-09-24 | エスティーマイクロエレクトロニクス,インコーポレイテッド | 集積回路におけるランディングパッド構成体の製造方法 |
US5705427A (en) * | 1994-12-22 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
US5585307A (en) * | 1995-02-27 | 1996-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Forming a semi-recessed metal for better EM and Planarization using a silo mask |
JPH09102541A (ja) * | 1995-10-05 | 1997-04-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5877551A (en) * | 1996-11-18 | 1999-03-02 | Olin Corporation | Semiconductor package having a ground or power ring and a metal substrate |
WO1997019469A1 (en) * | 1995-11-22 | 1997-05-29 | Olin Corporation | Semiconductor package with ground or power ring |
US5994220A (en) | 1996-02-02 | 1999-11-30 | Micron Technology, Inc. | Method for forming a semiconductor connection with a top surface having an enlarged recess |
KR0176199B1 (ko) * | 1996-03-19 | 1999-04-15 | 김광호 | 반도체 소자의 접촉창 형성방법 |
FR2754391B1 (fr) | 1996-10-08 | 1999-04-16 | Sgs Thomson Microelectronics | Structure de contact a facteur de forme eleve pour circuits integres |
US5950104A (en) * | 1997-04-09 | 1999-09-07 | Vanguard International Semiconductor Corporation | Contact process using Y-contact etching |
JP2001510942A (ja) | 1997-07-15 | 2001-08-07 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 半導体ゾーンに接触する方法 |
JP3445495B2 (ja) * | 1997-07-23 | 2003-09-08 | 株式会社東芝 | 半導体装置 |
US6777738B2 (en) * | 1999-06-09 | 2004-08-17 | Renesas Technology Corp. | Semiconductor integrated circuit |
DE102004044686B4 (de) * | 2004-09-15 | 2006-08-31 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Vias, die zwei Abschnitte haben, und Herstellungsverfahren |
JP5835696B2 (ja) * | 2012-09-05 | 2015-12-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR20140104778A (ko) * | 2013-02-21 | 2014-08-29 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자의 제조방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592352A (ja) * | 1982-06-28 | 1984-01-07 | Toshiba Corp | 半導体装置の製造方法 |
GB8312850D0 (en) * | 1983-05-10 | 1983-06-15 | British Telecomm | Semiconductor wafer fabrication |
JPS601846A (ja) * | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
JPS6030153A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 半導体装置 |
JPS6068613A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
GB8401250D0 (en) * | 1984-01-18 | 1984-02-22 | British Telecomm | Semiconductor fabrication |
JPS60160653A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | 半導体装置の製造方法 |
JPS60163455A (ja) * | 1984-02-03 | 1985-08-26 | Toshiba Corp | 読み出し専用記憶装置及びその製造方法 |
JPS61166071A (ja) * | 1985-01-17 | 1986-07-26 | Toshiba Corp | 半導体装置及びその製造方法 |
US4692786A (en) * | 1985-02-07 | 1987-09-08 | Lindenfelser Timothy M | Semi-conductor device with sandwich passivation coating |
FR2588417B1 (fr) * | 1985-10-03 | 1988-07-29 | Bull Sa | Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant |
JPS62139322A (ja) * | 1985-12-12 | 1987-06-23 | Fujitsu Ltd | 電子ビ−ム露光方法 |
JPS62198135A (ja) * | 1986-02-26 | 1987-09-01 | Nec Corp | 半導体装置およびその製造方法 |
JPS633437A (ja) * | 1986-06-23 | 1988-01-08 | Sony Corp | 半導体装置の製造方法 |
JPS63244862A (ja) * | 1987-03-31 | 1988-10-12 | Nec Corp | 半導体装置 |
JPH0748517B2 (ja) * | 1987-06-25 | 1995-05-24 | 日本電気株式会社 | 半導体集積回路装置 |
-
1989
- 1989-01-25 JP JP1016723A patent/JP2623812B2/ja not_active Expired - Fee Related
-
1990
- 1990-01-18 US US07/467,122 patent/US5091768A/en not_active Expired - Lifetime
- 1990-01-24 EP EP90300753A patent/EP0380327B1/de not_active Expired - Lifetime
- 1990-01-24 DE DE69031575T patent/DE69031575T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02196420A (ja) | 1990-08-03 |
JP2623812B2 (ja) | 1997-06-25 |
DE69031575D1 (de) | 1997-11-20 |
EP0380327B1 (de) | 1997-10-15 |
US5091768A (en) | 1992-02-25 |
EP0380327A3 (de) | 1990-12-12 |
EP0380327A2 (de) | 1990-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69031575T2 (de) | Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung | |
DE3834241C2 (de) | Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE69029618T2 (de) | Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher | |
DE68919549T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung. | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
DE3780484T2 (de) | Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren. | |
EP0049392A2 (de) | Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik | |
DE69228099T2 (de) | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur | |
DE4316503C2 (de) | Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern | |
DE19803479A1 (de) | Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2832740A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE4306322C2 (de) | Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE3685969T2 (de) | Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung. | |
DE3224287C2 (de) | ||
DE69022637T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat. | |
EP0000545B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NEC CORP., TOKIO/TOKYO, JP Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ELPIDA MEMORY, INC., TOKIO/TOKYO, JP |
|
8339 | Ceased/non-payment of the annual fee |