JPS633437A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS633437A
JPS633437A JP14666186A JP14666186A JPS633437A JP S633437 A JPS633437 A JP S633437A JP 14666186 A JP14666186 A JP 14666186A JP 14666186 A JP14666186 A JP 14666186A JP S633437 A JPS633437 A JP S633437A
Authority
JP
Japan
Prior art keywords
insulating film
film
conductive layer
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14666186A
Other languages
English (en)
Inventor
Hiroto Osuga
大須賀 裕人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14666186A priority Critical patent/JPS633437A/ja
Publication of JPS633437A publication Critical patent/JPS633437A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSI等多層配線構造を有する半導体装置の製
造方法に関する。
〔発明の概要〕
本発明は、LSI等多層配線構造を有する半導体装面の
製造方法であって、被接続部上に不純物を含有し、且つ
熱処理による流動性を有する第1の絶縁膜を形成する第
1の絶縁膜形成工程と、次にこの第1の絶縁膜上に不純
物を含有しない第2の絶縁膜を形成する第2の絶縁膜形
成工程と、次にこの第2の絶縁膜上にレジスト膜を被覆
するしシスト膜被覆工程と、次にこのレジスト膜の被接
続部上に対応した部分に開口部を設ける開口部形成工程
と、次にレジスト膜をマスクにして第1の絶縁膜及び第
2の絶縁膜に開口部を設け、被接続部を露出させる被接
続部露出工程と、づきにレジスト膜上及び被接続部上の
少なくとも第1の絶縁膜の開口部に不純物に対して非腐
食性を有する第1の導電層を形成する第1の導電層形成
工程と、次にレジスト膜上の第1の導電層をレジスト膜
とともに除去し、被接続部上の第1の導電層のみを残す
レジスト膜除去工程と、次に被接続部上に残された第1
の導電層上に高加工性を有する第2の導電層を形成する
第2の導電層形成工程とを設け、被接続部と第2の導電
層とを不純物に対して非腐食性を有する第1の導電層を
介して接続する様にしたことにより、高加工性を有する
第2の導電層が第1の絶縁膜と接触して腐食することが
ない様にし、配線の信頼性を向上させると共に、第1の
絶縁膜の不純物濃度を増加させて第1の絶縁膜の流動性
を高め、基板上の段差を良好に平坦化することができる
様にしたものである。
〔従来の技術〕
近時、LSIの分野においては、LSIの高集積化、高
速化に伴い多層配線技術が必須の技術になってきている
。この多層配線における課題は多層化による段差を如何
にして回避するかにあり、その対象としては配線層、眉
間絶縁膜等がある。
ここに配線層の平坦化方法としてはリストオフ法による
もの(特開昭54−93971号公報参照)が提案され
ており、また層間絶縁膜の平坦化方法としては、眉間絶
縁膜に熱処理により流動性を呈する材料、例えばリンガ
ラスII(PSC;Ml)を使用する様にすることが提
案されている。第2図は斯るリンガラス膜を使用したL
SIの一例の要部を示す。
この第2図において(1)はシリコン基板、(2) (
3J T41は夫々5tO2による絶縁膜、(51(6
)は夫々ポリシリコンによる配線層、(7)はリンガラ
ス膜、(8)はアルミニウムによる配線層を示し、この
第2図例においては、ポリシリコン配線層(51(6)
により生ずる層間絶縁膜の段差をこの眉間絶縁膜の材料
としてリンガラスを使用してなくす様にすると共にアル
ミニウム配線層(8)をリンガラス膜(7)及び5t0
2Fj!f4)に設けられた開口部(7a)及び(4a
)を通してシリコン基板(11の拡散層(9)に接続す
る様にして構成されている。この場合、この第2図に示
す部分は、シリコン基板(11上に5i02膜f2) 
(3)を介してポリシリコン配線層(5) (6)を形
成した後、全面に5i021ff(4)及びリンガラス
膜(7)を順次形成し、次いで被接続部となる拡散層(
9)上の3102膜(4)及びリンガラス膜(7)に開
口部(4a)及び(7a)を設け、拡散層(9)を部分
的に露出させ、更に、その後、熱処理を施し、リンガラ
ス膜(T)を流動させ、開口部(7a)の角を丸めテー
パを付ける様にすると共にリンガラス膜(7)面上を平
坦化する様にし、次いでアルミニウム配線層(8)を拡
散層(9)に接続する様に形成することによって製造さ
れる。ここにリンガラス膜(7)に含有させるリンの濃
度を高める程、リンガラス膜(7)の流動性が高まり、
リンガラス膜(7)の表面を良好に平坦化することがで
きる。
〔発明が解決しようとする問題点〕
しかしながら、斯る従来のLSIの製造方法においては
、アルミニウム配線層(8)がリンガラス膜(7)とそ
の開口部(7a)において直接接触することになるので
、リンガラス膜(7)に含有されるリンP1具体的には
P2O5によりアルミニウム配線層(8)が腐食するお
それがあり、信頼性に欠けるという不都合があると共に
、この様にアルミニウム配線層(8)が腐食するおそれ
があるためにリンガラス膜(7)のリン含有濃度を増加
させてリンガラス膜(7)の流動性を高める様にするこ
とができず、基板(1)上の段差を良好に平坦化するこ
とができないという不都合があった。
この場合、アルミニウム配線層(8)の代わりに、非腐
食性金属、例えば白金シリサイドPt−5iによる配線
層を形成する様にすることも考えられるが、−般に白金
シリサイド等非腐食性金属は加工性が悪く、斯る非腐食
性金属により配線全体を形成することは配線加工効率を
悪化させるという不都合があった。
本発明は、斯る点に鑑み、配線加工効率を悪化させず、
配線の信頼性を向上させると共に基板上の段差を平坦化
することができる様にした半導体装置の製造方法を提供
することを目的とする。
〔問題点を解決するための手段〕
本発明半導体装置の製造方法は、例えば第1図に示すよ
うに、被接続部(9)上に不純物を含有し、且つ熱処理
による流動性を有する第1の絶縁膜(10)を形成する
第1の絶縁膜形成工程と、次にこの第1の絶縁Iff(
10)上に不純物を含有しない第2の絶縁膜(11)を
形成する第2の絶縁膜形成工程と、次にこの第2の絶縁
11t!(11)上にレジスト膜(12)を被覆するレ
ジスト膜形成工程と、次にこのレジスト膜(12)の被
接続部(9)上に対応した部分に開口部(12a )を
設ける開口部形成工程と、次にレジストIII(12)
をマスクにして第1の絶縁膜(10)及び第2の絶縁膜
(11)に開口部(10a)及び (lla )を設け
、被接続部(9)を露出させる被接続部露出工程と、次
にレジスト膜(12)上及び被接続部(9)上の少なく
とも第1の絶縁膜(10)の開口部(10a)に不純物
に対して非腐食性を有する第1の導電層(13a ) 
 (13b )を形成する第1の導電層形成工程と、次
にレジスト膜(12)上の第1の導電層(13a)をレ
ジスト膜(12)とともに除去し、被接続部(9)上の
第1の導電層<13b)のみを残すレジスト膜除去工程
と、次に被接続部(9)上に残された第1の導電層(1
3b)上に高加工性を有する第2の導電層(8)を形成
する第2の導電層形成工程とを設け、被接続部(9)と
第2の導電層(8)とを不純物に対して非腐食性を有す
る第1の導電層(13b )を介して接続する様にした
ものである。
〔作用〕
斯る本発明に依れば、被接続部(9)上の第1の絶縁I
l*(10)の開口部(10a)にはこの第1の絶縁膜
(10)に含有される不純物に対して非腐食性を有する
第1の導電rr1(13b)を形成し、被接続部(9)
と第2の導電層(8)とをこの第1の導電層(13b 
)を介して接続するようにされているので、第2の導電
層(8)は第1の絶縁膜(10)と接触することがなく
、この第1の絶縁膜(10)に含有される不純物によっ
て第2の導電層(8)が腐食されることがない。従って
本発明に依れば、配線の信頼性を向上させることができ
ると共に第1の絶縁膜(10)の不純物濃度を増加して
この第1の絶縁MW(10)の流動性を高め、基板(1
)上の段差を良好に平坦化することができる。しかも、
この場合、第2の導電層(8)は高加工性を有するもの
とされているので、配線加工効率が低下することもない
〔実施例〕
以下、第1図を参照して本発明半導体装置の製造方法の
一実施例につき第2図従来例の場合と同様にその一部に
おいてシリコン基板[1)の拡散層f9)とアルミニウ
ム配線N(8)とを接続するようになされたLSIを製
造する場合を例にして説明しよう。
尚、この第1図において第2図に対応する部分には同一
符号を付して説明する。
先ず第1図Aは、シリコン基板(1)上に5i02によ
る絶縁IIj!(2)(3)を介してポリシリコンより
なる配線層(51(61を形成した状態を示し、また(
9)は拡散層を示す。
本例においては、次に第1図Bに示すように、表面全体
に5i02による絶縁[l!(4)を形成し、次いで第
り図Cに示すようにこの絶縁膜(4)上に高濃度のリン
Pを含むリンガラスL!1(10)を形成するようにす
る。この場合、5tO2による絶縁[!l1(41の代
わりに、Si3N4による絶縁膜を形成する様にしても
良い。
次に第1図りに示す様にリンガラス膜(10)に熱処理
を施し、リンガラス膜(10)を流動化させ、このリン
ガラスli[(10)の表面を平坦化させ、その後、第
1図Eに示す様にこのリンガラス膜(10)上に5t(
hによる絶縁11(11)を形成する様にする。この場
合、SiO2による絶縁MW(11)の代わりに、Si
3N+による絶縁膜を形成する様にしても良い。
次に第1図Fに示す様に5i02 IN (11)上北
フオドレジスト膜(12)を被着形成した後、第1図G
に示す様にこのフォトレジスト!11(12)の拡散層
(9)上に開口部(12a )を設ける様にする。
次に第11mHに示す様にフォトレジストII!(12
)をマスクとして5i02II (11)に縦、横両方
向のエツチング、所謂等方性エツチングを施し、フォト
レジスト1臭(12)下をアンダカットしてこのフォト
レジスト]!11(12)にひさし部(12b)が生ず
る様にエツチングする。また、この場合、リンガラス膜
(10)が露出しない範囲で5i02膜(11)をエツ
チングする様にする。
次に第1図Iに示す様にフォトレジスト膜(12)をマ
スクとして5i02PA(11) 、リンガラス膜(1
0)及び5i02膜(41に縦方向のみのエツチング、
所謂異方性エツチングを施し、これらSiO2膜(11
) 、’) 7.’/ ラスIrl!(10) 及ヒS
iO2膜f4)ニアオドレジスト膜(12)の開口部(
12a)と略同−径の開口部(lla ) 、  (1
0a )及び(4a)を設け、シリコン基板(1)の拡
散層(9)を部分的に露出させる様にする。
次に第1図Jに示す様にスパッタリングにより非腐食性
金属である白金シリサイドPt−5iをフォトレジスト
膜(12)上及び拡散層(9)の露出面上に被着させ、
白金シリサイド層(13a )及び(13b)を形成す
る様にする。この場合、拡散層(9)の白金シリサイド
層(13b)の上端が異方性エツチングにより St0
2M! (11)に形成された開口部(lla )の上
端と一致する様にする。また、この場合、本例において
は、フォトレジストIII(12)にひさし部(12b
)が生じる様に5i(h膜(11)がエツチングされて
いるので、フォトレジスト膜(12)上の白金シリサイ
ド層(13a)と拡散層(9)上の白金シリサイド層(
13b)とがフォトレジスト膜(12)の開口部(12
a)の壁面を通してつながる様なことはない。
そこで次に第1図Kに示す様にフォトレジスト膜(12
)上の白金シリサイドff1(13a)をフォトレジス
トl!!!(12)とともに除去する様にする。
次に拡散層(9)上の白金シリサイドI’!(13b)
上にアルミニウム配線層(8)を形成し、第1iLに示
す様なアルミニウム配線層(8)と拡散層(9)とを白
金シリサイド層(13b )を介して接続してなるLS
Iを得る様にする。
斯る本実施例に依れば、拡散層(9)上には5t(h膜
(11)の異方性エツチングによる開口部(lla )
の上端と一致する部分まで白金シリサイド層(13b;
が形成され、拡散層(9)とアルミニウム配線層(8)
とはこの白金シリサイド層(13b)を介して接続する
様にされているので、アルミニウム配線層(8)はリン
ガラス膜(to)と接触することがなく、このリンガラ
ス[%(+Q)に含有されているリンP1具体的にはP
2Osによってアルミニウム配線層(8)が腐食する様
なことはない。
従って、本実施例に依れば、配線の信頼性が向上すると
いう利益があると共に、リンガラス膜(10)のリン濃
度を増加してリンガラス膜(10)の流動性を高め、シ
リコン基板(11上の段差を良好に平坦化することがで
きるという利益がある。しかも、この場合、拡散層(9
)と高加工性を有するアルミニウム配線層(8)との間
にのみ配線加工性の良(ない白金シリサイドPtSiを
使用しているので、配線加工効率を低下させることがな
いという利益がある。
尚、上記実施例においては、非腐食性金属層として白金
シリサイド層(13b)、眉間絶縁膜とし1 でリンガ
ラス151 (10) 、配線層としてアルミニウム配
線層(8)を形成する様にした場合について述べたが、
この代わりに、非腐食性金属層としてモリブデンシリサ
イドMo5tff、タングステンシリサイド−Si層等
を、眉間絶縁膜としてボロンガラス膜(BSG膜)、ヒ
素ガラスII (AsSGl臭)、ボロンリンガラス膜
(BPSG115り等を、配線層としてアルミニウムシ
リサイド^ll5iFi、アルミニウム・シリコン・t
M Al5iCu層等を使用することができ、この場合
にも上述同様の作用効果を得ることができることは勿1
命である。
また上述実施例においては、シリコン基板(1)の拡散
層(9)とアルミニウム配線層(8)とを接続してなる
LSIを製造する場合につき述べたが、この代わりに多
層に配された配線間を接続してなるLSI、基板と配線
間及び多層に配された配線間を接続してなるLS I、
及び多層配線構造を有するその他種々の半導体装置を製
造する場合にも通用でき、この場合にも上述同様の作用
効果を得ることができることは勿論である。
更に本発明は上述実施例に限らず、本発明の要旨を進展
することなく、その他種々の構成が取り得ることは勿論
である。
〔発明の効果〕
本発明に依れば、第1の絶縁膜と接触する部分には非腐
食性の第1の導電層が形成され、第2の導電層は第1の
絶縁膜に含有される不純物によって腐食されない様にさ
れているので、配線の信頼性を向上させることができる
と共に第1の絶縁膜の不純物濃度を増加して第1の絶縁
膜の流動性を高め、基板上の段差を良好に平坦化するこ
とができるという利益がある。しかも、この場合、第1
の導電層は被接続部と第2の導電層との間にのみ形成さ
れ、また第2の導電層は高加工性を有するものとされて
いるので、配線加工効率を低下させることがないという
利益がある。
【図面の簡単な説明】
第1図は本発明半導体装置の製造方法の一実施例の説明
に供する線図、第2図は従来の半導体装置の製造方法の
説明に供する線図である。 (1)はシリコン基板、(5)及び(6)は夫々ポリシ
リコン配線層、(8)はアルミニウム配線層、(9)は
拡散層、(10)はリンガラス膜、(11)はSiO2
膜、(12)はフォトレジスト、(13a )  (1
3b )は夫々白金シリサイド層である。

Claims (1)

    【特許請求の範囲】
  1.  被接続部上に不純物を含有し、且つ熱処理による流動
    性を有する第1の絶縁膜を形成する第1の絶縁膜形成工
    程と、次に該第1の絶縁膜上に上記不純物を含有しない
    第2の絶縁膜を形成する第2の絶縁膜形成工程と、次に
    該第2の絶縁膜上にレジスト膜を被覆するレジスト膜被
    覆工程と、次に該レジスト膜の上記被接続部上に対応し
    た部分に開口部を設ける開口部形成工程と、次に上記レ
    ジスト膜をマスクにして上記第1の絶縁膜及び上記第2
    の絶縁膜に開口部を設け、上記被接続部を露出させる被
    接続部露出工程と、次に上記レジスト膜上及び上記被接
    続部上の少なくとも上記第1の絶縁膜の上記開口部に上
    記不純物に対して非腐食性を有する第1の導電層を形成
    する第1の導電層形成工程と、次に上記レジスト膜上の
    上記第1の導電層を上記レジスト膜とともに除去し、上
    記被接続部上の上記第1の導電層のみを残すレジスト膜
    除去工程と、次に上記被接続部上に残された第1の導電
    層上に高加工性を有する第2の導電層を形成する第2の
    導電層形成工程とを設け、上記被接続部と上記第2の導
    電層とを上記不純物に対して非腐食性を有する第1の導
    電層を介して接続する様にしたことを特徴とする半導体
    装置の製造方法。
JP14666186A 1986-06-23 1986-06-23 半導体装置の製造方法 Pending JPS633437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14666186A JPS633437A (ja) 1986-06-23 1986-06-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14666186A JPS633437A (ja) 1986-06-23 1986-06-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS633437A true JPS633437A (ja) 1988-01-08

Family

ID=15412766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14666186A Pending JPS633437A (ja) 1986-06-23 1986-06-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS633437A (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247834A (ja) * 1988-07-21 1990-02-16 Samsung Electron Co Ltd 接続窓を充填して接続する方法
JPH02196420A (ja) * 1989-01-25 1990-08-03 Nec Corp 半導体装置の製造方法
EP1094509A3 (en) * 1999-10-22 2001-07-11 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US6350700B1 (en) 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6365528B1 (en) 2000-06-07 2002-04-02 Lsi Logic Corporation Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities
US6368979B1 (en) 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6391768B1 (en) 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
US6420277B1 (en) 2000-11-01 2002-07-16 Lsi Logic Corporation Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6503840B2 (en) 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US6524974B1 (en) 1999-03-22 2003-02-25 Lsi Logic Corporation Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidizing agent in the presence of one or more reaction retardants
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6673721B1 (en) 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6790784B2 (en) 2001-06-19 2004-09-14 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for intergrated circuit structure
US6800940B2 (en) 1999-10-22 2004-10-05 Lsi Logic Corporation Low k dielectric composite layer for integrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6881664B2 (en) 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
JP2010179529A (ja) * 2009-02-04 2010-08-19 Sakato:Kk 湿し水供給装置及び湿し水供給方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211445A (ja) * 1986-03-11 1987-09-17 鉄建建設株式会社 コンクリート強化工法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211445A (ja) * 1986-03-11 1987-09-17 鉄建建設株式会社 コンクリート強化工法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247834A (ja) * 1988-07-21 1990-02-16 Samsung Electron Co Ltd 接続窓を充填して接続する方法
JPH02196420A (ja) * 1989-01-25 1990-08-03 Nec Corp 半導体装置の製造方法
US6524974B1 (en) 1999-03-22 2003-02-25 Lsi Logic Corporation Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidizing agent in the presence of one or more reaction retardants
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
EP1094509A3 (en) * 1999-10-22 2001-07-11 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6756674B1 (en) 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6800940B2 (en) 1999-10-22 2004-10-05 Lsi Logic Corporation Low k dielectric composite layer for integrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6365528B1 (en) 2000-06-07 2002-04-02 Lsi Logic Corporation Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6368979B1 (en) 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6350700B1 (en) 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6713394B2 (en) 2000-09-13 2004-03-30 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6391768B1 (en) 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6420277B1 (en) 2000-11-01 2002-07-16 Lsi Logic Corporation Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
US7015168B2 (en) 2001-02-23 2006-03-21 Lsi Logic Corporation Low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6503840B2 (en) 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6806551B2 (en) 2001-06-12 2004-10-19 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6790784B2 (en) 2001-06-19 2004-09-14 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for intergrated circuit structure
US6930056B1 (en) 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6673721B1 (en) 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US7071113B2 (en) 2001-07-02 2006-07-04 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low K carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6881664B2 (en) 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
JP2010179529A (ja) * 2009-02-04 2010-08-19 Sakato:Kk 湿し水供給装置及び湿し水供給方法

Similar Documents

Publication Publication Date Title
JPS633437A (ja) 半導体装置の製造方法
JP2001148356A (ja) チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法
JPH0974134A (ja) 半導体素子の配線形成方法
JPS6364904B2 (ja)
JPS60246675A (ja) 半導体装置の製造方法
JPH06224161A (ja) 半導体装置の製造方法
JPS6214095B2 (ja)
JP2712450B2 (ja) 半導体装置の製造方法
KR100475729B1 (ko) 질화티타늄및텅스텐실리사이드막질식각용에천트와그제조방법및이를이용한반도체소자제조방법
JP3156389B2 (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS63284861A (ja) 半導体装置の製造方法
JPS60785B2 (ja) Mos型半導体装置の製造方法
JPS59175124A (ja) 半導体装置の製造方法
JPH02206115A (ja) 半導体装置の製造方法
JPH01241845A (ja) 半導体装置の製造方法
JPS62130525A (ja) 半導体集積回路の製法
KR20010063661A (ko) 반도체 소자의 다마신 패턴 형성방법
JPS59152643A (ja) 配線形成方法
JP2002151517A (ja) 半導体デバイスの製造方法及び半導体デバイス
JPS59112619A (ja) 半導体装置の製造法
JPH02307222A (ja) 半導体装置
JPS6130422B2 (ja)
Böer et al. Integrated Circuit Processing
JPH09181075A (ja) 半導体装置の製造方法