JPH02307222A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02307222A JPH02307222A JP12976189A JP12976189A JPH02307222A JP H02307222 A JPH02307222 A JP H02307222A JP 12976189 A JP12976189 A JP 12976189A JP 12976189 A JP12976189 A JP 12976189A JP H02307222 A JPH02307222 A JP H02307222A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- interconnections
- wiring
- silicon wiring
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は２層以上の多結晶シリコン配線を有する半導体
装置に関するものである。
装置に関するものである。
従来の技術
半導体の中で比較的集積度の高いものにはチップ面積を
小さくするため、２層以上の多結晶シリコン配線が使わ
れている。
小さくするため、２層以上の多結晶シリコン配線が使わ
れている。
第２図に従来の２ＷＩの多結晶シリコン配線の一例を示
している。第２図において、第１の多結晶シリコン配線
１，２．３と第２の多結晶シリコン配線４．５が交互に
配されている。すなわち、第１の多結晶シリコン配線１
と２の間に第２の多結晶シリコン配線４が、第１の多結
晶シリコン配線２と３の間に第２の多結晶シリコン配線
５が配されている。
している。第２図において、第１の多結晶シリコン配線
１，２．３と第２の多結晶シリコン配線４．５が交互に
配されている。すなわち、第１の多結晶シリコン配線１
と２の間に第２の多結晶シリコン配線４が、第１の多結
晶シリコン配線２と３の間に第２の多結晶シリコン配線
５が配されている。
次に、第２図に示す２層の多結晶シリコン配線の製造方
法について説明する。まず、半導体基板上に第１の多結
晶シリコンを全面に形成した後、第１の多結晶シリコン
配線を形成する所にフォトレジストでおおい、多結晶シ
リコンドライエッチでエツチングし、不要な多結晶シリ
コンを取り除き、フォトレジストを除去する。その上に
酸化膜を全面に蒸着させ、さらにその上に第２の多結晶
シリコンを全面に形成した後、第２の多結晶ンリコン配
線を形成する所にフォトレジストでおおい、多結晶シリ
コンドフィエツチでエツチングし、不要な多結晶シリコ
ンを取り除き、フォトレジストを除去する。前記のよう
な工程で、２Ｍの多結晶シリコンが形成される。。
法について説明する。まず、半導体基板上に第１の多結
晶シリコンを全面に形成した後、第１の多結晶シリコン
配線を形成する所にフォトレジストでおおい、多結晶シ
リコンドライエッチでエツチングし、不要な多結晶シリ
コンを取り除き、フォトレジストを除去する。その上に
酸化膜を全面に蒸着させ、さらにその上に第２の多結晶
シリコンを全面に形成した後、第２の多結晶ンリコン配
線を形成する所にフォトレジストでおおい、多結晶シリ
コンドフィエツチでエツチングし、不要な多結晶シリコ
ンを取り除き、フォトレジストを除去する。前記のよう
な工程で、２Ｍの多結晶シリコンが形成される。。
発明が解決しようとする課題
上記従来の半導体装置では、第２の多結晶クリコン配線
を形成する際、多結晶シリコンドライエッチでエツチン
グする。そのとき、第２図に符号６で示すように、第１
の多結晶シリコン配線２の隅に第２の多結晶シリコンが
エツチングされずに残り、第２の多結晶シリコン配線４
．５間にリーク電流が発生しやすく、そのため従来では
オーバーエツチングによってエツチング残りを解決して
いた。しかし坩−バーエツチングすると、第１の多結晶
シリコンがエツチングされて細くなシ、微細加工には不
向きであった。
を形成する際、多結晶シリコンドライエッチでエツチン
グする。そのとき、第２図に符号６で示すように、第１
の多結晶シリコン配線２の隅に第２の多結晶シリコンが
エツチングされずに残り、第２の多結晶シリコン配線４
．５間にリーク電流が発生しやすく、そのため従来では
オーバーエツチングによってエツチング残りを解決して
いた。しかし坩−バーエツチングすると、第１の多結晶
シリコンがエツチングされて細くなシ、微細加工には不
向きであった。
本発明はこのような課題を解決するもので、第２の多結
晶シリコンとＷＪ２の多結晶シリコン間のエツチングｉ
ｂによる同層間のリーク電流レベルを軽減し、微細加工
が行ないやすく、プロセスの安定化を図れるようにした
半導体装置を提供することを目的とするものである。
晶シリコンとＷＪ２の多結晶シリコン間のエツチングｉ
ｂによる同層間のリーク電流レベルを軽減し、微細加工
が行ないやすく、プロセスの安定化を図れるようにした
半導体装置を提供することを目的とするものである。
課題を解決するための手段
この課題を解決するために本発明は、半導体基板上に任
意の層の多結晶シリコン配線の間隙にその後形成した多
結晶シリコン配線を配して２層以上の多結晶シリコン配
線を備え、各層の絶縁膜をゲート酸化膜で形成し、前記
任意の層の多結晶シリコン配線の一端面をその後に形成
した多結晶シリコン配線の一端面より突出させてなるも
のである。
意の層の多結晶シリコン配線の間隙にその後形成した多
結晶シリコン配線を配して２層以上の多結晶シリコン配
線を備え、各層の絶縁膜をゲート酸化膜で形成し、前記
任意の層の多結晶シリコン配線の一端面をその後に形成
した多結晶シリコン配線の一端面より突出させてなるも
のである。
作用
この構成によると、先に形成される多結晶シリコン配線
の一端面をその後で形成される多結晶シリコン配線の一
端面より突出させることにより、動作時における後で形
成された多結晶シリコン配線間のエツチング残りによる
リーク電流レベルを軽減することができ、微細加工が行
ないやすく、プロセスの安定化を図れるようにした半導
体装置を実現することができる。
の一端面をその後で形成される多結晶シリコン配線の一
端面より突出させることにより、動作時における後で形
成された多結晶シリコン配線間のエツチング残りによる
リーク電流レベルを軽減することができ、微細加工が行
ないやすく、プロセスの安定化を図れるようにした半導
体装置を実現することができる。
実施例
以下、本発明の一実施例について、図面に基づいて説明
する。
する。
第１図において、半導体９基板（図示せず）上に第１の
多結晶シリコン配線１１．１２．１３と第２の多結晶シ
リコン配線１４．１５が交互に配され、各多結晶シリコ
ン配＃！１１〜１５の絶縁膜をゲート酸化膜で形成して
いる。前記第２の多結晶シリコン配線１４゜１５は第１
の多結晶シリコン配線１１．１２．１３の後で形成され
、第１の多結晶シリコン配線１１．１２．１３の一端面
は第２の多結晶シリコン配線１４．１５の一端面よりも
突出している°。
多結晶シリコン配線１１．１２．１３と第２の多結晶シ
リコン配線１４．１５が交互に配され、各多結晶シリコ
ン配＃！１１〜１５の絶縁膜をゲート酸化膜で形成して
いる。前記第２の多結晶シリコン配線１４゜１５は第１
の多結晶シリコン配線１１．１２．１３の後で形成され
、第１の多結晶シリコン配線１１．１２．１３の一端面
は第２の多結晶シリコン配線１４．１５の一端面よりも
突出している°。
これによって、′ｉｇ２の多結晶シリコン配線１４゜１
５間のエツチング残υが従来よりも長くなり、高抵抗に
なるため、リーク電流レベルが軽減される。
５間のエツチング残υが従来よりも長くなり、高抵抗に
なるため、リーク電流レベルが軽減される。
発明の効果
以上のように本発明によれば、先に形成される多結晶シ
リコン配線の一端面をその後で形成される多結晶シリコ
ン配線の一端面よシ突出させることにより、動作時にお
ける後で形成された多結晶シリコン配線間のエツチング
残りによるリーク電流レペμを軽減することができ、微
細加工が行ないやすく、プロセスの安定化を図れるよう
にした半導体装置を実現することができる。
リコン配線の一端面をその後で形成される多結晶シリコ
ン配線の一端面よシ突出させることにより、動作時にお
ける後で形成された多結晶シリコン配線間のエツチング
残りによるリーク電流レペμを軽減することができ、微
細加工が行ないやすく、プロセスの安定化を図れるよう
にした半導体装置を実現することができる。
第１図は本発明の一実施例を示す半導体装置の要部斜視
図、第２図は従来例を示す半導体装置の要部斜視図であ
る。 １１ 、１２ 、１３・・・第１の多結晶シリコン配線
、１４ 、１５・・・第２の多結晶シリコン配線。
図、第２図は従来例を示す半導体装置の要部斜視図であ
る。 １１ 、１２ 、１３・・・第１の多結晶シリコン配線
、１４ 、１５・・・第２の多結晶シリコン配線。
Claims (1)
- １、半導体基板上に任意の層の多結晶シリコン配線の間
隙にその後形成した多結晶シリコン配線を配して２層以
上の多結晶シリコン配線を備え、各層の絶縁膜をゲート
酸化膜で形成し、前記任意の層の多結晶シリコン配線の
一端面をその後に形成した多結晶シリコン配線の一端面
より突出させてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12976189A JPH02307222A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12976189A JPH02307222A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02307222A true JPH02307222A (ja) | 1990-12-20 |
Family
ID=15017547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12976189A Pending JPH02307222A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02307222A (ja) |
-
1989
- 1989-05-22 JP JP12976189A patent/JPH02307222A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0313744B2 (ja) | ||
| JPH02307222A (ja) | 半導体装置 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPS60198862A (ja) | 半導体集積回路装置 | |
| JPH01313959A (ja) | 半導体装置 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH04109625A (ja) | 半導体集積回路の製造方法 | |
| JPH01130546A (ja) | 電極配線の形成方法 | |
| JPS6216020B2 (ja) | ||
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS5918640A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) |