JPH01208831A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01208831A JPH01208831A JP3445188A JP3445188A JPH01208831A JP H01208831 A JPH01208831 A JP H01208831A JP 3445188 A JP3445188 A JP 3445188A JP 3445188 A JP3445188 A JP 3445188A JP H01208831 A JPH01208831 A JP H01208831A
- Authority
- JP
- Japan
- Prior art keywords
- opening section
- opening
- film
- nitride film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
近年、ＭＯＳ ＩＣの高集積化により、コンタクト用
開孔部の大きさ、配線幅などが縮小されてきている。
開孔部の大きさ、配線幅などが縮小されてきている。
第２図（ａ）〜（ｃ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。
一例を説明するための工程順に示した半導体チップの断
面図である。
第２図（ａ）に示すように、拡散層４．熱酸化膜２が形
成されているシリコン基板１上にＣＶＤ法により酸化物
の絶縁ｖＡ５を形成し、写真蝕刻法により拡散層４上の
絶縁膜５にコンタクト用開化部６を形成する。
成されているシリコン基板１上にＣＶＤ法により酸化物
の絶縁ｖＡ５を形成し、写真蝕刻法により拡散層４上の
絶縁膜５にコンタクト用開化部６を形成する。
開孔部６を形成した後、次の電極形成工程に入るまでに
時間が経過すると、開孔部６のシリコン基板表面に薄い
酸化膜９が空気中でのｖｉＩ反応により形成してしまう
、薄い酸化膜９が形成された後に電極を形成すると、電
極の接触抵抗が増大してしまうという問題を生ずる。
時間が経過すると、開孔部６のシリコン基板表面に薄い
酸化膜９が空気中でのｖｉＩ反応により形成してしまう
、薄い酸化膜９が形成された後に電極を形成すると、電
極の接触抵抗が増大してしまうという問題を生ずる。
そこで、第２図（ｂ）に示すように、金属で電極を形成
する直°前に薄い酸ｆヒ膜９を除去するために、エツチ
ングを行なう、この時、絶縁膜５ら工・ソ千ングされ、
開孔部６が拡がる。
する直°前に薄い酸ｆヒ膜９を除去するために、エツチ
ングを行なう、この時、絶縁膜５ら工・ソ千ングされ、
開孔部６が拡がる。
次に、第２図（ｃ）に示すように、パターニングしてア
ルミニウムの配線８を形成する。
ルミニウムの配線８を形成する。
上述した従来の半導体装置の製造方法では、配線を形成
する前に薄い酸化膜９除去のためのエツチングを行うの
で、そのとき同時に酸化絶縁膜５もエツチングされ、コ
ンタクト用開孔部が拡がってしまうので、開孔部の拡が
りの余裕を取る必要があり、そのため集積度が上がらな
いという欠点があった 本発明の目的は、コンタクト用開孔部の半導体基板表面
に形成される薄い酸化膜を除去するためのエツチングを
してもコンタクト用開孔部が拡がらず、集積度の向上が
可能な半導体装置の製造方法を提供することにある。
する前に薄い酸化膜９除去のためのエツチングを行うの
で、そのとき同時に酸化絶縁膜５もエツチングされ、コ
ンタクト用開孔部が拡がってしまうので、開孔部の拡が
りの余裕を取る必要があり、そのため集積度が上がらな
いという欠点があった 本発明の目的は、コンタクト用開孔部の半導体基板表面
に形成される薄い酸化膜を除去するためのエツチングを
してもコンタクト用開孔部が拡がらず、集積度の向上が
可能な半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板の一主面
に素子領域を形成する工程と、前記半導体基板上に絶縁
膜を形成する工程と、前記素子領域に達するコンタクト
用開孔部を形成する工程と、前記絶縁膜及び開孔部上に
窒化膜を形成する工程と、前記開孔部側壁に前記室（ヒ
膜が残るように異方性エツチングする工程とを含んで構
成される。
に素子領域を形成する工程と、前記半導体基板上に絶縁
膜を形成する工程と、前記素子領域に達するコンタクト
用開孔部を形成する工程と、前記絶縁膜及び開孔部上に
窒化膜を形成する工程と、前記開孔部側壁に前記室（ヒ
膜が残るように異方性エツチングする工程とを含んで構
成される。
次に、本発明の実施例について図面を参照して説明す−
る。
る。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、拡散層４．熱酸１ヒ膜２．
電極３が形成されているシリコン基板１上に酸化物の絶
縁膜５をＣＶＤ法で形成し、異方性エツチングにより拡
散層４上の絶縁膜５にコンタクト用開孔部６を形成する
、 次に、第１図（ｂ）に示すように、絶縁膜５及び開孔部
６上に窒１ヒ膜７を形成する６次に、第１図（ｃ）に示
すように、開孔部６の側壁にのみ窒化膜７が残るように
異方性上・ソチングを行なう。
電極３が形成されているシリコン基板１上に酸化物の絶
縁膜５をＣＶＤ法で形成し、異方性エツチングにより拡
散層４上の絶縁膜５にコンタクト用開孔部６を形成する
、 次に、第１図（ｂ）に示すように、絶縁膜５及び開孔部
６上に窒１ヒ膜７を形成する６次に、第１図（ｃ）に示
すように、開孔部６の側壁にのみ窒化膜７が残るように
異方性上・ソチングを行なう。
次に、開孔部６のシリコン基板表面に時間の経過と共に
形成された薄い酸化膜９を、ＨＦでエツチングして除去
する。その際、開孔部６の側壁部に窒化膜７が残ってい
る為、開孔部６は拡がらない、従って、設計時に、開孔
部６の拡がり余裕をとる必要がなくなり、集積度を向上
させることができる。
形成された薄い酸化膜９を、ＨＦでエツチングして除去
する。その際、開孔部６の側壁部に窒化膜７が残ってい
る為、開孔部６は拡がらない、従って、設計時に、開孔
部６の拡がり余裕をとる必要がなくなり、集積度を向上
させることができる。
次に、第１図（ｄ）に示すように、アルミニウムの配線
８を被着して、半導体チップを形成する。
８を被着して、半導体チップを形成する。
以上説明したように、本発明は、開孔部の側壁部に窒化
膜が存在しているため、工・ソチングしてもコンタクト
用開孔部が拡がらず、集積度の向上が可能となる効果が
ある。
膜が存在しているため、工・ソチングしてもコンタクト
用開孔部が拡がらず、集積度の向上が可能となる効果が
ある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｃ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
、 １・・・シリコン基板、２・・・熱酸化膜、３・・・電
極、４・・・拡散層、５・・・絶縁膜、６・・・開孔部
、７・・・窒化膜、８・・・配線、９・・・薄い酸（ヒ
膜。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｃ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
、 １・・・シリコン基板、２・・・熱酸化膜、３・・・電
極、４・・・拡散層、５・・・絶縁膜、６・・・開孔部
、７・・・窒化膜、８・・・配線、９・・・薄い酸（ヒ
膜。
Claims (1)
- 半導体基板の一主面に素子領域を形成する工程と、前
記半導体基板上に絶縁膜を形成する工程と、前記素子領
域に達するコンタクト用開孔部を形成する工程と、前記
絶縁膜及び開孔部上に窒化膜を形成する工程と、前記開
孔部側壁に前記窒化膜が残るように異方性エッチングす
る工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3445188A JPH01208831A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3445188A JPH01208831A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01208831A true JPH01208831A (ja) | 1989-08-22 |
Family
ID=12414612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3445188A Pending JPH01208831A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01208831A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212451A (ja) * | 1988-02-20 | 1989-08-25 | Sony Corp | 半導体装置の製法 |
| US5242852A (en) * | 1990-08-03 | 1993-09-07 | Matsushita Electric Industrial Co. Ltd. | Method for manufacturing a semiconductor memory device |
| KR20010061033A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체소자의 제조방법 |
| US6787886B1 (en) | 1999-07-07 | 2004-09-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and methods of fabricating the same |
-
1988
- 1988-02-16 JP JP3445188A patent/JPH01208831A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212451A (ja) * | 1988-02-20 | 1989-08-25 | Sony Corp | 半導体装置の製法 |
| US5242852A (en) * | 1990-08-03 | 1993-09-07 | Matsushita Electric Industrial Co. Ltd. | Method for manufacturing a semiconductor memory device |
| US6787886B1 (en) | 1999-07-07 | 2004-09-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and methods of fabricating the same |
| US7105464B2 (en) | 1999-07-07 | 2006-09-12 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR20010061033A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| JP2944903B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| US5691250A (en) | Method of forming a metal contact to a novel polysilicon contact extension | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| KR100226791B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPH08274078A (ja) | エッチング方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH0729711A (ja) | 抵抗の形成方法 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JP2000332130A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05109644A (ja) | 半導体装置の製造方法 | |
| JPH02231719A (ja) | 半導体集積回路の製造方法 | |
| JPH0766288A (ja) | 半導体装置およびその製造方法 | |
| JPH02303026A (ja) | 半導体装置およびその製造方法 | |
| JPH05175205A (ja) | 半導体装置の製造方法 | |
| JP2001217202A (ja) | 半導体装置及びその製造方法 | |
| JPH04109625A (ja) | 半導体集積回路の製造方法 | |
| JPS61174649A (ja) | 半導体装置 |