JPH02196420A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02196420A
JPH02196420A JP1016723A JP1672389A JPH02196420A JP H02196420 A JPH02196420 A JP H02196420A JP 1016723 A JP1016723 A JP 1016723A JP 1672389 A JP1672389 A JP 1672389A JP H02196420 A JPH02196420 A JP H02196420A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
polycrystalline silicon
opening
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1016723A
Other languages
English (en)
Other versions
JP2623812B2 (ja
Inventor
Yasushi Yamazaki
靖 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1016723A priority Critical patent/JP2623812B2/ja
Priority to US07/467,122 priority patent/US5091768A/en
Priority to EP90300753A priority patent/EP0380327B1/en
Priority to DE69031575T priority patent/DE69031575T2/de
Publication of JPH02196420A publication Critical patent/JPH02196420A/ja
Application granted granted Critical
Publication of JP2623812B2 publication Critical patent/JP2623812B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に層間絶縁膜に設けら
れた開口部に、多結晶シリコンが埋め込まれたコンタク
ト構造に関する。
〔従来の技術〕
従来、半導体基板、例えばシリコン基板に設けられた拡
散層と上層の配線、例えばアルミニウム配線とのコンタ
クト構造や、下層の多結晶シリコン配線と上層のアルミ
ニウム配線とのコンタクト構造としては、開口部に上層
配線となるアルミニウムを直接埋込む構造や多結晶シリ
コンを開口部に埋込む構造等が知られている。上述した
開口部の構造のうち、前者では開口部におけるアルミニ
ウムの被覆性（カバレッジ）が著しく低下すると共に、
アルミニウム表面の平坦性が極端に損われる欠点がある
。また後者の構造においては、カバレッジ、平坦性とも
改善されるが依然としてアルミニウム配線には断線の危
険性がある。これは、従来技術における開口部の形状と
多結晶シリコンの埋込み方法にその原因がある。以下、
従来のコンタクト構造および製造方法を詳細を図面を参
照して説明する。従来のこの種の半導体装置のコンタク
ト構造は、第３図に示すように例えばＰ型シリコン基板
３１表面に形成されたＮ型拡散層３２と、この拡散層上
のリンガラス（ＰＳＧ）ｆｆ１３３に側壁が基板と垂直
に開けられたコンタクト孔３０と、このコンタクト孔３
０に埋め込まれているＮ型イオンが拡散された多結晶シ
リコン膜３５と、この多結晶シリコン膜３５に接触する
ようにコンタクト孔３０を覆って被着されたアルミニウ
ム等の金属配線層３６とからなっている。このコンタク
ト構造によって厚いＰＳＧ膜３３のために大きく隔てら
れているＮ型拡散層３２と金属配線層３６との電気的接
続が図られていた。次に、このコンタクト構造の一製造
方法をＰ型シリコン基板３１上にＮ型拡散層３２が形成
された工程から説明する。シリコン基板３１上に層間絶
縁膜としてＰＳＧ膜３３を通常のＣＶＤ法によって５０
００人成長する。その後、リアクティブイオンエツチン
グ（ＲＩ　Ｅ）法等の異方性エツチング技術を用いてＰ
ＳＧ膜３３にコンタクト孔３０を開孔する。その後シリ
コン基板表面全体に通常のＣＶＤ法によって多結晶シリ
コン膜を約１μｍの厚さに成長させてからコンタクト孔
３０周辺のＰＳＧ膜３３表面が露出するまでエツチング
（エッチバック）するとコンタクト孔３０に多結晶シリ
コン膜３５が埋込まれる。最後にアルミニウムなどの金
属配線層３６をスパッタリング法で堆積し、通常のリソ
グラフィー技術によって所望の形状にパターニングをし
、第３図の構造を得る。
以上、基板に設けられた拡散層と上層金属配線とのコン
タクト構造について述べたが、基板上に形成された多結
晶シリコン層と上層金属配線とのコンタクト構造の場合
でも同様である。
〔発明が解決しようとする課題〕
上述した従来の多結晶シリコンを埋め込むコンタクト構
造では、同一ウニバー内の各位置において堆積する多結
晶シリコンの膜厚が均一でないため、多結晶シリコン膜
が薄い部分では、エッチバック時に、開口部の多結晶シ
リコンが深くエツチングされ、深い凹部が生じ、その上
部に被着される金属配線層が開口部の開口端角部で断線
し易くなるという欠点がある。また、開口部の深い凹部
により金属配線層表面の平坦性が損なわれ、上層配線の
断線、絶縁膜の耐圧の劣化を生じる欠点がある。
〔目的〕
本発明の目的は、上記欠点を軽減し、コンタクト部にお
いて金属配線の断線が生じにくく、平坦性に優れたコン
タクト構造を有する半導体装置を提供するものである。
〔課題を解決するための手段〕
本発明の半導体装置におけるコンタクト構造はシリコン
半導体基板内に設けられた導電層、あるいは、半導体基
板上に設けられた多結晶シリコンからなる導電層と、少
なくとも該導電層を覆って設けられ、該導電層上の所定
の位置に開口部を有する第１の絶縁層と、該第１の絶縁
層上に設けられ、該第１の絶縁層の開口部上にテーパー
状の開口部を有する第２の絶縁層と、前記第１および第
２の絶縁層に設けられた開口部に埋め込まれた多結晶シ
リコンと、少なくとも前記第２の絶縁層に設けられたテ
ーパ状の開口部を覆って設けられ、前記多結晶シリコン
を介して前記導電層と電気的に接続された配線層とを有
する。
このように上層の絶縁層にテーパ状の開口部を設ケた構
成により、コンタクト部における上層配線のカバレッジ
は改善され、断線の危険性は回避される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。本発明のコ
ンタクト構造は、Ｐ型シリコン基板１１表面に形成され
たＮ型拡散層１２と、この拡散層上に形成されたリンガ
ラス（Ｐ　Ｓ　Ｇ）膜１３およびシリコン酸化（ＳｉＣ
ｈ）膜１４からなる層間絶縁膜にまたがり、ＰＳＧ膜１
３には基板１１に垂直に、’５ｉ０２膜１４にはテーパ
状に開口上部が広く形成されたコンタクト孔１０と、こ
のコンタクト孔１０を埋め込むＮ型多結晶シリコン膜１
５と、埋め込まれた多結晶シリコン膜１５を介してＮ型
拡散層１２と電気的に接続されるアルミニウム等の金属
配線層１６とからなる。
次に上述の発明の構造を達成する一製造方法を第２図を
参照して説明する。
例えば、ＣＭＯ８！）ランジスタの製造工程において、
Ｐ型シリコン基板２１表層にＮ型拡散層２２およびＰ型
拡散層（図示せず）を形成し、第１図（ａ）に示す構成
を得る。次いで第１の層間絶縁膜として、エツチングレ
ートの小さい（４５０人／　ｍｉｎ　）リンガラス（Ｐ
　Ｓ　Ｇ）膜２３を通常のＣＶＤ法によって基板２１表
面上全面に５０００人成長し、その後第２の層間絶縁膜
としてエツチングレートの大きい（８００人／ｍｉｎ　
）シリコン酸化（ＳｉＣ２）膜２４を通常のＣＶＤ法に
よってシリコン基板表面全体に１０００人成長させ、第
２図（ｂ）を得る。その後通常のリソグラフィー技術に
よって所定の形状にバターニングされたフォトレジスト
２７をマスクに等方性のウェットエツチング技術で第２
図（ｃ）のように開口部上部の直径が約２μｍになるま
でエツチングする。次いで同じフォトレジスト２７をマ
スクにし、異方性ドライエツチング技術によりて、第２
図（ｄ）のように１μｍ角のコンタクト孔をＮｕ拡散層
２２上のＰＳＧ膜２３に開口する。次いでシリコン基板
２１表面金体に通常のＣＶＤ法によって多結晶シリコン
膜２５を約１μｍの厚さに成長させると第２図（ｅ）の
ようにコンタクト孔２０は多結晶シリコンで埋め込まれ
る。次いで等方性のドライエツチング技術によって多結
晶シリコン膜２５をシリコン酸化膜２４の表面が露出す
るまでエツチング（エッチバック）シ、第２図（Ｊ）の
ようにコンタクト孔２０中のみに多結晶シリコン膜２４
が残される。次いでＮ型導電型不純物であるリンをイオ
ン注入してＮ型多結晶シリコン膜２５を形成する。
次いでアルミニウム等の金属配線層］６をスパッタリン
グ法で堆積し、通常のリソグラフィー技術によって所望
の形状にパターニングして第１図の構成を得る。
このようにコンタクト孔開口上部にテーパーが設けられ
ていることにより通常のスパッタ技術において被覆率の
悪いアルミニウム等の金属配線層の開口部における断線
および平坦性の悪化を防ぐことができる。なお、本実施
例では、シリコン基板に設けられた拡散層と上層のアル
ミニウム配線とのコンタクト構造について述べたが、本
発明はこれに限らず、基板上に形成された多結晶シリコ
ン配線層とアルミニウム配線等の金属配線とのコンタク
ト構造等においても適用可能であることは言うまでもな
い。
〔発明の効果〕
以上説明したように、本発明はコンタクト孔開口上部に
テーパーが設けられていることにより、多結晶シリコン
が十分堆積していないコンタクト孔においても金属配線
層の被着を良好にし、開口部における断線を防止できる
と共に開口部における金属配線表面の平坦性を向上でき
る効果がある。
また製造工程においても層間絶縁膜としてエツチングレ
ートの低い絶縁膜（例えばＰＳＧ膜）とエツチングレー
トの高い絶縁膜（例えばシリコン酸化膜）からなる複層
構造を有しているため、上層絶縁膜のテーパ状の開口部
と下層絶縁膜の垂直壁を持つ開口部とをエツチング法に
応じて良好に形成することができる。そのため、埋込ま
れた多結晶シリコンと上層金属配線とが良好に接続され
る効果がある。
【図面の簡単な説明】
第１図は、本発明の一実施例を示す縦断面図、第２図（
ａ）〜（ｆ）は本発明の実施例の工程断面図、第３図は
従来例を示す断面図である。 １０．２０．３０・・・・・・コンタクト孔、１１，２
１゜３１・・・・・・Ｐ型シリコン基板、１２，２２．
３２・・・・・・Ｎ型拡散層、１３，２３，３３・・・
・・・ＰＳＧ膜、１４．３４・・・・・・シリコン酸化
膜、１５，２５．３５・・・・・・多結晶シリコン膜、
１６，２６，３６・・・・・・金属（アルミニウム）配
線層、４７・・・・・・フォトレジスト。 代理人　弁理士　　内　原　　　晋 （ｄ−） Ｃｅン 茅２ 剪 （α） （ｂ） （Ｃ） 芽　２ ■

Claims (1)

    【特許請求の範囲】
  1. シリコン半導体基板内に設けられた導電層、あるいは、
    半導体基板上に設けられた多結晶シリコンからなる導電
    層と、少なくとも該導電層を覆って設けられ、該導電層
    上の所定の位置に開口部を有する第１の絶縁層と、該第
    １の絶縁層上に設けられ、該第１の絶縁層の開口部上に
    テーパ状の開口部を有する第２の絶縁層と、前記第１お
    よび第２の絶縁層に設けられた開口部に埋め込まれた多
    結晶シリコンと、少なくとも前記第２の絶縁層に設けら
    れたテーパ状の開口部を覆って設けられ、前記多結晶シ
    リコンを介して、前記導電層と電気的に接続された配線
    層とを有することを特徴とする半導体装置。
JP1016723A 1989-01-25 1989-01-25 半導体装置の製造方法 Expired - Fee Related JP2623812B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1016723A JP2623812B2 (ja) 1989-01-25 1989-01-25 半導体装置の製造方法
US07/467,122 US5091768A (en) 1989-01-25 1990-01-18 Semiconductor device having a funnel shaped inter-level connection
EP90300753A EP0380327B1 (en) 1989-01-25 1990-01-24 Structure of semiconductor device with funnel-shaped inter-level connection and method of manufacturing it
DE69031575T DE69031575T2 (de) 1989-01-25 1990-01-24 Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1016723A JP2623812B2 (ja) 1989-01-25 1989-01-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02196420A true JPH02196420A (ja) 1990-08-03
JP2623812B2 JP2623812B2 (ja) 1997-06-25

Family

ID=11924185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1016723A Expired - Fee Related JP2623812B2 (ja) 1989-01-25 1989-01-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5091768A (ja)
EP (1) EP0380327B1 (ja)
JP (1) JP2623812B2 (ja)
DE (1) DE69031575T2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073835B2 (ja) * 1990-03-19 1995-01-18 日本プレシジョン・サーキッツ株式会社 半導体装置
JPH0541378A (ja) * 1991-03-15 1993-02-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3166221B2 (ja) * 1991-07-23 2001-05-14 日本電気株式会社 半導体装置及びその製造方法
JPH06125013A (ja) * 1992-03-14 1994-05-06 Toshiba Corp 半導体装置及びその製造方法
JP2875093B2 (ja) * 1992-03-17 1999-03-24 三菱電機株式会社 半導体装置
US5365082A (en) * 1992-09-30 1994-11-15 Texas Instruments Incorporated MOSFET cell array
US5783471A (en) * 1992-10-30 1998-07-21 Catalyst Semiconductor, Inc. Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices
JP2684978B2 (ja) * 1993-11-25 1997-12-03 日本電気株式会社 半導体装置
US5945738A (en) * 1994-05-31 1999-08-31 Stmicroelectronics, Inc. Dual landing pad structure in an integrated circuit
US5702979A (en) * 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
US5956615A (en) * 1994-05-31 1999-09-21 Stmicroelectronics, Inc. Method of forming a metal contact to landing pad structure in an integrated circuit
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JP4156044B2 (ja) * 1994-12-22 2008-09-24 エスティーマイクロエレクトロニクス，インコーポレイテッド 集積回路におけるランディングパッド構成体の製造方法
US5585307A (en) * 1995-02-27 1996-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Forming a semi-recessed metal for better EM and Planarization using a silo mask
JPH09102541A (ja) * 1995-10-05 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
WO1997019469A1 (en) * 1995-11-22 1997-05-29 Olin Corporation Semiconductor package with ground or power ring
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
KR0176199B1 (ko) * 1996-03-19 1999-04-15 김광호 반도체 소자의 접촉창 형성방법
FR2754391B1 (fr) 1996-10-08 1999-04-16 Sgs Thomson Microelectronics Structure de contact a facteur de forme eleve pour circuits integres
US5950104A (en) * 1997-04-09 1999-09-07 Vanguard International Semiconductor Corporation Contact process using Y-contact etching
WO1999004427A1 (de) 1997-07-15 1999-01-28 Infineon Technologies Ag Kontaktierung einer halbleiterzone
JP3445495B2 (ja) * 1997-07-23 2003-09-08 株式会社東芝 半導体装置
US6777738B2 (en) * 1999-06-09 2004-08-17 Renesas Technology Corp. Semiconductor integrated circuit
DE102004044686B4 (de) * 2004-09-15 2006-08-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Vias, die zwei Abschnitte haben, und Herstellungsverfahren
JP5835696B2 (ja) * 2012-09-05 2015-12-24 株式会社東芝 半導体装置およびその製造方法
KR20140104778A (ko) * 2013-02-21 2014-08-29 삼성전자주식회사 관통전극을 갖는 반도체 소자의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068613A (ja) * 1983-09-26 1985-04-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS62139322A (ja) * 1985-12-12 1987-06-23 Fujitsu Ltd 電子ビ−ム露光方法
JPS62198135A (ja) * 1986-02-26 1987-09-01 Nec Corp 半導体装置およびその製造方法
JPS633437A (ja) * 1986-06-23 1988-01-08 Sony Corp 半導体装置の製造方法
JPS63244862A (ja) * 1987-03-31 1988-10-12 Nec Corp 半導体装置
JPS644049A (en) * 1987-06-25 1989-01-09 Nec Corp Semiconductor integrated circuit device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
GB8312850D0 (en) * 1983-05-10 1983-06-15 British Telecomm Semiconductor wafer fabrication
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPS6030153A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体装置
GB8401250D0 (en) * 1984-01-18 1984-02-22 British Telecomm Semiconductor fabrication
JPS60160653A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 半導体装置の製造方法
JPS60163455A (ja) * 1984-02-03 1985-08-26 Toshiba Corp 読み出し専用記憶装置及びその製造方法
JPS61166071A (ja) * 1985-01-17 1986-07-26 Toshiba Corp 半導体装置及びその製造方法
US4692786A (en) * 1985-02-07 1987-09-08 Lindenfelser Timothy M Semi-conductor device with sandwich passivation coating
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068613A (ja) * 1983-09-26 1985-04-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS62139322A (ja) * 1985-12-12 1987-06-23 Fujitsu Ltd 電子ビ−ム露光方法
JPS62198135A (ja) * 1986-02-26 1987-09-01 Nec Corp 半導体装置およびその製造方法
JPS633437A (ja) * 1986-06-23 1988-01-08 Sony Corp 半導体装置の製造方法
JPS63244862A (ja) * 1987-03-31 1988-10-12 Nec Corp 半導体装置
JPS644049A (en) * 1987-06-25 1989-01-09 Nec Corp Semiconductor integrated circuit device

Also Published As

Publication number Publication date
EP0380327A3 (en) 1990-12-12
EP0380327A2 (en) 1990-08-01
DE69031575D1 (de) 1997-11-20
DE69031575T2 (de) 1998-02-12
EP0380327B1 (en) 1997-10-15
US5091768A (en) 1992-02-25
JP2623812B2 (ja) 1997-06-25

Similar Documents

Publication Publication Date Title
JPH02196420A (ja) 半導体装置の製造方法
JP3123092B2 (ja) 半導体装置の製造方法
JPH0620102B2 (ja) 半導体装置及びその製造方法
JPS60176265A (ja) 半導体記憶装置
JPH06181255A (ja) 半導体装置およびその製造方法
US5077236A (en) Method of making a pattern of tungsten interconnection
JPS58213449A (ja) 半導体集積回路装置
JP2672596B2 (ja) 半導体装置の製造方法
JP2855981B2 (ja) 半導体装置の製造方法
JPH02192724A (ja) 半導体装置およびその製造方法
JPH02267963A (ja) 半導体記憶装置の製造方法
JP2803187B2 (ja) 半導体装置の製造方法
JP2671359B2 (ja) 半導体装置の製造方法
JP2621607B2 (ja) 半導体装置の製造方法
JPS62130543A (ja) 半導体装置の製造方法
JP2762449B2 (ja) 半導体装置の製法
JPS63107141A (ja) 半導体装置の製造方法
JPS63275113A (ja) 半導体装置の製造方法
JPH0590262A (ja) 半導体装置およびその製造方法
JPH02134848A (ja) 半導体装置の製造方法
JPH079985B2 (ja) 電荷結合デバイスの電極形成方法
JPS621243A (ja) 半導体装置の製造方法
JPH01310537A (ja) 半導体装置およびその製造方法
JPS62217629A (ja) 半導体装置
JPH03191521A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees