JP3123092B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3123092B2 JP3123092B2 JP03039654A JP3965491A JP3123092B2 JP 3123092 B2 JP3123092 B2 JP 3123092B2 JP 03039654 A JP03039654 A JP 03039654A JP 3965491 A JP3965491 A JP 3965491A JP 3123092 B2 JP3123092 B2 JP 3123092B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- interlayer insulating
- group
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線に形成方法に関するものである。
関し、特に配線に形成方法に関するものである。
【０００２】
【従来の技術】ＭＯＳＩＣの高集積化によりコンタクト
開口の大きさや配線幅が縮小されてきている。そのため
配線の信頼性、例えばコンタクト段差におけるアルミニ
ウム配線の断線などが問題となっている。
開口の大きさや配線幅が縮小されてきている。そのため
配線の信頼性、例えばコンタクト段差におけるアルミニ
ウム配線の断線などが問題となっている。
【０００３】従来技術による配線の形成方法について、
図６（ａ）〜（ｃ）を参照して説明する。
図６（ａ）〜（ｃ）を参照して説明する。
【０００４】はじめに図６（ａ）に示すように、拡散層
５が形成された半導体基板１に層間絶縁膜１７を形成
し、フォトリソグラフィによりコンタクト９を形成す
る。
５が形成された半導体基板１に層間絶縁膜１７を形成
し、フォトリソグラフィによりコンタクト９を形成す
る。
【０００５】つぎに図６（ｂ）に示すように、スパッタ
法によりアルミニウム１２を堆積する。
法によりアルミニウム１２を堆積する。
【０００６】つぎに図６（ｃ）に示すように、アルミニ
ウム１２をパターニングしてアルミニウム配線を形成し
て素子部が完成する。
ウム１２をパターニングしてアルミニウム配線を形成し
て素子部が完成する。
【０００７】ところがこの方法では、ＭＯＳＩＣの集積
度が向上してコンタクト開口のサイズが小さくなりアス
ペクト比が大きくなると、アルミニウム配線が断線しや
すくなる。
度が向上してコンタクト開口のサイズが小さくなりアス
ペクト比が大きくなると、アルミニウム配線が断線しや
すくなる。
【０００８】これを解決する手段としてタングステンの
選択成長により微細なコンタクトを埋め込む方法につい
て、図７（ａ），（ｂ）を参照して説明する。
選択成長により微細なコンタクトを埋め込む方法につい
て、図７（ａ），（ｂ）を参照して説明する。
【０００９】はじめに図７（ａ）に示すように、半導体
基板１に形成された拡散層５上の層間絶縁膜１７に異方
性エッチングによりコンタクト９を形成し、選択成長に
よりタングステン１０を埋め込む。
基板１に形成された拡散層５上の層間絶縁膜１７に異方
性エッチングによりコンタクト９を形成し、選択成長に
よりタングステン１０を埋め込む。
【００１０】つぎに図７（ｂ）に示すように、スパッタ
法によりアルミニウムを堆積してからパターニングして
アルミニウム配線１２を形成する。
法によりアルミニウムを堆積してからパターニングして
アルミニウム配線１２を形成する。
【００１１】この方法によりコンタクト上面は平坦化さ
れ、コンタクト段部におけるアルミニウム配線の断線を
防止することができる。
れ、コンタクト段部におけるアルミニウム配線の断線を
防止することができる。
【００１２】
【発明が解決しようとする課題】従来技術による配線の
形成方法では、深さの異なるコンタクトを同時に良好に
埋め込むことはできない。
形成方法では、深さの異なるコンタクトを同時に良好に
埋め込むことはできない。
【００１３】図８（ａ）に示すように、半導体基板１に
フィールド絶縁膜２、ゲート絶縁膜３、拡散層５が形成
されている。フィールド絶縁膜２上にポリシリコン４が
形成され、平坦化された層間絶縁膜１７で覆われてい
る。ポリシリコン４および拡散層５に到達する深さの異
なるコンタクト９が形成されている。
フィールド絶縁膜２、ゲート絶縁膜３、拡散層５が形成
されている。フィールド絶縁膜２上にポリシリコン４が
形成され、平坦化された層間絶縁膜１７で覆われてい
る。ポリシリコン４および拡散層５に到達する深さの異
なるコンタクト９が形成されている。
【００１４】ここでタングステン１０を選択成長すると
ポリシリコン４上では充分に埋め込まれるが、拡散層５
上では半分も埋め切れない。
ポリシリコン４上では充分に埋め込まれるが、拡散層５
上では半分も埋め切れない。
【００１５】つぎに図８（ｂ）に示すように、アルミニ
ウム配線１２を形成すると拡散層５上でアルミニウムの
段切れが生じる。
ウム配線１２を形成すると拡散層５上でアルミニウムの
段切れが生じる。
【００１６】アルミニウム配線の段切れを防ぐにはコン
タクトの開口形成を一部等方性エッチングする方法があ
る。
タクトの開口形成を一部等方性エッチングする方法があ
る。
【００１７】ところが図８（ｃ）の点線に示すように、
コンタクト段の浅いところでコンタクトが拡がらないよ
うに等方性エッチングを抑えるとコンタクト段の深いと
ころでは高い垂直段が残る。これをタングステンで充分
埋め込むことができなくて、アルミ配線のカバレッジが
悪くなる。
コンタクト段の浅いところでコンタクトが拡がらないよ
うに等方性エッチングを抑えるとコンタクト段の深いと
ころでは高い垂直段が残る。これをタングステンで充分
埋め込むことができなくて、アルミ配線のカバレッジが
悪くなる。
【００１８】例えばポリシリコン上の層間絶縁膜の厚さ
を０．６μｍ、拡散層上の厚さを１．６μｍとすると、
コンタクトの浅いところで拡がらないようにすると等方
性エッチングで開口できる深さは約０．６μｍで、拡散
層上に約１．０μｍの垂直段が残ってしまう。
を０．６μｍ、拡散層上の厚さを１．６μｍとすると、
コンタクトの浅いところで拡がらないようにすると等方
性エッチングで開口できる深さは約０．６μｍで、拡散
層上に約１．０μｍの垂直段が残ってしまう。
【００１９】このうち約０．４μｍはタングステンで埋
まるが、それでも約０．６μｍの垂直段が残る。コンタ
クトサイズが０．６〜０．８μｍとなるとアスペクト比
は１に近い。この上に厚さ０．５μｍのアルミニウム配
線を形成すると、ステップカバレッジは１０％以下にな
ると予想される。
まるが、それでも約０．６μｍの垂直段が残る。コンタ
クトサイズが０．６〜０．８μｍとなるとアスペクト比
は１に近い。この上に厚さ０．５μｍのアルミニウム配
線を形成すると、ステップカバレッジは１０％以下にな
ると予想される。
【００２０】このように従来技術による配線の形成方法
では、深さの異なるコンタクトに良好なステップカバレ
ッジのアルミニウム配線を形成することは困難である。
では、深さの異なるコンタクトに良好なステップカバレ
ッジのアルミニウム配線を形成することは困難である。
【００２１】本発明の半導体装置の製造方法は、半導体
基板の一主面にフィールド絶縁膜および拡散層を形成す
る工程と、前記フィールド絶縁膜上に配線を形成する工
程と、全面に平坦化された第１の層間絶縁膜を形成する
工程と、前記配線に到達する第１の開口群を前記第１の
層間絶縁膜に形成する工程と、前記第１の開口群に第１
の選択成長導体層を埋め込む工程と、全面に第２の層間
絶縁膜を形成する工程と、前記拡散層に到達する第２の
開口群を前記第２の層間絶縁膜および前記第１の層間絶
縁膜に形成する工程と、前記第２の開口群に第２の選択
成長導体層を埋め込む工程とを含んでいる。本発明のも
う１つの半導体装置の製造方法は、半導体基板の一主面
にフィールド絶縁膜および拡散層を形成する工程と、全
面に平坦化された第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に配線を形成する工程と、全面
に平坦化された第２の層間絶縁膜を形成する工程と、前
記拡散層に到達する第１の開口群を前記第２の層間絶縁
膜および前記第１の層間絶縁膜に形成する工程と、前記
第１の開口群に第１の選択成長導体層を埋め込む工程
と、全面に第３の層間絶縁膜を形成する工程と、前記配
線に到達する第２の開口群を前記第３の層間絶縁膜およ
び前記第２の層間絶縁膜に形成する工程と、前記第２の
開口群に第２の選択成長導体層を埋め込む工程とを含ん
でいる。
基板の一主面にフィールド絶縁膜および拡散層を形成す
る工程と、前記フィールド絶縁膜上に配線を形成する工
程と、全面に平坦化された第１の層間絶縁膜を形成する
工程と、前記配線に到達する第１の開口群を前記第１の
層間絶縁膜に形成する工程と、前記第１の開口群に第１
の選択成長導体層を埋め込む工程と、全面に第２の層間
絶縁膜を形成する工程と、前記拡散層に到達する第２の
開口群を前記第２の層間絶縁膜および前記第１の層間絶
縁膜に形成する工程と、前記第２の開口群に第２の選択
成長導体層を埋め込む工程とを含んでいる。本発明のも
う１つの半導体装置の製造方法は、半導体基板の一主面
にフィールド絶縁膜および拡散層を形成する工程と、全
面に平坦化された第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に配線を形成する工程と、全面
に平坦化された第２の層間絶縁膜を形成する工程と、前
記拡散層に到達する第１の開口群を前記第２の層間絶縁
膜および前記第１の層間絶縁膜に形成する工程と、前記
第１の開口群に第１の選択成長導体層を埋め込む工程
と、全面に第３の層間絶縁膜を形成する工程と、前記配
線に到達する第２の開口群を前記第３の層間絶縁膜およ
び前記第２の層間絶縁膜に形成する工程と、前記第２の
開口群に第２の選択成長導体層を埋め込む工程とを含ん
でいる。
【００２２】
【実施例】深さの異なるコンタクトの実例として、拡散
層上コンタクトとフィールド絶縁膜上コンタクトとを同
一チップに形成する場合を考える。
層上コンタクトとフィールド絶縁膜上コンタクトとを同
一チップに形成する場合を考える。
【００２３】本発明の第１の実施例について、図１
（ａ）〜（ｃ）、図２（ａ）〜（ｃ）、図３（ａ）〜
（ｃ）を参照して説明する。
（ａ）〜（ｃ）、図２（ａ）〜（ｃ）、図３（ａ）〜
（ｃ）を参照して説明する。
【００２４】はじめに図１（ａ）に示すように、半導体
基板１上にＬＯＣＯＳ選択酸化法により厚さ０．６μｍ
のフィールド絶縁膜２を形成し、ゲート絶縁膜３を形成
する。
基板１上にＬＯＣＯＳ選択酸化法により厚さ０．６μｍ
のフィールド絶縁膜２を形成し、ゲート絶縁膜３を形成
する。
【００２５】つぎに図１（ｂ）に示すように、ＣＶＤ法
およびフォトリソグラフィにより厚さ４０００Ａのポリ
シリコン４を形成したのち、基板１と逆導電型の不純物
をイオン注入して拡散層５を形成する。
およびフォトリソグラフィにより厚さ４０００Ａのポリ
シリコン４を形成したのち、基板１と逆導電型の不純物
をイオン注入して拡散層５を形成する。
【００２６】つぎに図１（ｃ）に示すように、全面に層
間絶縁膜として例えば厚さ２．０μｍのＢＰＳＧ膜６を
堆積し、フォトレジスト７を塗布する。
間絶縁膜として例えば厚さ２．０μｍのＢＰＳＧ膜６を
堆積し、フォトレジスト７を塗布する。
【００２７】つぎに図２（ａ）に示すように、フォトレ
ジスト７とＢＰＳＧ膜６との選択比がほぼ等しいドライ
エッチングにより平坦化された第１の層間絶縁膜８を形
成する。
ジスト７とＢＰＳＧ膜６との選択比がほぼ等しいドライ
エッチングにより平坦化された第１の層間絶縁膜８を形
成する。
【００２８】平坦化法としてはＢＰＳＧ膜６の代りにＴ
ＥＯＳ膜やＳＯＧ膜を用いることができる。
ＥＯＳ膜やＳＯＧ膜を用いることができる。
【００２９】つぎに図２（ｂ）に示すように、フォトレ
ジスト７をマスクとして第１の層間絶縁膜８を異方性エ
ッチングして、ポリシリコン４に到達する第１のコンタ
クト群９を形成する。
ジスト７をマスクとして第１の層間絶縁膜８を異方性エ
ッチングして、ポリシリコン４に到達する第１のコンタ
クト群９を形成する。
【００３０】つぎに図２（ｃ）に示すように、フォトレ
ジスト７を除去したのちタングステン１０をポリシリコ
ン４上に選択成長させて第１のコンタクト群９を埋め込
む。
ジスト７を除去したのちタングステン１０をポリシリコ
ン４上に選択成長させて第１のコンタクト群９を埋め込
む。
【００３１】ここで第１のコンタクト群９の深さがほぼ
等しいので、いずれのコンタクト９も良好に埋め込まれ
る。
等しいので、いずれのコンタクト９も良好に埋め込まれ
る。
【００３２】つぎに図３（ａ）に示すように、プラズマ
気相成長法により全面に比較的薄い例えば厚さ１０００
Ａの酸化膜からなる第２の層間絶縁膜１１を堆積する。
フォトレジスト７をマスクとして異方性エッチングによ
り第２の層間絶縁膜１１および第１の層間絶縁膜８を選
択エッチングして拡散層５に到達する第２のコンタクト
群９を形成する。
気相成長法により全面に比較的薄い例えば厚さ１０００
Ａの酸化膜からなる第２の層間絶縁膜１１を堆積する。
フォトレジスト７をマスクとして異方性エッチングによ
り第２の層間絶縁膜１１および第１の層間絶縁膜８を選
択エッチングして拡散層５に到達する第２のコンタクト
群９を形成する。
【００３３】つぎに図３（ｂ）に示すように、フォトレ
ジスト７を除去したのち拡散層５上にタングステン１０
を選択的に成長させることにより第２のコンタクト群９
を埋め込む。
ジスト７を除去したのち拡散層５上にタングステン１０
を選択的に成長させることにより第２のコンタクト群９
を埋め込む。
【００３４】ここでも第２のコンタクト群９の深さがほ
ぼ等しいので、いずれのコンタクト９も過不足なく埋め
込むことができる。
ぼ等しいので、いずれのコンタクト９も過不足なく埋め
込むことができる。
【００３５】最後に図３（ｃ）に示すように、例えばバ
ッファード弗酸により第２の絶縁膜１１をウェットエッ
チングにより除去してアルミニウム配線１２を形成す
る。
ッファード弗酸により第２の絶縁膜１１をウェットエッ
チングにより除去してアルミニウム配線１２を形成す
る。
【００３６】なおタングステン選択成長でコンタクトを
完全に埋め込まなくても、アルミニウム配線のコンタク
トにおけるステップカバレッジに問題を生じない程度の
段差を残してもよい。例えばコンタクト径１．０μｍに
対して埋め込みのあと０．３μｍ以下の段差があっても
よい。
完全に埋め込まなくても、アルミニウム配線のコンタク
トにおけるステップカバレッジに問題を生じない程度の
段差を残してもよい。例えばコンタクト径１．０μｍに
対して埋め込みのあと０．３μｍ以下の段差があっても
よい。
【００３７】また埋め込む材料としてタングステンの代
りにモリブデンなどの選択成長可能な高融点金属材料を
用いることができる。
りにモリブデンなどの選択成長可能な高融点金属材料を
用いることができる。
【００３８】さらにポリシリコン上コンタクトを先に形
成する代りに、拡散層上コンタクトを先に形成すること
もできる。
成する代りに、拡散層上コンタクトを先に形成すること
もできる。
【００３９】つぎに本発明の第２の実施例について、図
４（ａ）〜（ｃ）および図５（ａ）〜（ｃ）を参照して
説明する。
４（ａ）〜（ｃ）および図５（ａ）〜（ｃ）を参照して
説明する。
【００４０】ここでは深さの異なるコンタクトの実例と
して、拡散層上コンタクトと下層アルミニウム配線上コ
ンタクトとに上層アルミニウム配線を形成する場合を考
える。
して、拡散層上コンタクトと下層アルミニウム配線上コ
ンタクトとに上層アルミニウム配線を形成する場合を考
える。
【００４１】はじめに図４（ａ）に示すように、半導体
基板１上にＬＯＣＯＳ選択酸化法により厚さ０．６μｍ
のフィールド絶縁膜２を形成し、ゲート絶縁膜３を形成
してから基板１と逆導電型の不純物をイオン注入して拡
散層５を形成する。
基板１上にＬＯＣＯＳ選択酸化法により厚さ０．６μｍ
のフィールド絶縁膜２を形成し、ゲート絶縁膜３を形成
してから基板１と逆導電型の不純物をイオン注入して拡
散層５を形成する。
【００４２】つぎに図４（ｂ）に示すように、第１の実
施例と同様にして平坦化された層間絶縁膜１３を形成し
たのち、下層配線となるアルミニウム配線１２を形成す
る。
施例と同様にして平坦化された層間絶縁膜１３を形成し
たのち、下層配線となるアルミニウム配線１２を形成す
る。
【００４３】つぎにプラズマ気相成長法により厚さ１．
５μｍの酸化シリコン膜１４を成長させ、シリカフィル
ム１５を回転塗布する。シリカフィルム１５の代りにフ
ォトレジストを用いることもできる。
５μｍの酸化シリコン膜１４を成長させ、シリカフィル
ム１５を回転塗布する。シリカフィルム１５の代りにフ
ォトレジストを用いることもできる。
【００４４】つぎに図４（ｃ）に示すように、シリカフ
ィルムとプラズマ酸化膜との選択比がほぼ等しいドライ
エッチングを行なって２層膜からなる平坦化された第１
の絶縁膜８を形成する。
ィルムとプラズマ酸化膜との選択比がほぼ等しいドライ
エッチングを行なって２層膜からなる平坦化された第１
の絶縁膜８を形成する。
【００４５】ここでアルミニウム配線１２上の絶縁膜８
を形成する方法として、本実施例に述べたほかに例えば
プラズマ気相成長法により厚さ０．６μｍの酸化シリコ
ン膜を成長したのち、シリカフィルムを塗布して平坦化
し、厚さ０．３μｍの酸化シリコン膜を成長するという
方法も考えられる。
を形成する方法として、本実施例に述べたほかに例えば
プラズマ気相成長法により厚さ０．６μｍの酸化シリコ
ン膜を成長したのち、シリカフィルムを塗布して平坦化
し、厚さ０．３μｍの酸化シリコン膜を成長するという
方法も考えられる。
【００４６】つぎに図５（ａ）に示すように、フォトレ
ジスト７をマスクとして平坦化された第１の絶縁膜８を
異方性エッチングして、拡散層５に到達する第１のコン
タクト群９を形成する。
ジスト７をマスクとして平坦化された第１の絶縁膜８を
異方性エッチングして、拡散層５に到達する第１のコン
タクト群９を形成する。
【００４７】つぎに図５（ｂ）に示すように、フォトレ
ジスト７を除去したのち、タングステン１０を選択成長
させて拡散層５上に埋め込む。つぎに埋め込んだタング
ステン１０の表面を被覆するためプラズマ気相成長法に
より全面に厚さ０．１μｍの酸化シリコン膜１４を成長
し、フォトレジスト７をマスクとして酸化シリコン膜１
４および平坦化された第１の酸化シリコン膜８を異方性
エッチングして、アルミニウム配線１２表面に到達する
第２のコンタクト群９を形成する。
ジスト７を除去したのち、タングステン１０を選択成長
させて拡散層５上に埋め込む。つぎに埋め込んだタング
ステン１０の表面を被覆するためプラズマ気相成長法に
より全面に厚さ０．１μｍの酸化シリコン膜１４を成長
し、フォトレジスト７をマスクとして酸化シリコン膜１
４および平坦化された第１の酸化シリコン膜８を異方性
エッチングして、アルミニウム配線１２表面に到達する
第２のコンタクト群９を形成する。
【００４８】つぎに図５（ｃ）に示すように、第２のコ
ンタクト９により露出したアルミニウム配線表面にタン
グステン１０を選択成長させて埋め込む。つぎに酸化シ
リコン膜１４を除去してすべてのコンタクト９のタング
ステン１０表面を露出させてから、第２のアルミニウム
配線１６を形成する。
ンタクト９により露出したアルミニウム配線表面にタン
グステン１０を選択成長させて埋め込む。つぎに酸化シ
リコン膜１４を除去してすべてのコンタクト９のタング
ステン１０表面を露出させてから、第２のアルミニウム
配線１６を形成する。
【００４９】なお第１および第２の実施例を通じて深さ
のことなる複数のコンタクトを２つのグループに分けて
開口して埋め込む例を述べたが、３つ以上のグループに
分けて開口して埋め込むことによっても同様の効果を得
ることができる。例えば第１アルミニウム配線と拡散層
とを接続するコンタクト、第１アルミニウム配線とポリ
シリコンとを接続するコンタクト、第２アルミニウム配
線と拡散層とを接続するコンタクトを３つのグループに
分けて開口して埋め込むことができる。
のことなる複数のコンタクトを２つのグループに分けて
開口して埋め込む例を述べたが、３つ以上のグループに
分けて開口して埋め込むことによっても同様の効果を得
ることができる。例えば第１アルミニウム配線と拡散層
とを接続するコンタクト、第１アルミニウム配線とポリ
シリコンとを接続するコンタクト、第２アルミニウム配
線と拡散層とを接続するコンタクトを３つのグループに
分けて開口して埋め込むことができる。
【００５０】
【発明の効果】層間絶縁膜に形成された深さの異なる複
数の微細コンタクトを２つ以上のグループに分けて開口
してから導体層を選択成長させて埋め込み完全に平坦化
することができる。そのためチップ上の層間絶縁膜の厚
さに依存することなくコンタクト部でのカバレッジが良
好な安定した配線接続が可能となり信頼性が飛躍的に向
上した。
数の微細コンタクトを２つ以上のグループに分けて開口
してから導体層を選択成長させて埋め込み完全に平坦化
することができる。そのためチップ上の層間絶縁膜の厚
さに依存することなくコンタクト部でのカバレッジが良
好な安定した配線接続が可能となり信頼性が飛躍的に向
上した。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第１の実施例を示す断面図である。
【図３】本発明の第１の実施例を示す断面図である。
【図４】本発明の第２の実施例を示す断面図である。
【図５】本発明の第２の実施例を示す断面図である。
【図６】従来技術による配線の形成方法を示す断面図で
ある。
ある。
【図７】従来技術による配線の形成方法を示す断面図で
ある。
ある。
【図８】従来技術による配線の形成方法の問題点を示す
断面図である。
断面図である。
１ 半導体基板 ２ フィールド絶縁膜 ３ ゲート絶縁膜 ４ ポリシリコン ５ 拡散層 ６ ＢＰＳＧ膜 ７ フォトレジスト ８ 平坦化された第１の層間絶縁膜 ９ コンタクト １０ タングステン １１ 第２の層間絶縁膜 １２ アルミニウム配線 １３ 平坦化された層間絶縁膜 １４ 酸化シリコン膜 １５ シリカフィルム １６ 第２のアルミニウム配線 １７ 層間絶縁膜
Claims (2)
- 【請求項１】 半導体基板の一主面にフィールド絶縁膜
および拡散層を形成する工程と、前記フィールド絶縁膜
上に配線を形成する工程と、全面に平坦化された第１の
層間絶縁膜を形成する工程と、前記配線に到達する第１
の開口群を前記第１の層間絶縁膜に形成する工程と、前
記第１の開口群に第１の選択成長導体層を埋め込む工程
と、全面に第２の層間絶縁膜を形成する工程と、前記拡
散層に到達する第２の開口群を前記第２の層間絶縁膜お
よび前記第１の層間絶縁膜に形成する工程と、前記第２
の開口群に第２の選択成長導体層を埋め込む工程とを含
む半導体装置の製造方法。 - 【請求項２】 半導体基板の一主面にフィールド絶縁膜
および拡散層を形成する工程と、全面に平坦化された第
１の層間絶縁膜を形成する工程と、前記第１の層間絶縁
膜上に配線を形成する工程と、全面に平坦化された第２
の層間絶縁膜を形成する工程と、前記拡散層に到達する
第１の開口群を前記第２の層間絶縁膜および前記第１の
層間絶縁膜に形成する工程と、前記第１の開口群に第１
の選択成長導体層を埋め込む工程と、全面に第３の層間
絶縁膜を形成する工程と、前記配線に到達する第２の開
口群を前記第３の層間絶縁膜および前記第２の層間絶縁
膜に形成する工程と、前記第２の開口群に第２の選択成
長導体層を埋め込む工程とを含む半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03039654A JP3123092B2 (ja) | 1991-03-06 | 1991-03-06 | 半導体装置の製造方法 |
| KR92003522A KR960013136B1 (en) | 1991-03-06 | 1992-03-04 | Fabricating method of semiconductor device |
| US07/846,083 US5210053A (en) | 1991-03-06 | 1992-03-05 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03039654A JP3123092B2 (ja) | 1991-03-06 | 1991-03-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04277623A JPH04277623A (ja) | 1992-10-02 |
| JP3123092B2 true JP3123092B2 (ja) | 2001-01-09 |
Family
ID=12559076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03039654A Expired - Fee Related JP3123092B2 (ja) | 1991-03-06 | 1991-03-06 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5210053A (ja) |
| JP (1) | JP3123092B2 (ja) |
| KR (1) | KR960013136B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE150585T1 (de) * | 1990-05-31 | 1997-04-15 | Canon Kk | Verfahren zur herstellung einer halbleitervorrichtung mit einer verdrahtungsstruktur hoher dichte |
| GB9219268D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Semiconductor device incorporating a contact and manufacture thereof |
| KR940010197A (ko) * | 1992-10-13 | 1994-05-24 | 김광호 | 반도체 장치의 제조방법 |
| KR950010858B1 (ko) * | 1992-10-20 | 1995-09-25 | 현대전자산업주식회사 | 반도체 소자의 금속콘택 형성방법 |
| US5633201A (en) * | 1992-11-30 | 1997-05-27 | Hyundai Electronics Industries, Co., Ltd. | Method for forming tungsten plugs in contact holes of a semiconductor device |
| US5595936A (en) * | 1993-08-04 | 1997-01-21 | Hyundai Electronics Industries Co., Ltd. | Method for forming contacts in semiconductor device |
| JPH07297194A (ja) * | 1994-04-25 | 1995-11-10 | Sony Corp | マルチチャンバー装置及び半導体装置の製造方法 |
| US5571751A (en) * | 1994-05-09 | 1996-11-05 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
| KR0138307B1 (ko) * | 1994-12-14 | 1998-06-01 | 김광호 | 반도체 장치의 측면콘택 형성방법 |
| JPH08236622A (ja) * | 1995-02-28 | 1996-09-13 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| US5591673A (en) * | 1995-07-05 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Tungsten stud process for stacked via applications |
| JP3344615B2 (ja) * | 1995-12-12 | 2002-11-11 | ソニー株式会社 | 半導体装置の製造方法 |
| US6090700A (en) * | 1996-03-15 | 2000-07-18 | Vanguard International Semiconductor Corporation | Metallization method for forming interconnects in an integrated circuit |
| US5950099A (en) * | 1996-04-09 | 1999-09-07 | Kabushiki Kaisha Toshiba | Method of forming an interconnect |
| JP3068462B2 (ja) * | 1996-05-29 | 2000-07-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6121129A (en) * | 1997-01-15 | 2000-09-19 | International Business Machines Corporation | Method of contact structure formation |
| US6197639B1 (en) * | 1998-07-13 | 2001-03-06 | Samsung Electronics Co., Ltd. | Method for manufacturing NOR-type flash memory device |
| US6223432B1 (en) * | 1999-03-17 | 2001-05-01 | Micron Technology, Inc. | Method of forming dual conductive plugs |
| JP5560595B2 (ja) * | 2009-06-18 | 2014-07-30 | 富士電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3769108A (en) * | 1971-12-03 | 1973-10-30 | Bell Telephone Labor Inc | Manufacture of beam-crossovers for integrated circuits |
| US4265935A (en) * | 1977-04-28 | 1981-05-05 | Micro Power Systems Inc. | High temperature refractory metal contact assembly and multiple layer interconnect structure |
| US5063175A (en) * | 1986-09-30 | 1991-11-05 | North American Philips Corp., Signetics Division | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material |
-
1991
- 1991-03-06 JP JP03039654A patent/JP3123092B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-04 KR KR92003522A patent/KR960013136B1/ko not_active IP Right Cessation
- 1992-03-05 US US07/846,083 patent/US5210053A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04277623A (ja) | 1992-10-02 |
| KR960013136B1 (en) | 1996-09-30 |
| US5210053A (en) | 1993-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JP2623812B2 (ja) | 半導体装置の製造方法 | |
| US6184127B1 (en) | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| US6121146A (en) | Method for forming contact plugs of a semiconductor device | |
| JP4550185B2 (ja) | Ｄｒａｍ装置の製造方法 | |
| US6008114A (en) | Method of forming dual damascene structure | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH08227938A (ja) | 半導体装置及びその製造方法 | |
| US6395598B1 (en) | Semiconductor device and method for fabricating the same | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| JP3215320B2 (ja) | 半導体装置の製造方法 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| JP2000003961A (ja) | 集積回路およびその製造方法 | |
| JPH10242269A (ja) | 半導体装置の製造方法 | |
| US6025272A (en) | Method of planarize and improve the effectiveness of the stop layer | |
| US6323540B1 (en) | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure | |
| JP3831966B2 (ja) | 半導体装置とその製造方法 | |
| JPH11111921A (ja) | 半導体装置 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JP3235542B2 (ja) | 半導体装置およびその製造方法 | |
| JP2695861B2 (ja) | 半導体装置の製造方法 | |
| JP2755226B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
| LAPS | Cancellation because of no payment of annual fees |