KR940010197A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR940010197A
KR940010197A KR1019920018791A KR920018791A KR940010197A KR 940010197 A KR940010197 A KR 940010197A KR 1019920018791 A KR1019920018791 A KR 1019920018791A KR 920018791 A KR920018791 A KR 920018791A KR 940010197 A KR940010197 A KR 940010197A
Authority
KR
South Korea
Prior art keywords
dielectric film
active region
semiconductor device
thickness
conductive electrode
Prior art date
Application number
KR1019920018791A
Other languages
English (en)
Inventor
이승구
오경석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920018791A priority Critical patent/KR940010197A/ko
Priority to JP25574993A priority patent/JPH06204347A/ja
Priority to US08/135,495 priority patent/US5444020A/en
Publication of KR940010197A publication Critical patent/KR940010197A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching

Abstract

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 두개 이상의 서로 다른 깊이의 콘택-홀(Contact-ho1e)을 오픈(open)하는 방법으로서 활성 영역이 형성된 반도체 기판 상에 도전전극이 유전막으로 둘러싸여 형성되고 상기 활성 영역상의 유전막 두께와 도전전극 상의 유전막 두께가 서로 다른 반도체 장치에 있어서, 상기 유전막이 상대적으로 두꺼운 영역의 상부를 소정의 두께로 얇게 만들어서 한번의 콘택-홀 형성 공정으로 모든 콘택-홀을 오픈시키는 것을 특징으로 한다.
따라서, 상기한 본 발명의 방법에 의하면 콘택-홀의 두전패턴 형성시 미스얼라인을 크게 개선시킬 수 있으며, 도전패턴과 콘택-홀간에 원하는 오버랩 형상을 형성시킬 수 있으므로 도전패턴간의 단락 및 실패 등을 방지할 수 있다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제8도는 본 발명의 방법에 의한 반도체 장치의 콘택 홀 형성 방법의 공정 순서 단면을 도시하고 있다.

Claims (9)

  1. 활성 영역이 형성된 반도체 기판 상에 도전전극이 유전막으로 둘러싸여 형성되고 상기 활성 영역상의 유전막 두께와 도전전극 상의 유전막 두께가 서로 다른 반도체 장치에서, 상기 유전막이 상대적으로 두꺼운 영역의 상부를 소정의 두께로 얇게 만들어서 한번의 콘택-홀 형성 공정으로 모든 콘택-홀을 오픈시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 두꺼운 유전막을 일부 제거하여 상기 상대적으로 얇은 유전막 두께와 같은 정도의 유전막을 잔류시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제2항에 있어서, 상기 등방성 식각 및 이방성 식각으로 이루어진 일 군의 식각 공정에서 선택된 어느 하나로써 상기 두꺼운 유전막의 일부를 제거시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제2항에 있어서, 등방성 식각 및 이방성 식각을 혼합하여 상기 두꺼운 유전막의 일부를 제거시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 활성 영역이 형성된 반도체 기판 상에 두전전극이 유전막으로 둘러싸여 형성되고 상기 활성 영역상의 유전막 두께가 도전전극상의 유전막두께보다 더 두꺼운 반도체 장치에서, 상기 활성 영역상의 유전막을 소정의 두께로 얇게 형성하는 제1사진식각 공정과, 상기 도전전극과 활성 영역을 각각 도전접촉하기 위한 콘택-홀을 동시에 오픈시키는 제2사진식각 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제5항에 있어서, 상기 활성 영역 상의 유전막을 일부 제거하여 상기 도전전극 상의 유전막 두께와 같은 정도의 유전막을 잔류시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제6항에 있어서, 등방성 식각 및 이방성 식각으로 이루어진 일 군의 식각 공정에서 선택된 어느 하나로서 활성 영역 상부에 있는 유전막의 일부를 제거시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제6항에 있어서, 등방성 식각 및 이방성 식각을 혼합하여 상기 활성 영역 상부에 있는 유전막의 일부를 제거시키는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 활성 영역이 형성된 반도체 기판 상에 도전전극이 유전막으로 둘러싸여 형성되고 상기 활성 영역상의 유전막 두께가 도전전극 상의 유전막 두께보다 더 두꺼운 반도체 장치에 있어서, 상기 활성 영역 상의 유전막을 소정의 두꺼운 얇게 형성하는 제1사진식각 공정과, 상기 도전전극과 활성 영역을 각각 도전접촉하기 위한 콘택-홀을 동시에 오픈시키는 제2산식각 공정 및 도전 물질을 침적하여 상기 하나의 콘택 홀 패턴에 마스크를 얼라인하여 모든 도전패턴을 동시에 형성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018791A 1992-10-13 1992-10-13 반도체 장치의 제조방법 KR940010197A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920018791A KR940010197A (ko) 1992-10-13 1992-10-13 반도체 장치의 제조방법
JP25574993A JPH06204347A (ja) 1992-10-13 1993-10-13 コンタクトホールを形成する方法
US08/135,495 US5444020A (en) 1992-10-13 1993-10-13 Method for forming contact holes having different depths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018791A KR940010197A (ko) 1992-10-13 1992-10-13 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR940010197A true KR940010197A (ko) 1994-05-24

Family

ID=19341071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018791A KR940010197A (ko) 1992-10-13 1992-10-13 반도체 장치의 제조방법

Country Status (3)

Country Link
US (1) US5444020A (ko)
JP (1) JPH06204347A (ko)
KR (1) KR940010197A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US6153501A (en) * 1998-05-19 2000-11-28 Micron Technology, Inc. Method of reducing overetch during the formation of a semiconductor device
US5897374A (en) * 1995-05-22 1999-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical via/contact with undercut dielectric
US5722162A (en) * 1995-10-12 1998-03-03 Fujitsu Limited Fabrication procedure for a stable post
US5994228A (en) 1997-04-11 1999-11-30 Vanguard International Semiconductor Corporation Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes
JP3050161B2 (ja) 1997-04-18 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
US6300235B1 (en) 1997-06-30 2001-10-09 Siemens Aktiengesellschaft Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
JP3298472B2 (ja) * 1997-09-26 2002-07-02 関西日本電気株式会社 絶縁ゲート型半導体装置の製造方法
KR100273703B1 (ko) * 1997-12-12 2001-03-02 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법
US6605541B1 (en) * 1998-05-07 2003-08-12 Advanced Micro Devices, Inc. Pitch reduction using a set of offset masks
CN100377316C (zh) * 1998-05-12 2008-03-26 世界先进积体电路股份有限公司 形成多个不同深度接触窗的方法
KR100526574B1 (ko) * 1998-06-30 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 콘택 홀 형성 방법
JP2000058783A (ja) * 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6153516A (en) * 1998-09-10 2000-11-28 Vanguard International Semiconductor Corporation Method of fabricating a modified polysilicon plug structure
JP3704030B2 (ja) * 2000-07-24 2005-10-05 シャープ株式会社 半導体装置の製造方法
KR100425935B1 (ko) * 2001-06-29 2004-04-03 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
CN104561896A (zh) * 2014-12-31 2015-04-29 昆山国显光电有限公司 用于蒸镀的掩膜板及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5732642A (en) * 1980-08-06 1982-02-22 Seiko Epson Corp Semiconductor device
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
JPH0727908B2 (ja) * 1986-12-15 1995-03-29 三洋電機株式会社 半導体装置の製造方法
JPS63299251A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 半導体装置の製造方法
US5320979A (en) * 1987-07-20 1994-06-14 Nippon Telegraph And Telephone Corporation Method of connecting wirings through connection hole
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
JPH01214046A (ja) * 1988-02-22 1989-08-28 Nec Corp 半導体装置の製造方法
JPH027432A (ja) * 1988-06-24 1990-01-11 Nec Corp 半導体装置の製造方法
JPH02105520A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体装置の製造方法
JPH02134849A (ja) * 1988-11-15 1990-05-23 Nec Corp 半導体装置
JPH02151034A (ja) * 1988-12-01 1990-06-11 Toshiba Corp 半導体装置の製造方法
JP2578193B2 (ja) * 1989-02-01 1997-02-05 沖電気工業株式会社 半導体素子の製造方法
US4933297A (en) * 1989-10-12 1990-06-12 At&T Bell Laboratories Method for etching windows having different depths
JP2892421B2 (ja) * 1990-02-27 1999-05-17 沖電気工業株式会社 半導体素子の製造方法
JPH0463462A (ja) * 1990-07-03 1992-02-28 Oki Electric Ind Co Ltd スルーホールの形成方法
JPH0483336A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法
NL9100241A (nl) * 1991-02-12 1991-08-01 Koninkl Philips Electronics Nv Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
JP3123092B2 (ja) * 1991-03-06 2001-01-09 日本電気株式会社 半導体装置の製造方法
JP3086747B2 (ja) * 1992-05-07 2000-09-11 三菱電機株式会社 半導体装置およびその製造方法
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure

Also Published As

Publication number Publication date
JPH06204347A (ja) 1994-07-22
US5444020A (en) 1995-08-22

Similar Documents

Publication Publication Date Title
KR940010197A (ko) 반도체 장치의 제조방법
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
KR960002599A (ko) 서브미크론 상호연결의 선택적 간극 충진을 위한 2단계 마스킹 방법
KR960026873A (ko) 집적회로. 집적회로용 캐패시터 및 캐패시터 제조 방법
KR960008417A (ko) 반도체소자의 캐패시터 제조방법
US6008121A (en) Etching high aspect contact holes in solid state devices
KR100482029B1 (ko) 엠아이엠 캐패시터 형성방법
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
KR970052384A (ko) 반도체장치의 콘택홀 형성방법
KR970053515A (ko) 반도체소자 제조방법
KR960011471B1 (ko) 반도체 기억장치 제조방법
KR970052506A (ko) 반도체 소자의 콘택홀 형성 방법
KR0140729B1 (ko) 미세콘택 형성방법
KR20000002275A (ko) 반도체 메모리 제조방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR940012499A (ko) 콘택홀 형성방법
KR960026210A (ko) 미세콘택 형성방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR960026212A (ko) 반도체 소자의 콘택홀 형성방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR960026804A (ko) 반도체소자의 스택 캐패시터 제조방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR980006357A (ko) 디램의 캐패시터 형성방법
KR960026161A (ko) 반도체 소자의 콘택홀 형성방법
KR930022473A (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application