JPH02134849A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02134849A JPH02134849A JP28946988A JP28946988A JPH02134849A JP H02134849 A JPH02134849 A JP H02134849A JP 28946988 A JP28946988 A JP 28946988A JP 28946988 A JP28946988 A JP 28946988A JP H02134849 A JPH02134849 A JP H02134849A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer wiring
- wiring
- upper layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 59
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 abstract description 4
- 150000002736 metal compounds Chemical class 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関する。
半導体装置の高集積化、微細化に伴って多層配線におけ
る下層配線と上層配線との接続が問題になっている。特
に、高アスペクト比を有し、かつ深さの異なる微細なコ
ンタクト孔またはスルーホールによって上層配線と下層
配線との接続が問題となっている。
る下層配線と上層配線との接続が問題になっている。特
に、高アスペクト比を有し、かつ深さの異なる微細なコ
ンタクト孔またはスルーホールによって上層配線と下層
配線との接続が問題となっている。
従来の多層配線における下層配線と上層配線との接続に
ついて図面を用いて説明する。
ついて図面を用いて説明する。
第３図は従来の半導体装置の配線接続部分の第１の例の
断面図である。
断面図である。
半導体基板上に形成されている第１の層間絶縁膜１の上
に第１の下層配線２、第２の層間絶縁膜３、第２の下層
配線、第３の層間絶縁膜５、第３の下層配線６、第４の
層間絶縁膜７を順次形成し、第１乃至第３の下層配線２
，４．６に達するコンタクト孔をあける。中間的な深さ
を有するコンタクト孔、例えば第２の下層配線４に対し
てあけられたコンタクト孔が完全に埋まるまで選択的に
金属または金属化合物の埋込み導体８を成長させる。す
ると深いコンタクト孔は完全に埋まらず、浅いコンタク
ト孔の所では第４の層間絶縁膜７の上にまで埋込み導体
８が成長して、きのこ形になる。この上に第１の上層配
線９を形成し、第５の層間絶縁膜１０を形成し、その上
に第２の上層配線１１を形成する。
に第１の下層配線２、第２の層間絶縁膜３、第２の下層
配線、第３の層間絶縁膜５、第３の下層配線６、第４の
層間絶縁膜７を順次形成し、第１乃至第３の下層配線２
，４．６に達するコンタクト孔をあける。中間的な深さ
を有するコンタクト孔、例えば第２の下層配線４に対し
てあけられたコンタクト孔が完全に埋まるまで選択的に
金属または金属化合物の埋込み導体８を成長させる。す
ると深いコンタクト孔は完全に埋まらず、浅いコンタク
ト孔の所では第４の層間絶縁膜７の上にまで埋込み導体
８が成長して、きのこ形になる。この上に第１の上層配
線９を形成し、第５の層間絶縁膜１０を形成し、その上
に第２の上層配線１１を形成する。
この従来の多Ｒ配線形成法では、中間の深さのコンタク
ト孔を基準にして埋込み導体８を形成するので、これよ
り深いコンタクト孔の所では、第１の上層配線９が段切
れを生じて第１の下層配線２と電気的に接続し２ないと
いう問題を生じる。この問題を解決するために、次のよ
うな方法が採用されている。
ト孔を基準にして埋込み導体８を形成するので、これよ
り深いコンタクト孔の所では、第１の上層配線９が段切
れを生じて第１の下層配線２と電気的に接続し２ないと
いう問題を生じる。この問題を解決するために、次のよ
うな方法が採用されている。
第４図は従来の半導体装置の配線接続部分の第２の例の
断面図である。
断面図である。
第１の例と同様にしてコンタクト孔をあけた後、コンタ
クト孔内の側壁に半導体もしくは金属化合物の導体薄膜
１２を形成した後、選択的に金属物質または金属化合物
の埋込み導体８を成長させる。このようにすると、コン
タクト孔の上端部の導体薄膜１２からコンタクト孔の外
部に向っても同様に選択的に埋込み導体８が成長するた
め、コンタクト孔内部が完全に埋込まれた時点ではコン
タクト孔上部に巨大な突出物が形成された構造となる。
クト孔内の側壁に半導体もしくは金属化合物の導体薄膜
１２を形成した後、選択的に金属物質または金属化合物
の埋込み導体８を成長させる。このようにすると、コン
タクト孔の上端部の導体薄膜１２からコンタクト孔の外
部に向っても同様に選択的に埋込み導体８が成長するた
め、コンタクト孔内部が完全に埋込まれた時点ではコン
タクト孔上部に巨大な突出物が形成された構造となる。
上述した従来の下層配線と上層配線との接続構造では、
第３図の様な場合、第１の下層配線２に開孔したコンタ
クト孔部分では埋込みが不十分であるため、電気的接続
をとるための第１の上層配線９が段切れを生じることが
ある。一方、第３の下層配線６に開孔したコンタクト孔
部分では、２択成長させた物質がコンタクト孔から突出
し、この上部に接続される第１の上層配線９は、このコ
ンタクト孔部分で盛上った構造となり、上部に平坦なる
第５の層間絶縁膜１０を形成し、第２の上層配線１１を
施した場合、第１の上層配線つと第２の上層配線１１と
の間で短絡を生じるか、または十分なる絶縁耐圧が得ら
れないという欠点がある。
第３図の様な場合、第１の下層配線２に開孔したコンタ
クト孔部分では埋込みが不十分であるため、電気的接続
をとるための第１の上層配線９が段切れを生じることが
ある。一方、第３の下層配線６に開孔したコンタクト孔
部分では、２択成長させた物質がコンタクト孔から突出
し、この上部に接続される第１の上層配線９は、このコ
ンタクト孔部分で盛上った構造となり、上部に平坦なる
第５の層間絶縁膜１０を形成し、第２の上層配線１１を
施した場合、第１の上層配線つと第２の上層配線１１と
の間で短絡を生じるか、または十分なる絶縁耐圧が得ら
れないという欠点がある。
また、第４図のような場合、コンタクト孔上部に巨大な
突出物が形成されてしまうため、上に述べた様な欠点が
同様に生じる。
突出物が形成されてしまうため、上に述べた様な欠点が
同様に生じる。
本発明は、半導体素子が形成されている半導体基板上に
層間絶縁膜を介して前記半導体素子に接続する複数層の
下層配線が形成され、前記下層配線と電気的接続を行う
ために前記層間絶縁膜に複数の深さの異なるコンタクト
孔が形成され、前記コンタクト孔が導体によって埋込ま
れ、該導体と接続する上層配線が形成されている多層配
線構造を有する半導体装置において、前記複数のコンタ
クト孔のうち最も浅いコンタクト孔においては底面にの
み導体薄膜が形成され、酸膜も浅いコンタクト孔より深
いコンタクト孔においては底面より前記最も浅いコンタ
クト孔の底面と同等の深さまでコンタクト孔側壁に導体
薄膜が形成されて構成されるものである。
層間絶縁膜を介して前記半導体素子に接続する複数層の
下層配線が形成され、前記下層配線と電気的接続を行う
ために前記層間絶縁膜に複数の深さの異なるコンタクト
孔が形成され、前記コンタクト孔が導体によって埋込ま
れ、該導体と接続する上層配線が形成されている多層配
線構造を有する半導体装置において、前記複数のコンタ
クト孔のうち最も浅いコンタクト孔においては底面にの
み導体薄膜が形成され、酸膜も浅いコンタクト孔より深
いコンタクト孔においては底面より前記最も浅いコンタ
クト孔の底面と同等の深さまでコンタクト孔側壁に導体
薄膜が形成されて構成されるものである。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例の製造方法を
説明するための工程順に示した断面図である。
説明するための工程順に示した断面図である。
まず、第１図（ａ）に示すように、半導体基板上に形成
された第１の層間絶縁膜１の上に、第１の下層配線２、
第２の層間絶縁膜３、第２の下層配線４、第３の層間絶
縁膜５、第３の下層配線６、第４の層間絶縁膜７を従来
と同様に形成する。そして、第１．第２．第３の下層配
線２゜４．６上に深さの異なるコンタクト孔を開孔した
後、半導体または金属化合物の導体薄Ｊｌｉ１２（例え
ば、多結晶シリコン）を全面に成長させ、ホトレジスト
１３を塗布し、コンタク）・孔中にホトレジストを充填
する。
された第１の層間絶縁膜１の上に、第１の下層配線２、
第２の層間絶縁膜３、第２の下層配線４、第３の層間絶
縁膜５、第３の下層配線６、第４の層間絶縁膜７を従来
と同様に形成する。そして、第１．第２．第３の下層配
線２゜４．６上に深さの異なるコンタクト孔を開孔した
後、半導体または金属化合物の導体薄Ｊｌｉ１２（例え
ば、多結晶シリコン）を全面に成長させ、ホトレジスト
１３を塗布し、コンタク）・孔中にホトレジストを充填
する。
次に、第１図（ｂ）に示すように、ホトレジスト１３を
エッチバックし、平坦部のホ１へレジスト１３を除去し
、コンタクト孔内部のみにホトレジスト１３を残す。
エッチバックし、平坦部のホ１へレジスト１３を除去し
、コンタクト孔内部のみにホトレジスト１３を残す。
次に、第１図（Ｃ）に示すように、異方性エツチングに
より導体薄膜１２をエツチングし、平坦部のそれを除去
すると同時に、最も浅いコンタクト孔のコンタクト孔側
壁に形成された導体薄膜１２がすべてエツチングされる
までエツチングを行なう。この時、他のコンタク１〜孔
においては、最も浅いコンタクト孔の底より深い領域に
おいては、導体薄膜１２が残ることになる。
より導体薄膜１２をエツチングし、平坦部のそれを除去
すると同時に、最も浅いコンタクト孔のコンタクト孔側
壁に形成された導体薄膜１２がすべてエツチングされる
までエツチングを行なう。この時、他のコンタク１〜孔
においては、最も浅いコンタクト孔の底より深い領域に
おいては、導体薄膜１２が残ることになる。
次に、第１図（ｄ）に示すように、ホトレジスト１３を
除去した後、コンタクト孔内に選択的に金属物質または
金属化合物（例えばタングステン）埋込み導体８を成長
させる。このとき、最も浅いコンタクト孔はコンタクト
孔の底面部より成長が始まるが、より深いコンタクト孔
では導体薄膜１２の表面より成長が始まる。第１図（ｄ
）には埋込み導体８の成長途中の様子を示しである。
除去した後、コンタクト孔内に選択的に金属物質または
金属化合物（例えばタングステン）埋込み導体８を成長
させる。このとき、最も浅いコンタクト孔はコンタクト
孔の底面部より成長が始まるが、より深いコンタクト孔
では導体薄膜１２の表面より成長が始まる。第１図（ｄ
）には埋込み導体８の成長途中の様子を示しである。
従って、より深いコンタクト孔においては、最も浅いコ
ンタクト孔の底部と同じ深さに存在する導体薄膜１２よ
り上方に向って成長すると同時に、コンタクト孔内の横
方向も向って成長゛するため、最も浅いコンタクト孔の
上端まで埋込み導体８が成長した時には、同時により深
いコンタクト孔も上端まで、それによって充填されるこ
とになる。
ンタクト孔の底部と同じ深さに存在する導体薄膜１２よ
り上方に向って成長すると同時に、コンタクト孔内の横
方向も向って成長゛するため、最も浅いコンタクト孔の
上端まで埋込み導体８が成長した時には、同時により深
いコンタクト孔も上端まで、それによって充填されるこ
とになる。
次に、第１図（ｅ）に示すように、第１の上層配線９を
形成し、第１の上層配線９と下層配線の接続を完了する
。さらに第５の層間絶縁膜］０及び第２の上層配線１１
を形成して配線を完了させる。
形成し、第１の上層配線９と下層配線の接続を完了する
。さらに第５の層間絶縁膜］０及び第２の上層配線１１
を形成して配線を完了させる。
第２図は本発明の第２の実施例の断面図である。
第２の実施例では、拡散層１６及び第１．第２の下層配
線（シリサイド又はポリサイド）２，４と第１の上層配
線９とを本発明の配線接続構造により接続したものであ
る。本発明の構造では拡散層に対しても中間層に存在す
る配線と同時にコンタクト孔部を選択的に成長させた金
属物質又は金属化合物によりすべて平坦に埋込むことが
可能である。
線（シリサイド又はポリサイド）２，４と第１の上層配
線９とを本発明の配線接続構造により接続したものであ
る。本発明の構造では拡散層に対しても中間層に存在す
る配線と同時にコンタクト孔部を選択的に成長させた金
属物質又は金属化合物によりすべて平坦に埋込むことが
可能である。
拡散層に対してコンタクト接続を形成する場合には、半
導体または金属化合物の導体薄膜１２を成長させた後、
拡散層と同一伝導型の不純物をイオン注入し、より深い
拡散層１７を形成することにより拡散層のリーク電流の
増大を防止できる。
導体または金属化合物の導体薄膜１２を成長させた後、
拡散層と同一伝導型の不純物をイオン注入し、より深い
拡散層１７を形成することにより拡散層のリーク電流の
増大を防止できる。
以上説明した様に、本発明は、深さの異なる複数のコン
タクト孔の内壁に半導体もしくは金属化合物の薄膜をコ
ンタクト孔底部より最も浅いコンタクト孔の深さまで形
成した構造を形成した後、金属物質又は金属化合物を選
択的に成長させることにより、深さの異なる複数のコン
タクト孔を同時に、かつ、平坦に金属物質又は金属化合
物を埋込むことが可能となり、第１の上層配線との接続
がコンタクト孔の深さによらず、安定に行なわれ、かつ
、第２の上層配線を形成する場合においてもコンタクト
孔部における第１の上層配線と第２の−ｈＲ配線との絶
縁耐圧を向上させることができるという効果がある。
タクト孔の内壁に半導体もしくは金属化合物の薄膜をコ
ンタクト孔底部より最も浅いコンタクト孔の深さまで形
成した構造を形成した後、金属物質又は金属化合物を選
択的に成長させることにより、深さの異なる複数のコン
タクト孔を同時に、かつ、平坦に金属物質又は金属化合
物を埋込むことが可能となり、第１の上層配線との接続
がコンタクト孔の深さによらず、安定に行なわれ、かつ
、第２の上層配線を形成する場合においてもコンタクト
孔部における第１の上層配線と第２の−ｈＲ配線との絶
縁耐圧を向上させることができるという効果がある。
第１図（ａ）〜（ｅ）は本発明の第１の実施例の製造方
法を説明するための工程順に示した断面図、第２図は本
発明の第２の実施例の断面図、第３図及び第４図はそれ
ぞれ従来の半導体装置の配線接続部分の第１及び第２の
例の断面図である。 １・・・第１の層間絶縁膜、２・・・第１の下層配線、
３・・・第２の層間絶縁膜、４・・・第２の下層配線、
５・・・第３の層間絶縁膜、６・・・第３の下層配線、
７・・・第４の層間絶縁膜、８・・・埋込み導体、９・
・・第１の上層配線、１０・・・第５の層間絶縁膜、１
１・・・第２の上層配線、１２・・・導体薄膜、１４・
・・フィールド酸化膜、１５・・・半導体基板、１６・
・・ソース・ドレイン拡散層、１７・・・深い拡散層、
１８・・・ゲート酸化膜。 情 ／ 図 η３閉 ） ｌθ ニ］ゴ。 躬 ／ 閲 犬■
法を説明するための工程順に示した断面図、第２図は本
発明の第２の実施例の断面図、第３図及び第４図はそれ
ぞれ従来の半導体装置の配線接続部分の第１及び第２の
例の断面図である。 １・・・第１の層間絶縁膜、２・・・第１の下層配線、
３・・・第２の層間絶縁膜、４・・・第２の下層配線、
５・・・第３の層間絶縁膜、６・・・第３の下層配線、
７・・・第４の層間絶縁膜、８・・・埋込み導体、９・
・・第１の上層配線、１０・・・第５の層間絶縁膜、１
１・・・第２の上層配線、１２・・・導体薄膜、１４・
・・フィールド酸化膜、１５・・・半導体基板、１６・
・・ソース・ドレイン拡散層、１７・・・深い拡散層、
１８・・・ゲート酸化膜。 情 ／ 図 η３閉 ） ｌθ ニ］ゴ。 躬 ／ 閲 犬■
Claims (1)
- 半導体素子が形成されている半導体基板上に層間絶縁
膜を介して前記半導体素子に接続する複数層の下層配線
が形成され、前記下層配線と電気的接続を行うために前
記層間絶縁膜に複数の深さの異なるコンタクト孔が形成
され、前記コンタクト孔が導体によって埋込まれ、該導
体と接続する上層配線が形成されている多層配線構造を
有する半導体装置において、前記複数のコンタクト孔の
うち最も浅いコンタクト孔においては底面にのみ導体薄
膜が形成され、該最も浅いコンタクト孔より深いコンタ
クト孔においては底面より前記最も浅いコンタクト孔の
底面と同等の深さまでコンタクト孔側壁に導体薄膜が形
成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28946988A JPH02134849A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28946988A JPH02134849A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02134849A true JPH02134849A (ja) | 1990-05-23 |
Family
ID=17743680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28946988A Pending JPH02134849A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02134849A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374849A (en) * | 1992-03-02 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Conductive layer connection structure of semiconductor device |
| US5444020A (en) * | 1992-10-13 | 1995-08-22 | Samsung Electronics Co., Ltd. | Method for forming contact holes having different depths |
-
1988
- 1988-11-15 JP JP28946988A patent/JPH02134849A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374849A (en) * | 1992-03-02 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Conductive layer connection structure of semiconductor device |
| US5444020A (en) * | 1992-10-13 | 1995-08-22 | Samsung Electronics Co., Ltd. | Method for forming contact holes having different depths |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4977439A (en) | Buried multilevel interconnect system | |
| JPH08204014A (ja) | 半導体装置とその製造方法 | |
| JPH0430426A (ja) | 種々の深さの接点又は溝を選択的に充填する方法 | |
| JPH05211241A (ja) | ビア構成体及びその製造方法 | |
| KR950012918B1 (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 | |
| JPH0214552A (ja) | 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法 | |
| KR100377370B1 (ko) | 중간 레벨 배선패턴의 수가 감소된 반도체 장치 및 그 형성방법 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| JPH02134849A (ja) | 半導体装置 | |
| EP0272051B1 (en) | Reduced area butting contact structure | |
| US6776622B2 (en) | Conductive contact structure and process for producing the same | |
| TW589717B (en) | Semiconductor device and method of fabricating the same | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| KR100602093B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US8685852B2 (en) | Method of forming metal line of semiconductor device | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100863419B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100250746B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100680939B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPH08203997A (ja) | 半導体素子の金属配線形成方法 | |
| KR100252914B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| KR980011860A (ko) | 금속 배선 형성방법 | |
| KR100587660B1 (ko) | 반도체 소자의 컨택 홀형성방법 | |
| JPH06224310A (ja) | 半導体装置の製造方法 | |
| JPH04343251A (ja) | 半導体装置の製造方法 |