KR980011860A

KR980011860A - 금속 배선 형성방법

Info

Publication number: KR980011860A
Application number: KR1019960029222A
Authority: KR
Inventors: 신의용
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1996-07-19
Filing date: 1996-07-19
Publication date: 1998-04-30

Abstract

본 발명은 금속 배선 형성방법에 관한 것으로서, 특히, 에피택셜층을 이용하여 층간 절연막의 평탄도를 향상시켜 콘텍 홀 상에 비아 홀이 적층되도록한 금속 배선 형성방법에 관한 것이다.

이와 같은 본 발명의 실시예에 따른 금속 배선 형성방법은, 금속 배선 형성방법에 있어서, 기판 상에 게이트 전극을 형성한 후, 이온주입 공정을 실시하여 LDD 영역을 형성하는 단계, 상기 게이트 전극 측면에 측벽 스페이서를 형성한 후, 이온주입 공정을 실시하여 소오스와 드레인을 형성하는 단계, 상기 게이트 전극 및, 기판 전면에 HLD막과 BPSG막을 차례로 증착하는 단계, 상기 기판의 소정영역이 노출되도록 상기 BPSG막 및, HLD막에 식각공정을 실시하여 제1콘택 홀을 형성하는 단계, 상기 제1콘택 홀의 소정 높이까지 에피택셜층을 성장시킨 후, 금속물질을 증착하여 제1금속층을 형성하는 단계, 상기 제1금속층 전면에 IMD막을 증착하는 단계, 상기 제1금속층의 노출되도록 상기 제1콘택 홀 상부의 IMD층에 식각공정을 실시하여 제2콘택 홀을 형성하는 단계, 상기 제2콘택 홀에 도전물질을 증착하여 접속 플러그를 형성하는 단계 및, 상기 접속 플러그 및 IMD막 전면에 도전물질을 증착하여 제2금속층을 형성하는 단계를 포함하여 구성된다.

Description

금속 배선 형성방법

본 발명은 금속 배선 형성방법에 관한 것으로서, 특히, 에피택셜층을 이용하여 층간 절연막의 평탄도를 향상시켜 콘택 홀 상에 비아 홀이 적층되도록 금속 배선 형성방법에 관한 것이다. 이하 첨부한 도면을 참조로 하여 종래기술에 의한 금속 배선 형성방법을 알아보기로 한다. 도 1a 내지 1g는 종래기술에 의한 금속 배선 형성 방법을 순차적으로 도시한 공정 단면도이다. 도 1a에 나타난 바와 같이, 필드산화막(2)이 형성된 실리콘 기판(1) 상에 게이트 절연막(3)과 폴리 실리콘막(4) 및, 제1HLD(High temperature Low pressure Dioxide)(5)막을 차례로 형성한 후, 상기 제1HLD(5), 폴리 실리콘막(4) 및, 게이트 절연막(3)에 선택적으로 이방성 식각공정을 실시하여 게이트 전극을 형성한다. 이어서 상기 실리콘 기판(1) 상에 저농도의 이온주입을 실시하여 LLD 영역(6)을 형성한다. 그다음, 도 1b에 도시된 바와 같이, 상기 실리콘 기판(1) 상에 저농도의 이온주입을 실시하여 LLD 영역(6)을 형성한다. 그다음, 도 1b에 도시된 바와 같이, 상기 실리콘 기판(1) 전면에 절연막(7)을 형성한 후, 이방성 식각공정을 실시하여 상기 게이트 전극 측면에 측벽 스페이서(7a)를 형성한다. 그리고 상기 실리콘 기판 상에 고농도의 이온주입 공정을 실시하여 소오스/드레인(8)을 형성한다. 이어서, 도 1c에 도시된 바와 같이, 상기 게이트 전극 및, 실리콘 기판(1) 전면에 제 2 HLD막(9) 및, BPSG막(10)을 증착한다. 그다음, 도 1d에 나타난 바와 같이, 상기 실리콘 기판(1)의 소정영역이 노출되도록 상기 BPSG막(10) 및, 제 2 HLD막(9)에 습식식각과 건식식각 공정을 실시하여 콘택 홀(11)을 형성한다. 도 1e와 같이, 상기 콘택 홀(11) 및, BPSG막(10) 상에 금속물질을 스퍼터링하여 제 1 금속층(12)을 형성한다. 이어서, 도 1f에 나타난 바와 같이, 상기 제 1 금속층(12) 상에 층간 절연막(13)을 형성한 후, 상기 제 1 금속층(12)과의 전기적인 접속을 위하여 상기 제 1 금속층(12)의 소정영역 상에 비아 홀(14)을 형성한다. 그다음 도 1g에 도시된 바와 같이, 상기 비아 홀(14) 및, 층간 절연막(13)상에 금속물질을 스퍼터링하여 제 2 금속층(15)을 형성한다.

종래의 금속 배선 형성방법에 있어서 디자인 룰이 작아질수록 콘택 홀과 비아 홀의 단차피복성(stepcoverage)을 보증할 수 없게 됨에따라, 특히, 주문형 반도체(Application Specific Integrated Circuit) 제품의 경우 콘택 홀(contact hole)과 비아 홀(via hole)의 간격이 0.0㎛ 인 디자인 룰을 이용한 설계가 급증하는 추세에 있다. 그러나 이러한 주문형 반도체 제품의 경우 기존의 공정에서는 생산하기가 어렵 다. 본 발명의 상기 한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 적층된 비아 구조를 구현할 수 있는 금속 배선 형성방법을 제공하는데 그 목적이 있다.

제1a도 내지 제1g도는 종래기술에 의한 금속 배선 형성방법을 도시한 공정 단면도

제2a도 내지 제2h도는 본 발명의 실시예에 따른 금속 배선 형성방법을 도시한 공정 단면도

* 도면의 주요부분에 대한 부호의 설명

20 : 실리콘 기판 21 : 필드 산화막

22 : 게이트 절연막 23 : 폴리실리콘막

24 : 제1HLD막 25 : LLD 영역

26a : 측벽 스페이서 27 : 소오스/드레인

28 : 제2HLD막 29 : BPSG막

30 : 콘택 홀 31 : 에피택셜층

32 : 제1금속층 33 : IMD막

34 : 비아 홀 35 : 접속 플러그

36 : 제2금속층

본 발명의 실시예에 따른 금속 배선 형성방법은, 금속 배선 형성방법에 있어서, 기판 상에 게이트 전극을 형성한 후, 이온주입 공정을 실시하여 LLD 영역을 형성하는 단계; 상기 게이트 전극 측면에 측벽 스페이서를 형성한 후, 이온주입 공정을 실시하여 소오스와 드레인을 형성하는 단계; 상기 게이트 전극 및, 기판 전면에 HLD막과 BPSG막을 차례로 증착하는 단계; 상기 기판의 소정영역이 노출되도록 상기 BPSG막 및, HLD막과 식각공정을 실시하여 제1콘택 홀을 형성하는 단계; 상기 제1콘택 홀의 소정 높이까지 에피택셜을 성장시킨 후, 금속물질을 증착하여 제1금속층을 형성하는 단계; 상기 제1금속층 전면에 IMD막을 증착하는 단계; 상기 제1금속층이 노출되도록 상기 제1콘택 홀 상부의 IMD층에 식각공정을 실시하여 제2콘택 홀을 형성하는 단계; 상기 제2콘택 홀에 도전물질을 증착하여 접속 플러그를 형성하는 단계; 및, 상기 접속 플러그 및, IMD막 전면에 도전물질을 증착하여 제2금속층을 형성하는 단계를 포함하여 구성된다. 이하 첨부한 도면을 참조하여 본 발명을 더욱 상세하게 설명하면 다음과 같다. 도 2a 내지 2g는 본 발명의 실시예에 따른 금속 배선 형성방법을 나타낸 공정 단면도이다. 도 2a에 도시된 바와 같이, 필드산화막(21)이 형성된 실리콘 기판(20) 상에 게이트 절연막(22)과 폴리 실리콘막(23) 및, 제1HLD(High temperature Low pressure Dioxide)(24)막을 차례로 형성한 후, 상기 제1HLD막(24)을 패터닝하여 게이트 전극을 형성한다. 이어서 상기 실리콘 기판 상에 저농도의 이온주입을 실시하여 LDD 영역(25)을 형성한다. 그다음, 도 2b에 도시된 바와 같이, 상기 실리콘 기판(20) 전면에 절연막(26)을 형성한 후, 이방성 식각공정을 실시하여 상기 게이트 전극 측면에 측벽 스페이서(26a)를 형성한다. 그리고 상기 실리콘 기판 상에 고농도의 이온주입 공정을 실시하여 소오스/드레인(27)을 형성한다. 이어서, 도 2c에 도시된 바와 같이, 상기 게이트 전극 및, 실리콘 기판(20) 전면에 제2HLD막(28) 및, BPSG막(29)을 증착한다. 그다음, 도 2d에 나타난 바와 같이, 상기 실리콘 기판(20)의 소정영역이 노출되도록 상기 BPSG막(29) 및, 제 2 HLD막(28)에 식각공정을 실시하여 콘택 홀(30)을 형성한다. 이때, 건식식각 공정만으로 상기 콘택 홀(30)을 형성한다. 이어 도 2e에 도시된 바와 같이, 상기 콘택 홀(30) 내에 시드(seed)로 SiH₄및, Si₂H₆를 사용하여 RTP(Rapid Thermal Proedss)에 적용하여 에피택셜(epitaxial)층(31)을 성장시킨다. 이때, 상기 에피택셜층(31)내의 절반 이상만 성장시켜도 종횡비(aspect-ratio)가 크게 향상되기 때문에 적층된 비아(stacked via)를 구현할 수 있다. 도 2f에 나타난 바와 같이, 상기 에피택셜층(31) 및, BPSG막(29) 상에 금속물질을 증착하여 제 1 금속층(32)을 형성한다. 도 2g에 도시된 바와 같이, 상기 제1금속층(32) 상에 층간 절연이 될 수 있도록 IMD(Inter Metal Dielectric)막(33)을 형성한 후, 콘택 홀(30) 상부의 제1금속층(32) 부분이 노출되도록 상기 IMD막(33)에 식각공정을 실시하여 적층된 형태의 비아 홀(34)을 형성한다. 도 2h에 나타난 바와 같이, 상기 비아 홀(34)내에 도전물질을 증착하여 접속 플러그(35)를 형성한 후, 상기 접속 플러그(35) 및, IMD막(33) 상에 금속물질을 증착하여 제2금속층(36)을 형성한다.

이상 상술한 본 발명의 금속 배선 형성방법은 다음과 같은 효과가 있다.

첫째, 에피택셜층 성장시 RTP에 의한 고농도의 에피택셜층을 성장시킴으로써 콘택 저항을 안정적으로 보상하고 EM(Electro Migration) 특성을 개선할 수 있고 또한, 고온에 의한 공정이 아니므로 열 사이클(heat cycle)에 의한 영향도 제거하여 제품의 신뢰성을 향상시키는 효과가 있다. 둘째, 적층된 비아(stacked via)를 형성함으로써 배선간의 접속시 불필요한 공간 발생으로 인한 집적도를 효율적으로 개선할 수 있는 효과가 있다.

Claims

금속 배선 형성방법에 있어서, (1) 기판 상에 게이트 전극을 형성한 후, 이온주입 공정을 실시하여 LDD 영역을 형성하는 단계 : (2) 상기 게이트 전극 측면에 측벽 스페이서를 형성한 후, 이온주입 공정을 실시하여 소오스와 드레인을 형성하는 단계; (3) 상기 게이트 전극 및, 기판 전면에 HLD막과 BPSG막을 차례로 증착하는 단계; (4) 상기 기판의 소정영역이 노출되도록 상기 BPSG막 및, HLD막과 식각공정을 실시하여 제1콘택 홀을 형성하는 단계; (5) 상기 제1콘택 홀의 소정 높이까지 에피택셜층을 성장시킨 후, 금속물질을 증착하여 제1금속층을 형성하는 단계; (6) 상기 제1금속층 전면에 IMD막을 증착하는 단계; (7) 상기 제1금속층이 노출되도록 상기 제1콘택홀 상부의 IMD층에 식각공정을 실시하여 제2콘택 홀을 형성하는 단계; (8) 상기 제2콘택 홀에 도전물질을 증착하여 접속 플러그를 형성하는 단계; 및, (9) 상기 접속 플러그 및, IMD막 전면에 도전물질을 증착하여 제2금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속 배선 형성방법.
제1항에 있어서, 제 (5) 단계에서 상기 에피택셜 성장시 RTP 공정으로 SiH₄및, Si₂H₆중 어느 하나를 씨드(Seed)로 사용하는 것을 특징으로 하는 금속 배선 형성방법.
제1항에 있어서, 제 (4) 및, (7) 단계에서 상기 제1 및, 제2콘택 홀 형성시 이방성 식각공정만으로 형성하는 것을 특징으로 하는 금속 배선 형성방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임