KR100209722B1 - 반도체 소자의 커패시터 제조 방법 - Google Patents

반도체 소자의 커패시터 제조 방법 Download PDF

Info

Publication number
KR100209722B1
KR100209722B1 KR1019960067947A KR19960067947A KR100209722B1 KR 100209722 B1 KR100209722 B1 KR 100209722B1 KR 1019960067947 A KR1019960067947 A KR 1019960067947A KR 19960067947 A KR19960067947 A KR 19960067947A KR 100209722 B1 KR100209722 B1 KR 100209722B1
Authority
KR
South Korea
Prior art keywords
layer
bst
capacitor
insulating
semiconductor device
Prior art date
Application number
KR1019960067947A
Other languages
English (en)
Other versions
KR19980049255A (ko
Inventor
오기영
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960067947A priority Critical patent/KR100209722B1/ko
Publication of KR19980049255A publication Critical patent/KR19980049255A/ko
Application granted granted Critical
Publication of KR100209722B1 publication Critical patent/KR100209722B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 커패시터에 관한 것으로, 특히 커패시터의 상부, 하부 전극층과 유전체층을 일체형으로 구성하여 공정을 단순화한 반도체 소자의 커패시터 제조 방법에 관한 것이다.
이와 같은 본 발명의 반도체 소자의 커패시터 제조 방법은 게이트 및 그 양측의 소오스, 드레인을 구비한 셀 트랜지스터들이 구성된 반도체 기판상에 절연층을 형성하는 공정과, 상기 소오스의 상측의 절연층을 선택적으로 제거하여 콘택홀을 형성하고 상기 콘택홀을 포함하는 전면에 폴리 실리콘층을 형성하는 공정과, 상기 폴리 실리콘층을 에치백하여 상기의 콘택홀이 완전 매립되는 플러그층을 형성하는 공정과, 상기 플러그층을 포함하는 절연층상에 제1도전성 BST층, 절연성의 BST층, 제2도전성 BST층을 차례로 하나의 공정 단계(In-situ)로 형성하고 선택적으로 제거하는 공정으로 포함하여 이루어진다.

Description

반도체 소자의 커패시터 제조 방법
본 발명은 반도체 소자의 커패시터에 관한 것으로, 특히 커패시터의 상부, 하부 전극층과 유전체층을 일체형으로 구성하여 공정을 단순화한 반도체 소자의 커패시터 제조방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 커패시터에 관하여 설명하면 다음과 같다.
제1a도 내지 제1e도는 종래 기술의 반도체 소자의 커패시터의 공정 단면도이다.
먼저, 제1a도에서와 같이, 게이트(2) 및 그 양측의 소오스(3), 드레인(4)을 구비한 셀 트랜지스터가 구성된 반도체 기판(1)상에 절연층(5)을 형성한다.
그리고 제1b도에서와 같이, 상기 소오스(3)의 상측의 절연층(5)을 선택적으로 제거하여 콘택홀을 형성하고 상기 콘택홀을 포함하는 전면에 폴리 실리콘층(6)을 형성한다.
이어, 제1c도에서와 같이, 상기의 폴리 실리콘층(6)을 에치백하여 상기의 콘택홀이 완전 매립되는 플러그층(7)을 형성한다.
이때, 플러그층(7)은 상기의 소오스(3)에 콘택된다.
그리고 제1d도에서와 같이, 상기의 플러그층(7)을 포함하는 절연층(5)의 전면에 금속 베리어층(8), 하부 전극층(9)을 차례로 형성하고 선택적으로 제거하여 금속 베리어층(8)을 통하여 플러그층(7)에 연결되는 하부 전극을 형성한다.
이어, 제1e도에서와 같이, 상기의 하부 전극을 포함하는 전면에 강유전체층(10)을 형성하고 상기의 강유전체층(10)상에 상부 전극층(11)을 형성한다.
상기와 같은 종래 기술의 반도체 소자의 커패시터는 하부 전극을 금속으로 구성하고 플러그층(7)을 폴리 실리콘을 사용하므로 그 중간에 금속 베리어층(8)을 형성하여 두층들의 점착성 및 전기적인 특성을 향상시켰다.
이와 같은 종래 기술의 반도체 소자의 커패시터는 플러그층으로 폴리 실리콘을 사용하고 하부 전극을 금속층으로 형성하여 그 사이에 금속 베리어층을 형성하여 공정이 복잡해지고, 상기 금속 베리어층의 측면이 노출되어 전기적인 특성이 좋지 않게된다.
상기의 금속 베리어층을 형성해야 하므로 전체 커패시터를 형성하는 공정이 여러 단계(플러그층 형성금속 베리어층 형성하부 전극층의 형성하부 전극층 및 금속 베리어층 패터닝강유전체층 형성상부 전극층 형성)로 되어 제조 공정의 측면에서 불리하다.
본 발명은 상기와 같은 종래 기술의 반도체 소자의 커패시터의 문제점을 해결하기 위하여 안출한 것으로, 커패시터의 상부, 하부 전극층과 유전체층을 일체형으로 구성하여 공정을 단순화한 반도체 소자의 커패시터 제조 방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1e도는 종래 기술의 반도체 소자의 커패시터의 공정 단면도.
제2a도 내지 제2e도는 본 발명에 따른 반도체 소자의 커패시터의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 필드 산화막
22 : 드레인 23 : 게이트
24 : 소오스 25 : 절연층
26 : 플러그층 27a : 제1도전성 BST층
27b : 제2도전성 BST층 28 : BST층
커패시터를 형성하기 위한 공정을 단순화시키기 위한 본 발명의 반도체 소자의 커패시터의 제조 방법은 게이트 및 그 양측의 소오스, 드레인을 구비한 셀 트랜지스터들이 구성된 반도체 기판상에 절연층을 형성하는 공정과, 상기 소오스의 상측의 절연층을 선택적으로 제거하여 콘택홀을 형성하고 상기 콘택홀을 포함하는 전면에 폴리 실리콘층을 형성하는 공정과, 상기 폴리 실리콘층을 에치백하여 상기의 콘택홀이 완전 매립되는 플러그층을 형성하는 공정과, 상기 플러그층을 포함하는 절연층상에 제1도전성 BST층, 절연성의 BST층, 제2도전성 BST층을 차례로 하나의 공정 단계(In-situ)로 형성하고 선택적으로 제거하는 공정으로 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 커패시터 제조 방법에 관하여 상세히 설명하면 다음과 같다.
제2a도 내지 제2e도는 본 발명에 따른 반도체 소자의 커패시터의 공정 단면도이다.
본 발명의 반도체 소자의 커패시터는 하부 전극, 유전체층, 상부 전극의 형성 공정을 일체화한 것으로 먼저, 제2a도에서와 같이, 게이트(23) 및 그 양측의 소오스(24), 드레인(22)을 구비한 셀 트랜지스터들이 구성된 반도체 기판(20)상에 절연층(25)을 형성한다.
그리고 상기 소오스(24)의 상측의 절연층(25)을 선택적으로 제거하여 콘택홀을 형성하고 상기 콘택홀을 포함하는 전면에 폴리 실리콘층을 형성한다.
이어, 상기의 폴리 실리콘층을 에치백하여 상기의 콘택홀이 완전 매립되는 플러그층(26)을 형성한다.
이때, 플러그층(26)은 상기의 소오스(24)에 콘택된다.
그리고 제2b도에서와 같이, 상기의 플러그층(26)을 포함하는 절연층(25)상에 커패시터의 하부 전극을 형성하기 위해 MOCVD 공정으로 제1도전성 BST층(27a)을 형성한다.
이때, MOCVD장치를 이용한 제1도전성 BST층(27a)을 형성 공정은 N2또는 Ar 가스 분위기에서 소오스 가스로 Ba, Sr, Ti를 사용하여 진행한다.
그리고 Nb 또는 Sb를 첨가하여 진행한다.
상기의 N2또는 Ar 가스 분위기에서 공정을 진행하는 것은 플러그층(26)의 표면이 산화하는 것을 막기 위한 것이다.
이어, 제2c도에서와 같이, 상기의 제1도전성 BST층(27a)상에 유전체층을 형성하기 위하여 MOCVD장치를 이용하여 절연성의 BST층(28)을 형성한다.
상기의 절연성의 BST층(28)은 O2가스 분위기에서 Ba, Sr, Ti의 소오스 가스를 사용하여 형성한다.
그리고 제2d도에서와 같이, 상기의 유전체층으로 사용되는 절연성의 BST층(28)상에 MOCVD 공정으로 제2도전성 BST층(27b)을 형성한다.
이때, MOCVD장치를 이용한 제2도전성 BST층(27b)을 형성 공정은 N2또는 Ar 가스 분위기에서 소오스 가스로 Ba, Sr, Ti를 사용하여 진행한다.
그리고 Nb 또는 Sb를 첨가하여 진행한다.
이어, 제2e도에서와 같이, 상기의 제2도전성 BST층(27b), 절연성 BST층(28), 제1도전성 BST층(27a)을 선택적으로 식각하여 커패시터를 형성한다.
상기와 같은 본 발명의 반도체 소자의 커패시터는 상부 전극과 유전체층 그리고 하부 전극을 BST층으로 일체화하여 형성하여 플러그층(26)과의 점착성 및 전기적인 특성을 고려한 베리어층을 형성하지 않는다.
이와 같은 본 발명의 반도체 소자의 커패시터 제조 방법에 따르면 상부 전극, 유전체층 그리고 하부 전극을 일체화하여 형성하여 베리어층을 형성하지 않고 하나의 공정 단계(In-situ)에서 커패시터를 형성할 수 있으므로 공정의 단순화 및 공정 시간 단축 등의 효과가 있다.

Claims (7)

  1. 게이트 및 그 양측의 소오스, 드레인을 구비한 셀 트랜지스터들이 구성된 반도체 기판상에 절연층을 형성하는 공정과, 상기 소오스의 상측의 절연층을 선택적으로 제거하여 콘택홀을 형성하고 상기 콘택홀을 포함하는 전면에 폴리 실리콘층을 형성하는 공정과, 상기 폴리 실리콘층을 에치백하여 상기의 콘택홀이 완전 매립되는 플러그층을 형성하는 공정과, 상기 플러그층을 포함하는 절연층상에 제1도전성 BST층, 절연성의 BST층, 제2도전성 BST층을 차례로 하나의 공정 단계(In-situ)로 형성하고 선택적으로 제거하는 공정으로 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  2. 제1항에 있어서, 제1도전성 BST층은 MOCVD장치를 이용하여 소오스 가스로 Ba, Sr, Ti를 사용하고 Nb 또는 Sb를 혼입시켜 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  3. 제2항에 있어서, MOCVD 공정은 N2또는 Ar 가스 분위기에서 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  4. 제1항에 있어서, 플러그층은 소오스에 콘택되는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  5. 제1항에 있어서, 제1도전성 BST층은 플러그층에 콘택되는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  6. 제1항에 있어서, 절연성의 BST층은 MOCVD장치를 사용하여 O2가스 분위기에서 Ba, Sr, Ti의 소오스 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
  7. 제1항에 있어서, 제2도전성 BST층은 MOCVD 장치를 사용하여 소오스 가스로 Ba, Sr, Ti를 사용하고 Nb 또는 Sb를 혼입시켜 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
KR1019960067947A 1996-12-19 1996-12-19 반도체 소자의 커패시터 제조 방법 KR100209722B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067947A KR100209722B1 (ko) 1996-12-19 1996-12-19 반도체 소자의 커패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067947A KR100209722B1 (ko) 1996-12-19 1996-12-19 반도체 소자의 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR19980049255A KR19980049255A (ko) 1998-09-15
KR100209722B1 true KR100209722B1 (ko) 1999-07-15

Family

ID=19489209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067947A KR100209722B1 (ko) 1996-12-19 1996-12-19 반도체 소자의 커패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100209722B1 (ko)

Also Published As

Publication number Publication date
KR19980049255A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100199346B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR100209722B1 (ko) 반도체 소자의 커패시터 제조 방법
KR19980026333A (ko) 커패시터의 구조 및 제조방법
KR100244426B1 (ko) 반도체 장치의 콘택홀 형성 방법
JP3209639B2 (ja) 半導体装置の製造方法
KR100365409B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100587037B1 (ko) 반도체장치 제조방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100325288B1 (ko) 커패시터 및 그 제조방법
KR920004328B1 (ko) 자기정렬콘택(Self-Aligned Contact) 형성방법
KR100546122B1 (ko) 반도체소자의 캐패시터 형성방법
KR980011860A (ko) 금속 배선 형성방법
JP2000515330A (ja) 導電性層が電気的に絶縁な基板上に設けられ、導体パターンが前記層から形成される電気装置を製造する方法
US6589885B2 (en) Semiconductor device and method in which contact hole is filled with silicon having low impurity concentration
KR960011471B1 (ko) 반도체 기억장치 제조방법
KR100187660B1 (ko) 반도체 소자의 제조방법
KR970004322B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100403355B1 (ko) 반도체소자의제조방법
KR950014268B1 (ko) 콘택형성방법
KR100365418B1 (ko) 반도체소자의캐패시터제조방법
KR100739956B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100236913B1 (ko) 반도체소자의 제조방법
KR930007756B1 (ko) 자기 정렬된 콘택 제조방법
KR20000026675A (ko) 반도체 장치 제조방법
KR20000002783A (ko) 반도체소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090406

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee