JPH11204639A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】本願発明は自己整合的にコンタクトを形成する
際、ゲート電極とコンタクトとがショートすることのな
い半導体装置及びその製造方法を提供する事を目的とす
る。 【解決手段】本願発明は上面に第一の絶縁膜が形成され
た第一のゲート電極と、上面に第三の絶縁膜が形成され
た第二のゲート電極と、全面に形成された層間絶縁膜の
上に形成された配線と、第一のゲート電極と前記第二の
ゲート電極の間を埋め込む様に形成されたコンタクトを
備え、コンタクトは第一のゲート電極の上に形成された
第一の絶縁膜の上面と第三の絶縁膜の上面にも形成さ
れ、かつ、第一及び第二の絶縁膜の上面に形成されたコ
ンタクトの幅は配線に向かって行くに従って幅が狭くな
る事を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、半導体装置及び
その製造方法に関し、特に、コンタクト及びその製造方
法に関する。

【０００２】

【従来の技術】従来例を図を参酌しながら詳細に説明す
る。図１（１）に示した様に、半導体基板１の上に熱酸
化法を用いてゲート絶縁膜２を形成する。次に、ゲート
絶縁膜１の上にＣＶＤ法を用いて導電体３を形成し、更
にその上にＣＶＤ法を用いて絶縁膜４を形成する。ここ
で、導電体３の一部はゲート電極として使用され、絶縁
膜４は導電体３の上面がむき出ししない為のキャップ材
として使用される。

【０００３】次に、図１（２）に示される様に、写真蝕
刻法及び異方性エッチング法を用いて絶縁膜４及び導電
体２及びゲート絶縁膜２をエッチング除去する事によ
り、上に絶縁膜４が形成されたゲート電極を少なくとも
二つ形成する。次に、イオン注入法を用いて、これら二
つのゲート電極に対して自己整合的に拡散層８を形成す
る。次に、これら二つのゲート電極の側面に絶縁膜から
なる側壁７、１７を形成し、更に全面に層間絶縁膜５を
堆積する。

【０００４】次に、図１（３）に示した様に、写真蝕刻
法及び異方性エッチング法を用いて層間絶縁膜５の所定
の位置にコンタクト孔１０を開口する事により、二つの
ゲート電極の間の半導体基板１の上面を露出させる。次
に、ＣＶＤ法を用いてコンタクト孔１０に導電体１１を
埋め込む。以上の様にしてゲート電極の間に対して自己
整合的にコンタクトが形成される。

【０００５】

【発明が解決しようとする課題】しかし、図１（２）で
形成される層間絶縁膜５は必ず均一の厚さで形成される
のではなく、ばらつきを持って形成される。この為、異
方性エッチング法によりコンタクト孔１０を開口する際
（図１（３）参照）に十分にコンタクト孔を開口する
為、通常、オーバーエッチングを行う。これにより、層
間絶縁膜５が薄い部分では半導体基板１までエッチング
して損傷を与えてしまい、この部分のコンタクト抵抗が
所望よりも大きくなってしまう。

【０００６】また、図１（３）に示した様に、自己整合
的コンタクトを形成する際、オーバーエッチングを行う
と、絶縁膜４及び側壁１７の一部がエッチングされてし
まう。最悪の場合、導電体１１と導電体３がショートし
てしまう。

【０００７】本願発明は、上述の問題に鑑みてなされた
ものであり、自己整合的にコンタクトを形成する際、ゲ
ート電極とコンタクトとがショートすることのない半導
体装置及びその製造方法を提供する事を目的とする。

【０００８】

【課題を解決するための手段】上述の目的を達成すべく
本願発明は、半導体基板と、前記半導体基板の表面にそ
れぞれが所定の距離だけ離隔して設けられた第一及び第
二及び第三の拡散層と、前記第一及び前記第二の拡散層
に隣接した前記半導体基板の上に形成された第一のゲー
ト絶縁膜と、前記第一のゲート絶縁膜の上に設けられ、
上面に第一の絶縁膜が形成された第一のゲート電極と、
少なくとも前記第一のゲート電極の側面に形成された第
二の絶縁膜と、前記第二及び前記第三の拡散層に隣接し
た前記半導体基板の上に形成された第二のゲート絶縁膜
と、前記第二のゲート絶縁膜の上に設けられ、上面に第
三の絶縁膜が形成された第二のゲート電極と、少なくと
も前記第二のゲート電極の側面に形成された第四の絶縁
膜と、前記第一の絶縁膜と前記第三の絶縁膜の高さより
も高く形成された層間絶縁膜と、前記層間絶縁膜上に形
成された配線と、前記配線と前記第二の拡散層とを電気
的に接続し、前記第一のゲート電極と前記第二のゲート
電極の間を埋め込む様に形成されたコンタクトと、を備
え、前記コンタクトは、前記第一のゲート電極の上に形
成された第一の絶縁膜の上面と前記第二のゲート電極の
上に形成された第三の絶縁膜の上面にも形成され、か
つ、前記第一及び第二の絶縁膜の上面に形成された前記
コンタクトの幅は前記配線に向かって行くに従って幅が
狭くなる事を特徴としている。

【０００９】また、本願発明は、半導体基板の上にゲー
ト絶縁膜を形成する工程と、前記絶縁膜に第一の導電体
を形成する工程と、前記導電体の上に第一の絶縁膜を形
成する工程と、前記第一の絶縁膜及び前記第一の導電体
をエッチングする事により、上に第一の絶縁膜が形成さ
れた少なくとも二つのゲート電極を形成する工程と、前
記二つのゲート電極に対して自己整合的に拡散層を形成
する工程と、前記二つのゲート電極の側面及び前記ゲー
ト絶縁膜の側面及び前記第一の絶縁膜の側面に第二の絶
縁膜を形成する工程と、少なくとも前記二つのゲート電
極の上に形成された前記第一の絶縁膜の上面より高く第
二の導電体を形成する工程と、前記導電体をエッチング
する事により、前記二つのゲート絶縁膜の間に埋め込ま
れ、かつ、前記二つのゲート電極の上に形成された第一
の絶縁膜の上にも形成され、かつ、前記第一の絶縁膜の
上の部分の幅が狭くなっているコンタクトを形成する工
程と、前記コンタクトの上面まで層間絶縁膜を形成する
工程と、前記層間絶縁膜の上に前記コンタクトと電気的
に接続された配線を形成する工程と、を具備する事を特
徴としている。本願発明は、以上の様に構成されるの
で、自己整合的にコンタクトを形成する際、ゲート電極
とコンタクトとがショートすることのない。

【００１０】

【発明の実施の形態】本願発明にかかる実施形態を図面
を参酌しながら詳細に説明する。図２に本願発明にかか
る製造工程図を示した。図２（１）に示した様に、Ｐ型
半導体基板１００の上に熱酸化法を用いて厚さ８ｎｍ程
度の二酸化シリコンからなるゲート絶縁膜１１０を形成
する。次に、ゲート絶縁膜１１０の上に厚さ１５０ｎｍ
程度の厚さのゲート電極１２０を形成する。ここで、ゲ
ート電極は厚さ１００ｎｍ程度のリン（Ｐ）を含んだポ
リシリコン膜１２１と、厚さ５０ｎｍ程度のタングステ
ンシリサイド（ＷＳｉ）１２２の積層構造からなる。次
に、ゲート電極１２０の上に、ＣＶＤ法を用いて厚さ２
００ｎｍ程度の窒化シリコンからなる窒化膜１３０を形
成する。

【００１１】次に、図２（２）に示した様に、回転塗布
法を用いて窒化膜１３０の上にレジスト（図示せず）を
形成し、写真蝕刻法を用いてレジストを所定の形状にパ
ターニングする。次に、パターニングしたレジストをマ
スクとして使用して、異方性エッチング法、例えばＲＩ
Ｅ法を用いて窒化膜１３０、ゲート電極１２０、及びゲ
ート絶縁膜１００をエッチングする事により、Ｐ型半導
体基板１００の上面を露出させる。次に、ＣＶＤ法を用
いて全面に厚さ４０ｎｍ程度の窒化シリコンからなる窒
化膜１４０を形成する。

【００１２】次に、図３（１）に示した様に、回転塗布
法を用いて全面にレジスト１６０を形成する。次に、写
真蝕刻法を用いてレジスト１６０をパターングして開口
部１７０を形成し、窒化膜１４０の一部を露出させる。
更に、このパターニングしたレジスト１７０をマスクと
して使用して、異方性エッチング法、例えばＲＩＥ法を
用いて窒化膜１４０をエッチングする。この時、開口部
１７０内のゲート電極の側面に形成された窒化膜１４０
のみ残存する。

【００１３】次に、図３（２）に示した様に、アッシン
グ法によりレジスト１７０を剥離した後に、ＣＶＤ法を
用いて、Ｐ型半導体基板１００の表面から高さ８００ｎ
ｍ程度の厚さの導電体１９０を全面に形成する。この導
電体はリン（Ｐ）等の不純物が添加されたポリシリコン
であっても、アルミニウム等の金属であっても良い。更
に、導電体１９０の上に、回転塗布法を用いてレジスト
を塗布した後、写真蝕刻法により、このレジストをパタ
ーニングする。

【００１４】次に、図４に示した様に、パターニングし
たレジストをマスクにして、異方性エッチング法、例え
ばＲＩＥ法を使用して導電体１９０をエッチングする。
この際、導電体１９０を順テーパーとなる様に加工す
る。図４から解る様に、導電体１９０は、所定の距離Ｃ
だけ離隔したゲート電極２５０、２６０の間を埋め込む
様に形成されており、かつ、窒化膜１３０の上にも形成
されている。更に、窒化膜１３０上の導電体１９０の幅
Ｂであるが、上に向かって行くに従い徐々に狭くなり最
後には幅Ａ（＜Ｂ）となる。

【００１５】次に、図５（１）に示した様に、ＣＶＤ法
を用いて厚さ８００ｎｍ程度の層間絶縁膜２１０を形成
する。次に、スパッタ法等を用いて配線２２０を形成し
た後、ＣＭＰ法を用いて導電膜１９０の上面を露出させ
る。これにより、ゲート電極２５０と２６０との間の拡
散層１５０は、コンタクトとして使用される導電体１９
０を介して配線２２０と電気的に接続される。

【００１６】次に、図５（２）に図５（１）のＸＹ断面
を示した。図５（２）に示した様に、半導体基板１００
には素子分離絶縁膜１０２、１０３が形成されている。
また、素子分離絶縁膜１０２と素子分離絶縁膜１０３と
の間に拡散層１５０が形成されている。また、半導体基
板１００の上面には窒化膜１４０が形成されている。こ
の窒化膜１４０は、図５（１）に示した窒化膜１４０を
形成する際に同時に形成される。また、層間絶縁膜２１
０には導電膜１９０が形成されており、その上に配線２
２０が複数形成されている。

【００１７】従来においては、層間絶縁膜の膜厚の不均
一性によりコンタクト孔を所望の形状に加工出来なかっ
たが、本願発明はコンタクトとなる導電体１９０を先に
形成した後に層間絶縁膜を形成している。従って、十分
にコンタクト孔を開口できるので、Ｐ型半導体基板に損
傷を与えてしまいコンタクト抵抗が大きくなる事は無
い。

【００１８】また、図３（１）に示した様に、レジスト
１６０を形成してゲート電極間に開口部を形成した後に
異方性エッチング法、例えばＲＩＥ法を用いて拡散層１
５０を露出させる。この時、Ｐ型半導体基板１００にダ
メージを与えてしまう事が考えれる。しかし、本実施形
態では、窒化膜１４０の厚さは均一なのでオーバーエッ
チングによるＰ型半導体基板１００へのダメージは問題
とならない。更に、窒化膜１３０もエッチングされる事
は少ないので、導電体１９０とゲート電極１２０とがシ
ョートする事は無い。

【００１９】また、図４に示した様に、本願実施形態に
おける導電体１９０は順テーパー形状を有している。導
電体１９０の幅Ｂは開口部１７０の幅に等しく（図３
（１）参照）、ゲート電極間の距離Ｃよりも大きい。従
って、図３（１）に示した様に、開口部１７０を形成す
る際の合わせずれがなくなる。

【００２０】更に、図５（２）に示した様に、導電体１
９０の上部の幅はＡと狭くなっているので、隣の配線と
の距離を狭くできる。従って、配線２２０の配線密度を
高くする事が出来る。

【００２１】

【発明の効果】本願発明は以上の様に構成されるので、
自己整合的にコンタクトを形成する際、ゲート電極とコ
ンタクトとがショートすることのない半導体装置及びそ
の製造方法を提供する事ができる。

【図面の簡単な説明】

【図１】従来における自己整合的コンタクトの製造工程
を示した図である。

【図２】本願発明の実施形態にかかるコンタクトの製造
工程の一部を示した図である。

【図３】本願発明の実施形態にかかるコンタクトの製造
工程の一部を示した図である。

【図４】本願発明の実施形態にかかるコンタクトの製造
工程の一部を示した図である。

【図５】本願発明の実施形態にかかるコンタクトの製造
工程の一部を示した図である。

【符号の説明】

１００ Ｐ型半導体基板 １５０ 拡散層 ２５０、２６０ ゲート電極 １４０ 窒化膜 １９０ 導電体 ２１０ 層間絶縁膜 ２２０ 配線

Claims (2)

【特許請求の範囲】
1. 【請求項１】半導体基板と、 前記半導体基板の表面にそれぞれが所定の距離だけ離隔
   して設けられた第一及び第二及び第三の拡散層と、 前記第一及び前記第二の拡散層に隣接した前記半導体基
   板の上に形成された第一のゲート絶縁膜と、 前記第一のゲート絶縁膜の上に設けられ、上面に第一の
   絶縁膜が形成された第一のゲート電極と、 少なくとも前記第一のゲート電極の側面に形成された第
   二の絶縁膜と、 前記第二及び前記第三の拡散層に隣接した前記半導体基
   板の上に形成された第二のゲート絶縁膜と、 前記第二のゲート絶縁膜の上に設けられ、上面に第三の
   絶縁膜が形成された第二のゲート電極と、 少なくとも前記第二のゲート電極の側面に形成された第
   四の絶縁膜と、 前記第一の絶縁膜と前記第三の絶縁膜の高さよりも高く
   形成された層間絶縁膜と、 前記層間絶縁膜上に形成された配線と、 前記配線と前記第二の拡散層とを電気的に接続し、前記
   第一のゲート電極と前記第二のゲート電極の間を埋め込
   む様に形成されたコンタクトと、を備え、 前記コンタクトは、前記第一のゲート電極の上に形成さ
   れた第一の絶縁膜の上面と前記第二のゲート電極の上に
   形成された第三の絶縁膜の上面にも形成され、かつ、前
   記第一及び第二の絶縁膜の上面に形成された前記コンタ
   クトの幅は前記配線に向かって行くに従って幅が狭くな
   る事を特徴とする半導体装置。
2. 【請求項２】 半導体基板の上にゲート絶縁膜を形成す
   る工程と、 前記絶縁膜に第一の導電体を形成する工程と、 前記導電体の上に第一の絶縁膜を形成する工程と、 前記第一の絶縁膜及び前記第一の導電体をエッチングす
   る事により、上に第一の絶縁膜が形成された少なくとも
   二つのゲート電極を形成する工程と、 前記二つのゲート電極に対して自己整合的に拡散層を形
   成する工程と、 前記二つのゲート電極の側面及び前記ゲート絶縁膜の側
   面及び前記第一の絶縁膜の側面に第二の絶縁膜を形成す
   る工程と、 少なくとも前記二つのゲート電極の上に形成された前記
   第一の絶縁膜の上面より高く第二の導電体を形成する工
   程と、 前記導電体をエッチングする事により、前記二つのゲー
   ト絶縁膜の間に埋め込まれ、かつ、前記二つのゲート電
   極の上に形成された第一の絶縁膜の上にも形成され、か
   つ、前記第一の絶縁膜の上の部分の幅が狭くなっている
   コンタクトを形成する工程と、 前記コンタクトの上面まで層間絶縁膜を形成する工程
   と、 前記層間絶縁膜の上に前記コンタクトと電気的に接続さ
   れた配線を形成する工程と、 を具備する事を特徴とする半導体装置の製造方法。