KR100328819B1 - 반도체장치의배선형성방법 - Google Patents

Abstract

본 발명은 반도체 장치의 배선 형성방법에 관한 것으로, 종래 반도체 장치의 배선 형성방법은 연결하고자 하는 반도체 소자의 특정영역 상부에 텅스텐실리사이드와 다결정실리콘이 적층된 구조의 배선을 형성함으로써, 상기 텅스텐실리사이드와 다결정실리콘의 일함수 차에 의해 배선과 반도체 소자의 특정영역간의 접촉저항이 상대적으로 커 반도체 장치의 특성을 저하시키는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 다수의 반도체 소자가 형성된 기판의 상부에 절연층과 다결정실리콘을 순차적으로 증착하는 분리 및 배선증착단계와; 상기 다결정실리콘과 절연층에 콘택홀을 형성하여 반도체 소자의 특정영역을 노출시키는 접속영역 노출단계와; 상기 콘택홀 및 다결정실리콘의 전면에 실리사이드를 증착하고, 실리사이드 및 다결정실리콘을 패터닝하여 반도체 소자의 특정영역간을 연결하는 배선을 형성하는 배선형성단계를 포함하여 절연층의 상부에만 다결정실리콘을 형성하고, 그 다결정실리콘과 반도체 소자의 특정영역을 텅스텐실리사이드를 사용하여 연결하여, 그 반도체 소자의 특정영역 상부에 위치하는 배선의 구조를 텅스텐실리사이드 단일층으로 형성함으로써, 배선과 반도체 소자의 특정영역의 접촉저항을 줄여 반도체 장치의 특성을 향상시키는 효과가 있다.

Description

반도체 장치의 배선 형성방법

본 발명은 반도체 장치의 배선 형성방법에 관한 것으로, 특히 소자와 소자를 연결하는 내부 배선(interconnection)의 소자의 특정부분과 접하는 면을 단일한 도전체층으로 형성하여 접촉저항을 줄여 반도체 장치의 특성을 향상시키는데 적당하도록 한 반도체 장치의 배선 형성방법에 관한 것이다.

일반적으로, 반도체 장치의 내부 배선을 형성하는 방법은 다수의 소자를 제조한 후, 그 소자의 상부에 절연막을 증착한 다음, 그 절연막에 콘택홀을 형성하여 연결하고자 하는 소자들의 특정영역을 노출시키고, 텅스텐실리사이드와 다결정실리콘을증착한 다음 패터닝하여 형성하였으며, 이와 같이 형성된 배선은 상기 소자의 특정영역과 접하는 부분이 텅스텐실리사이드와 다결정실리콘의 적층구조로 형성되어 그 텅스텐실리사이드와 다결정실리콘의 일함수 차에 의해 상대적으로 접촉저항이 크며, 이와 같은 종래 반도체 장치의 배선 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1c는 종래 반도체 장치의 배선 제조공정 수순단면도로서, 이에 도시한 바와 같이 다수의 반도체 소자가 형성된 기판(1)의 상부에 절연층(2)을 증착하는 단계(도1a)와; 사진식각공정을 통해 상기 절연층(2)의 일부를 식각하여 상기 기판에 제조한 반도체 소자의 특정영역을 노출시키는 콘택홀을 형성하는 단계(도1b)와; 상기 노출된 반도체 소자의 특정영역 및 절연층(2)의 상부전면에 텅스텐실리사이드 (3)와 다결정실리콘(4)을 순차적으로 증착하고, 패터닝하여 상기 노출된 반도체 소자의 특정영역을 연결하는 배선을 형성하는 단계(도1c)로 구성된다.

이하, 상기와 같이 구성된 종래 반도체 장치의 배선 형성방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 기판(1)에 모스 트랜지스터 등의 반도체 소자를 제조하고, 그 반도체 소자가 제조된 기판(1)의 상부에 절연층(2)을 증착한다.

보통 반도체 장치는 각 소자간의 배선을 형성하고 그 배선과는 절연되며, 외부로 부터 신호, 전원전압 등을 인가받기 위한 배선을 따로 형성하며, 이때의 절연층(2)은 소자의 특정 영역간을 연결하는 배선이 반도체 소자의 다른 영역과 분리되도록 하기 위한 것이다.

그 다음, 도1b에 도시한 바와 같이 상기 절연층(2)에 포토레지스트(도면미도시)를 도포하고, 노광 및 현상하여 포토레지스트 패턴을 형성하며, 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 절연층(2)의 일부를 식각하여 반도체 소자의 특정영역을 노출시키는 콘택홀을 형성한다. 도1b에서는 하나의 모스 트랜지스터의 게이트와 다른 모스 트랜지스터의 소스 또는 드레인을 연결하기 위해 상기 두 영역을 노출시키는 것을 예로 들었다.

그 다음, 도1c에 도시한 바와 같이 상기 절연층(2)과 노출된 반도체 소자의 특정영역 상부전면에 텅스텐실리사이드(3)를 형성한다. 이때의 텅스텐실리사이드(3)는 상기 절연층(2)에 형성한 콘택홀을 메우지 않도록 얇은 두께로 형성한다.

그 다음, 상기 텅스텐실리사이드(3)의 상부전면에 다결정실리콘(4)을 증착한다. 이때 다결정실리콘(4)은 상기 콘택홀을 메우도록 두껍게 증착한다.

그 다음, 사진식각공정을 통해 상기 다결정실리콘(4)과 텅스텐실리사이드(3)를 패터닝하여 상기 노출된 반도체 소자의 특정영역을 연결하는 배선을 형성한다.

이와 같은 방법으로 형성되는 반도체 장치의 배선구조는 상기 콘택홀이 형성된 부분인 연결하고자 하는 반도체 소자의 특정영역 상부에 텅스텐실리사이드(3)와 다결정실리콘(4)이 적층된 구조를 갖는 특징이 있다.

상기한 바와 같이 종래 반도체 장치의 배선 형성방법은 연결하고자 하는 반도체 소자의 특정영역 상부에 텅스텐실리사이드와 다결정실리콘이 적층된 구조의 배선을 형성함으로써, 상기 텅스텐실리사이드와 다결정실리콘의 일함수 차에 의해 배선과반도체 소자의 특정영역간의 접촉저항이 상대적으로 커 반도체 장치의 특성을 저하시키는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 반도체 장치의 배선을 그 배선과 반도체 소자의 특정영역이 접하는 면에서 단일한 층의 구조를 갖도록 형성하는 반도체 장치의 배선 형성방법을 제공함에 그 목적이 있다.

도1a 내지 도1c는 종래 반도체 장치의 배선 제조공정 수순단면도.

도2a 내지 도2c는 본 발명 반도체 장치의 배선 제조공정 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

1:기판 2:절연층

3:텅스텐실리사이드 4:다결정실리콘

5:산화막

상기와 같은 목적은 다수의 반도체 소자가 형성된 기판의 상부에 절연층과 다결정실리콘을 순차적으로 증착하는 분리 및 배선증착단계와; 상기 다결정실리콘과 절연층에 콘택홀을 형성하여 배선이 연결될 반도체 소자의 구성 영역을 노출시키는 접속영역 노출단계와; 상기 콘택홀 및 다결정실리콘의 전면에 실리사이드를 증착하고, 실리사이드 및 다결정실리콘을 패터닝하여 반도체 소자의 구성 영역간을 연결하는 배선을 형성하는 배선형성단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2c는 본 발명 반도체 장치의 배선 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 절연층(2)과 다결정실리콘 (4)을 순차적으로 증착하는 단계(도2a)와; 사진식각공정을 통해 상기 다결정실리콘 (4)과 절연층(2)에 콘택홀을 형성하여, 상기 반도체 소자의 게이트 또는 소스/드레인인 반도체 소자의 구성 영역을 노출시키는 단계(도2b)와; 상기 콘택홀 및 다결정실리콘(4)의 상부전면에 텅스텐실리사이드(3)를 형성하고, 그 하부의 다결정실리콘 (4)과 함께 패터닝하여 배선을 형성한 후, 상기 텅스텐실리사이드(3) 및 노출된 절연층(2)의 상부에 산화막(5)을 증착하는 단계(도2c)로 구성된다.

이하, 상기와 같이 구성된 본 발명 반도체 장치의 배선 형성방법을 좀 더 상세히 설명한다.

먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 반도체 소자를 제조하고, 그 반도체 소자가 형성된 기판(1)의 상부전면에 절연층(2)과 다결정실리콘(4)을 순차적으로 증착한다. 이때의 다결정실리콘(4)은 이후의 공정에서 상기 반도체 소자를 구성하는 개별 구성 영역간을 연결하는 배선으로 사용된다.

그 다음, 도2b에 도시한 바와 같이 상기 다결정실리콘(4)의 상부에 포토레지스트를 도포 하고, 노광 및 현상하여 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로, 상기 다결정실리콘(4)과 절연층(2)의 일부를 식각하여 그 하부에 위치하는 반도체 소자의 특정영역을 노출시키는 콘택홀을 형성한다.

그 다음, 도2c에 도시한 바와 같이 상기 다결정실리콘(4) 및 콘택홀의 저면 및 측면부에 텅스텐실리사이드(3)를 형성한다. 이때, 상기 텅스텐실리사이드(3)는 종래와 동일하게 콘택홀을 메우지 않고, 콘택홀의 저면 및 측면에만 위치하도록 얇게 형성한다. 이로인해 상기 증착된 다결정실리콘(4)과 반도체 소자의 특정영역은 상기 텅스텐실리사이드(3)에 의해 전기적으로 연결된다.

그 다음, 사진식각공정을 통해 상기 형성된 텅스텐실리사이드(3)와 다결정실리사이드(4)를 패터닝하여 배선을 형성한다.

그 다음, 산화막(5)을 두껍게 증착하여 상기 콘택홀 내부를 메우게 되며, 이후에 진행하는 반도체 장치와 외부의 연결을 위한 배선공정을 수행하기 위한 절연층을형성하게 된다.

이와 같은 방법으로 제조한 반도체 장치에서 반도체 소자의 특정영역간을 연결하는 배선구조의 특징은 연결하고자 하는 반도체 소자의 특정영역 상부에 위치하는 배선이 텅스텐실리사이드(3)막 하나로 단일한 일함수를 갖도록 하여 접촉저항을 줄일 수 있다.

실제로 이를 제조하여 실험한 결과값을 도3 및 도4에 나타내었다.

도3의 (a)는 본 발명의 공정수순에 따라 제조한 배선의 전류전압 특성 그래프도이고, 도3의 (b)는 종래 공정수순에 따라 제조한 배선의 전류전압 특성 그래프도로서, 이에 도시한 바와 같이 도3의 (a)는 전류와 전압값의 기울기인 저항값이 일정한 형태를 갖으며, 여기서는 저항값이 198ohm 임을 알 수 있으며, 도3의 (b)의 경우는 전류와 전압값의 변화에 대한 저항의 값이 비선형인 것을 알 수 있으며, 0.5mA에서의 저항값이 1870ohm임을 알 수 있다.

이와 같이 종래에는 반도체 소자의 특정영역에 접하는 배선구조를 일함수가 다른 두 층을 적층하여 형성하여 저항값이 비선형으로 변화하고, 그 값도 상대적으로 크며, 본 발명은 반도체 소자의 특정영역에 접하는 배선구조를 하나의 층으로 형성하여 저항값이 선형으로 변화하며, 그 값도 작아 반도체 장치의 특성을 향상시킬 수 있다.

또한, 배선구조를 통해 흐를수 있는 전류의 최대값을 실험한 실험치를 도4에 각각 나타내었다.

도4의 (a)는 본 발명의 공정수순을 따라 제조한 배선의 고전류 전압 특성 그래프도이고, 도4의 (b)는 종래의 공정수순을 따라 제조한 배선의 고전류 전압 특성 그래프도로서, 이에 도시한 바와 같이 도4의 (a)에 도시한 그래프도에서는 전류값이 약 6.919mA일 때 열화되며, 도4의 (b)에 도시한 그래프도에서는 전류값이 약 3.896mA일 때 열화됨을 알 수 있다. 즉 본 발명의 공정수순에 따라 제조한 배선이 고전압 고전류에서도 열화되지 않고, 전류수용범위가 큰 것을 알 수 있으며, 이에 따라 반도체 장치의 적용범위를 확대하는 효과가 있다.

상기한 바와 같이 본 발명 반도체 장치의 배선 형성방법은 절연층의 상부에만 다결정실리콘을 형성하고, 그 다결정실리콘과 반도체 소자의 특정영역을 텅스텐실리사이드를 사용하여 연결하여, 그 반도체 소자의 특정영역 상부에 위치하는 배선의 구조를 텅스텐실리사이드 단일층으로 형성함으로써, 배선과 반도체 소자의 특정영역의 접촉저항을 줄여 반도체 장치의 특성을 향상시키는 효과와 아울러 수용 전류의 범위를 확대하여 반도체 장치의 적용범위를 확대시키는 효과가 있다.

Claims (2)

1. 반도체 소자가 형성된 기판의 상부에 절연층과 다결정실리콘을 순차적으로 증착하는 단계와; 사진식각공정을 통해 상기 다결정실리콘과 절연층에 콘택홀을 형성하여, 상기 반도체 소자의 게이트 또는 소스/드레인인 반도체 소자의 구성 영역을 노출시키는 단계와; 상기 콘택홀 및 다결정실리콘의 상부전면에 텅스텐실리사이드를 형성하고, 그 하부의 다결정실리콘과 함께 패터닝하여 배선을 형성한 후, 상기 텅스텐실리사이드 및 노출된 절연층의 상부에 산화막을 증착하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 배선 형성방법.
2. 제 1항에 있어서, 상기 텅스텐실리사이드는 상기 콘택홀을 메우지 않을 정도록 얇게 증착하는 것을 특징으로 하는 반도체 장치의 배선 형성방법.